SU618798A1 - Устройство дл контрол накопителей блоков посто нной пам ти - Google Patents

Устройство дл контрол накопителей блоков посто нной пам ти

Info

Publication number
SU618798A1
SU618798A1 SU762387609A SU2387609A SU618798A1 SU 618798 A1 SU618798 A1 SU 618798A1 SU 762387609 A SU762387609 A SU 762387609A SU 2387609 A SU2387609 A SU 2387609A SU 618798 A1 SU618798 A1 SU 618798A1
Authority
SU
USSR - Soviet Union
Prior art keywords
inputs
shift
counters
register
combinations
Prior art date
Application number
SU762387609A
Other languages
English (en)
Inventor
Владимир Алексеевич Ваняшев
Светлана Шакировна Колмыкова
Ипполит Петрович Тищенко
Original Assignee
Предприятие П/Я Г-4812
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Предприятие П/Я Г-4812 filed Critical Предприятие П/Я Г-4812
Priority to SU762387609A priority Critical patent/SU618798A1/ru
Application granted granted Critical
Publication of SU618798A1 publication Critical patent/SU618798A1/ru

Links

Landscapes

  • Error Detection And Correction (AREA)
  • Detection And Correction Of Errors (AREA)

Description

Изобретение -относитс  к вычислителной технике и может служить , в частности , дл  контрол  работоспособности посто нных запоминающих устройств.
Известны устройства дл  контрол  накопителей дл  блоков посто нной пам ти ГЛ ...
Наиболее близким по технической сущности к .изобретению  вл етс  устройство , содержащее регистр сдвига, входы которого соединены с выходами накопител , -.а выход соединен с входом счетчика, подключенного своими выходами к схеме сравнени . Счетчик служит схемой свертки кеда числа. Схема cpaB нени  после каждого считывани  информации провер ет соответствие контрольного кода с кодом на вьаходе схемы свертки и фиксирует неисправность при несовпадении кодов 2 .
Недостатком этого устройства  вл етс  необходимость в формировании и .хранении контрольного кода, а также отсутствие возможности регистрировать четное число ошибок.
Целью изобретени   вл етс  повышение эффективности контрол .
Дл  достижени  цели устройство содержит дополнительные регистры сдвига и дополнительные счетчики, выходы которых соединены со входгини схемы
сравнени , входы дополнительных регистров сдвига подключены к соответствующим выходам накопител , а выходы - ко входам соответствующих дополнительных счетчиков.
На чертеже приведена структурна  схема устройства.

Claims (2)

  1. Устройство содержит накопитель 1 информации, регистр 2 сдвига, счетчик 3 и схему 4 сравнени . Дополнительные регистры состо т из параллельно работающих n-iрегистров 5 сдвига, с разр дностью 2 каждый (П- общее число регистров с учетом регистра 2 ) дополнительные счетчики 6-изп-1 счетчиков , разр дность каждого из которых составл етн-1. Разр дные входы регистра 2 сдвига подключены к выходам накопител  1, которые соответствуют первым разр дам двоичных комбинаций числа, разр дные входы дополнительного регистра 5 сдвига подключены к выводам накопител , которые соответствуют вторым разр дам двоичних комбинаций и т.д., разр дные входы последнего регистра 5 сдвига подключены к выходам накопител , которые соответствуют П -ым разр дам двоичных комбинаций числа, а вход каждого счетчика подключен к выходу одного изгТ-1 регистров 5 сдвига, разр дные выходы счетчиков подключены ко входам , 4 сравнени . Принцип лействи  устройства заклю маетс  б следующем. По сигналу Сброс регистры сдв Та и счетчики устанавливаютс  в исхсднов нулевое состо ние, после чего производитс  считывание кода чи ла из накопител  в регистры сдвига. Затем по сигналу Сдвиг информаци  за 2 тактов выводитс  из регис тров сдвига на входы счетчиков, кото рые устанавливаютс  при правильной работе в одинаковые состо ни , так как при этом суммарное число единиц по всем разр дам двоичных комбинаций образующих число, одинаковое, . . П)ри эуом схема 4 сравнени  тупившему сигналу Опрос фиксируе правильность считанного кода числа В случае по влени  ошибки схема 4 сравнени  вырабатывает сигнал Сбой Рассмотрим, устройство дл  контрол накопител  информации, состо щее из перестановок 5-разр дных двоичных комбинаций. Число комбинаций (элемен тов перестановок) при этом составл е , а разр дность кода числа N 32x5 160 2.. Состав комбинаций следующий: 1-  комбинаци  00000; 2-  комбинаци  00001; 3-  комбинаци  00010; 32-  комбинаци  11111, Структура комбинаций показывает что суммарное число единиц в каждом разр де составл ет 16. Устройство дл  контрол  такого на копител  информации на 160 разр дов будет состо ть из п ти 32 -разр дных регистров сдвига, п ти 4-разр дных счетчиков и схемы сравнени  на 20 входов (кроме входа Опрос), При этом ко входам первого регистра должны быть подключены только одни одно именные разр ды элементов;перестановок , например, все первые, ко входам второго регистра - другие одноимённы разр ды, например, вторые и т,д. В устройстве дл  сдвига инфо{млации требуетс  тридцать два такта . На вход каждого счетчика при пра вильно; информации поступает по шест надцать единиц После пересчета все счетчики установ тс  в одинаковые состо ни , и схема 4 сравнени  зафиксирует правильность считанной информации . В случае ее искажени  на входы счетчиков поступит различное количество единиц, в- результате чего они усгт танов тс  в различные состо ни , и схема сравнени  зафиксирует наличие искажени  информации. Таким образом контроль правильности считанного кода числа производитс  без использовани контрольного кода , что приводит к упрощению устройства контрол . Кроме того, изобретение обеспечивает более высокую достоверность контрол , так как фиксируютс  не только одиночные, но и двойные ошибки, по вившиес  в любой комбинации. Например,, во второй комбинации (00001) произошла двойна  ошибка, в результате чего комбинаци  стала иметь вид ОООЮ или 001Ои и т.д. В этом случае суммарное число единиц в разр дах комбинаций будет различное, к схема сравнени  зарегистрирует наличие ошибки. Формула изобретени  Устройство дл  контрол  накопителей блоков посто нной пам ти, содержащее регистр сдвига, входы которого соединены с выходами накопител , а выход соединен с входом счетчика, выхода которого прдключены к схеме сравнени , о т л. и ч а ю щ с  тем, что, с целью повышени  эффективности контрол , устройство содержит дополнительные регистры сдвига и дополнительные счетчики, выходы которых соединены со входами схемы сравнени , входы дополнительных регистров сдвига подключены к соответствующим выходам накопител , а выходы ко - входам соответствующих дополнительных счетчиков . Источники информации, прин тые во внимание при экспертизе: 1,Электронна  промышленность, 1975, № 4.
  2. 2.Путинцев Н.Д. Аппаратный контроль yпpaвJrIЯeмыx ЦВМ. М., Советское радио , 1966, с, 64.
    w -If
    11s t
    П
    DI-IZJ
SU762387609A 1976-07-22 1976-07-22 Устройство дл контрол накопителей блоков посто нной пам ти SU618798A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU762387609A SU618798A1 (ru) 1976-07-22 1976-07-22 Устройство дл контрол накопителей блоков посто нной пам ти

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU762387609A SU618798A1 (ru) 1976-07-22 1976-07-22 Устройство дл контрол накопителей блоков посто нной пам ти

Publications (1)

Publication Number Publication Date
SU618798A1 true SU618798A1 (ru) 1978-08-05

Family

ID=20671026

Family Applications (1)

Application Number Title Priority Date Filing Date
SU762387609A SU618798A1 (ru) 1976-07-22 1976-07-22 Устройство дл контрол накопителей блоков посто нной пам ти

Country Status (1)

Country Link
SU (1) SU618798A1 (ru)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5463635A (en) * 1990-06-07 1995-10-31 Sharp Kabushiki Kaisha Semiconductor memory device including means for checking the operation of an internal address generator

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5463635A (en) * 1990-06-07 1995-10-31 Sharp Kabushiki Kaisha Semiconductor memory device including means for checking the operation of an internal address generator

Similar Documents

Publication Publication Date Title
SU618798A1 (ru) Устройство дл контрол накопителей блоков посто нной пам ти
SU767845A1 (ru) Запоминающее устройство с самоконтролем
SU1483494A2 (ru) Запоминающее устройство с обнаружением ошибок
RU2766271C1 (ru) Способ обеспечения отказоустойчивости элементов памяти
SU1161990A1 (ru) Запоминающее устройство с коррекцией ошибок
SU875471A1 (ru) Запоминающее устройство с автономным контролем
SU733028A1 (ru) Посто нное запоминающее устройство
SU1649614A1 (ru) Запоминающее устройство с самоконтролем
SU1095240A1 (ru) Запоминающее устройство с самоконтролем
SU1251188A1 (ru) Запоминающее устройство с самоконтролем
SU1531174A1 (ru) Запоминающее устройство с коррекцией однократных ошибок
SU1547035A1 (ru) Запоминающее устройство
SU1368922A1 (ru) Блок задержки цифровой информации с самоконтролем
SU1508211A1 (ru) Устройство микропрограммного управлени с контролем
SU970480A1 (ru) Запоминающее устройство с самоконтролем
SU736177A1 (ru) Запоминающее устройство с самоконтролем
SU1367046A1 (ru) Запоминающее устройство с контролем цепей обнаружени ошибок
SU1410105A1 (ru) Оперативное запоминающее устройство с коррекцией ошибок по методу мажоритарного декодировани
SU1075312A1 (ru) Запоминающее устройство с коррекцией ошибок
SU1662009A1 (ru) Устройство дл контрол 2-кода Фибоначчи
SU1392595A1 (ru) Запоминающее устройство с коррекцией ошибок
SU809393A1 (ru) Устройство дл контрол посто- ННОй пАМ Ти
SU645208A1 (ru) Запоминающее устройство с самоконтролем
SU1149315A1 (ru) Запоминающее устройство с обнаружением ошибок
SU448480A1 (ru) Запоминающее устройство