SU1368922A1 - Блок задержки цифровой информации с самоконтролем - Google Patents

Блок задержки цифровой информации с самоконтролем Download PDF

Info

Publication number
SU1368922A1
SU1368922A1 SU864082651A SU4082651A SU1368922A1 SU 1368922 A1 SU1368922 A1 SU 1368922A1 SU 864082651 A SU864082651 A SU 864082651A SU 4082651 A SU4082651 A SU 4082651A SU 1368922 A1 SU1368922 A1 SU 1368922A1
Authority
SU
USSR - Soviet Union
Prior art keywords
input
block
accumulator
output
information
Prior art date
Application number
SU864082651A
Other languages
English (en)
Inventor
Владимир Николаевич Лацин
Евгений Леонидович Полин
Александр Валентинович Дрозд
Виктор Петрович Карпенко
Валерий Владимирович Лебедь
Original Assignee
Специальное Проектно-Конструкторское Бюро "Дискрет" Одесского Политехнического Института
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Специальное Проектно-Конструкторское Бюро "Дискрет" Одесского Политехнического Института filed Critical Специальное Проектно-Конструкторское Бюро "Дискрет" Одесского Политехнического Института
Priority to SU864082651A priority Critical patent/SU1368922A1/ru
Application granted granted Critical
Publication of SU1368922A1 publication Critical patent/SU1368922A1/ru

Links

Landscapes

  • Debugging And Monitoring (AREA)

Abstract

Изобретение относитс  к вычислительной технике и может быть использовано в лини х задержки цифровой информации. Цель изобретени  - повышение надежности блока. Блок задержки цифровой информации с самоконтролем содержит блоки 1 и 6 кодировани , счетчик 2 адреса, накопители 3 и 10, элемент НЕ 4, регистры 5 и 11 числа, блок 7 сравнени , элемент ИЛИ 8, элемент И 9. Устройство позвол ет различать случайные сбои и отказы (повтор ющиес  сбои) разр дов первого накопител , что повышает достоверность функционировани  устройства . 1 ил.

Description

П
со
СГд
00 ;о
ю ю
Изобретение относитс  к вычислительной Технике и может быть использовано Б лини х задержки цифровой информации .
Цель изобретени  - повышение надежности блока.
На чертеже изображена структурна  схема блока задержки цифровой информации с самоконтролем.
Блок содержит первый блок 1 кодировани , счетчик 2 адреса, первый накопитель 3, элемент НЕ 4, первый регистр 5 числа, второй блок 6 кодировани , блок 7 сравнени , элемент ИЛИ 8, элемент И 9, второй накопитель 10, второй регистр 11 числа, вход 12 синхронизации, информационный вход 13, информационный выход 14 выход 15 Наличие сбо  и выход 16 Наличие отказа.
Устройство работает следующим образом .
В начальный момент происходит обнуление всех регистров устройства (цепи обнулени  не показаны).
Далее на информационный вход 13 устройства начинает поступать последовательность информационных слов, сопровождаема  синхроимпульсами типа меандр. По каждому переднему фронт синхроимпульса происходит увеличение адреса в счетчике 2 на единицу, причем во врем  первой половины периода происходит чтение их  чейки информации , записанной К тактов назад (где )- величина задержки, определ ема  коэффициентом р пересчета счетчика 2), а во врем  второй половины периода происходит запись в эту же  чейку информации, котора , в сво очередь, считьгоаетс  через К тактов.
Информационные разр ды записываютс  в первый Накопитель 3 вместе со своими контрольными разр дами. Контрольные разр ды вычисл ютс  как сумма по модулю m соответствующего инфомационного слова. При считывании через К тактов осуществл етс  аналогичное вычисление контрольных разр дов дл  считанного информационного слова которое по заданному фронту синхроимпульса заноситс  в регистр 5. Сверка по модулю m реализуетс  блоком 6 Далее происходит сравнение контрольных разр дов вычисленных до записи и после считывани  из первого накопител  3. Если контрольные разр ды совпадают,то на выходе блока 7 срав
5
0
нени  будет сигнал логического О . В случае сбо  разр дов первого накопител  3 совпадени  контрольных разр дов не происходит и на выходе блока 7 сравнени  устанавливаетс  сигнал логической 1, Этот сигнал проходит на первый выход контрол  устройства как информаци  о происщедшем сбое. В следующем такте этот же сигнал о сбое через элемент ИЛИ 8 записываетс  во второй накопитель 10, где осуществл етс  задержка информации о происшедших сбо х на 1 тактов (где , причем р g) . Сигнал с выхода регистра 11 поступает через элемент ИЛИ 8 снова на вход второго накопител  10. Таким образом, во втором накопителе 10 посто нно циркулирует по кольцу информаци  о происшедших в первом накопителе 3 сбо х в различных  чейках . Предположим, что произошел отказ одной из  чеек пам ти первого накопител  3. Тогда информаци  о сбое 5 поступает в кольцо, реализованное
на втором накопителе 10. Через К тактов вновь осуществл етс  чтение из отказавшей  чейки первого накопител  3 и информаци  о сбо х поступает на вход элемента ИЛИ 8. При этом на один из входов элемента ИЛИ 8 поступает информаци  о том, происходили ли ранее сбои при чтении из этой  чейки. Если предыдущие сбои быпи зафиксированы , т.е. на входах элементов ИЛИ 8 и И 9 будут две единицы, то на выходе элемента И 9 по витс  сигнал логи0
5
50
ческой 1, поступающий на выход 16 устройства и свидетельствующий об от- 40 казе  чейки первого накопител  3. За врем  одного цикла основной задержки К второй накопитель успеет |Сделать S циклов вспомогательной за держки (где S ---,При этом, чем
больше 1, тем больше веро тность правильного вьщелени  отказавшей  чейки .

Claims (1)

  1. Формула изобретени 
    Блок задержки цифровой информации с самоконтролем, содержащий первый накопитель, счетчик адреса, первый и второй блоки кодировани , первый / регистр числа и блок сравнени , причем управл ющий вход первого накопител  и счетный вход счетчика адреса объединены и  вл ютс  входом синхронизации блока, выходы разр дов счетчика адреса подключены к адресным входам первого накопител , информационный вход которого  вл етс  информационным входом блока, выходы информационных и контрольньпс разр дов первого накопител  соединены соответственно с входами информационных и контрольных разр дов первого
    регистра числа, информационный выход которого подключен к входу второго блока кодировани  и  вл етс  информационным входом блока, контрольный выход первого регистра числа соединен с первым входом блока сравнени ,-) отличающийс  тем, что, с целью повьппени  надежности блока, в него введены второй накопитель, второй регистр числа, элемент НЕ, элемент ИЛИ и элемент И, причем управл ющий вход второго накопител  и вход элемента НЕ соединены с входом синхро0
    5
    0
    5
    низации блока, выход элемента НЕ подключен к управл ющим входам первого и второго регистров числа, вход первого блока кодировани  соединен с информационным входом блока, выходы пер- I
    вого блока кодировани  подключены к входам контрольных разр дов первого накопител , выходы младших разр дов счетчика адреса соединены с адресными входами второго накопител ,
    выход которого соединен с информацион- I ным входом второго регистра числа,
    выход которого подключен к первым входам элемента И и элемента ШШ, выход которого соединен с информационным входом второго накопител , выход блока сравнени  соединен с вторыми
    входами элемента И и элемента ШШ и
    I
     вл етс  выходом Наличие .отказа
    блока, выход элемента И  вл етс  выходом Наличие сбо  блока, контрольный выход первого регистра числа соединен с вторым входом блока сравнени .
SU864082651A 1986-05-16 1986-05-16 Блок задержки цифровой информации с самоконтролем SU1368922A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU864082651A SU1368922A1 (ru) 1986-05-16 1986-05-16 Блок задержки цифровой информации с самоконтролем

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU864082651A SU1368922A1 (ru) 1986-05-16 1986-05-16 Блок задержки цифровой информации с самоконтролем

Publications (1)

Publication Number Publication Date
SU1368922A1 true SU1368922A1 (ru) 1988-01-23

Family

ID=21243336

Family Applications (1)

Application Number Title Priority Date Filing Date
SU864082651A SU1368922A1 (ru) 1986-05-16 1986-05-16 Блок задержки цифровой информации с самоконтролем

Country Status (1)

Country Link
SU (1) SU1368922A1 (ru)

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Авторское, свидетельство СССР № 1193653, кл. G 06 F 1/04, 1984. Авторское свидетельство СССР № 1287137, кл. G 06 F 1/04, 1985. *

Similar Documents

Publication Publication Date Title
SU1368922A1 (ru) Блок задержки цифровой информации с самоконтролем
SU1115108A1 (ru) Запоминающее устройство с блокировкой неисправных чеек
SU645208A1 (ru) Запоминающее устройство с самоконтролем
SU1030854A1 (ru) Устройство дл контрол многоразр дных блоков пам ти
SU1112366A1 (ru) Сигнатурный анализатор
SU1251188A1 (ru) Запоминающее устройство с самоконтролем
SU1550502A1 (ru) Генератор рекуррентной последовательности с самоконтролем
SU1594610A1 (ru) Устройство дл контрол блоков пам ти
SU736177A1 (ru) Запоминающее устройство с самоконтролем
SU618798A1 (ru) Устройство дл контрол накопителей блоков посто нной пам ти
SU1109930A1 (ru) Устройство дл синхронизации асинхронных импульсов записи и считывани информации
SU1478210A1 (ru) Устройство дл сортировки информации
SU1396160A1 (ru) Запоминающее устройство с тестовым самоконтролем
SU476605A1 (ru) Запоминающее устройство с автономным контролем
SU1388956A1 (ru) Блок задержки цифровой информации с самоконтролем
SU1424060A1 (ru) Запоминающее устройство с самоконтролем
SU942164A1 (ru) Запоминающее устройство с автономным контролем
SU1388957A1 (ru) Устройство дл контрол многоразр дных блоков пам ти
SU1010651A1 (ru) Запоминающее устройство с самоконтролем
SU942160A2 (ru) Запоминающее устройство с коррекцией ошибок
SU1483494A2 (ru) Запоминающее устройство с обнаружением ошибок
SU970480A1 (ru) Запоминающее устройство с самоконтролем
SU1161990A1 (ru) Запоминающее устройство с коррекцией ошибок
SU849474A1 (ru) Селектор импульсов
SU1619260A1 (ru) Матричное устройство дл возведени в квадрат