SU894798A1 - Оперативное запоминающее устройство типа 2Д с обнаружением и исправлением ошибок - Google Patents

Description

(54) ОПЕРАТИВНОЕ ЗАПОМШ1АЮЩЕЕ УСТРОЙСТВО ТИПА 2Д С ОБНАРУЖЕНИЕМ И ИСПРАВЛЕНИЕМ ОШИБОК

Изобретение относитс  к эапоминаюиип устройствам.

Известно оперативное запоминающее устройство , содержащее накопитель, блоки выбора ащ1еса, усилители считывани , блоки контрол  11.

. Недостатками устройства  вл ютс  большие аппаратурные затраты и низкое быстродействие.

Наиболее близким по технической сущности к предлагаемому  вл етс  оперативное запоминающее устройство с обнаружением и исправлением ошибок, содержащее накопитель, входы которого соединены соответственно с выходами дешифратора адреса и формирователей тока записи, первую группу усилителей считьюани , регистр числа, счетные входы которого подключены к выходам группы элементов И, а выходы - к входам фор1угарователей тока записи, блок контрол , выход которого подключен к первому входу первого элеиданта И 21.

Недостатками устройства  вл ютс  гшзкое быстродействие вследствие того, что дл  исправлени  ошибки требуетс  проводить считывание записанной в предыдущем цикле .инфор мащ1и, а также невозможность исправл ть ошибки, если вьтолн етс  толысо считьгоаниеиз накопител .

Цель изобретени  - п(шыщение быстродействи  устройства.

Поставленна  цель достигаетс  тем, что в оперативное запомишющее устройство типа 2 Д с обнаружением и исправлением ошибок, содержащее накопитель, входы которого соедиto нены соответственно с выходдмн формирователей тока записи и дешифратора адреса, вхо ды которого  вл ютс  входами устройства, первую группу ушлителей считывани , входы которых подключены к одним из выходов наIS копител , группу элементов И, регистр числа, счетные входы которого подключены к выходам злементов И группы, а выходы - соответственно ко входам формирователей тока

записи и блоки контрол , выход которого €О20

Claims (2)

1. ;единец с первым входом первого элемента Н н управл ющими входами злементо1 И. группы , введены грутша элементов ЭКВИВАЛЕНТНОСТЬ , элемент И-НЕ; второй элемент И, элб мент ИЛИ, элемент НЕ и втора  группа усилителей считьюани , входы которых подклю ны к другим выходам накопител , а выходы соединены соответственно с информашюнными входами регистра числа и входами элементов ЭКВИВАЛЕНТНОСТЬ группы, выходы которых подключены ко входу элемента И-НЕ первому входу второго элемента И и к информационным входам элементов И группы, выход элемента И-НЕ подключен ко второму входу первого .элемента И, выход которого соединен с первым входом элемента ИЛИ, второй вход которого подключен к выходу второго элемента И, а выход  вл етс  контрольным выходом устройства, второй вход второго элемента И соединен с выходом элемента НЕ, вход которого подключен к выходу блока контрол . При этом накопитель делесообразно вьшол нить-из числовых линеек на магнитных сердеч никах, прошитых числовыми обмотками, разр дными обмотками считьшани  и записи, при чем одноименные разр дные обмотки счшъша1ШЯ , проход щие соответственно через рабочие и стабилизирующие магнитные сердечники чисйовых линеек накопител , соединены последовательно и подключены соотвйственно к выходам накопител . , На фиг. 1 изображена структурна  схема предлагаемого устройства; на фиг. 2 - принципиальна  схема, числовой линейки накопител  Устройство содер жт накопитель 1, дешифратор 2 адреса со входами 3. Устройство содержит пе|шую 6 и вторую 7 группы усилителей, формирователи 8 тока записи , регистр 9 числа, блок 10 контрол , группу элементов ЭКВИВАЛЕНТНОСТЬ 11, группу элементов И 12, элемент И-НЕ 13, первый 14 и второй 15 элементы И, элемент ИЛИ 16 с выходом 17 и элемент НЕ 18, Входа накопител  1 соединены соответственно с выходами формирователей 8 тока записи и дешифратора 2 адреса, входы 3 которого  вл ютс  входами устройства. Входы уш лителей первой 6 и второй 7 групп подключены соответственно к одним 4 и другим 5 выходам накопител  1. Счетные входы регистра 9 числа соединены с выходами элементов И группы 12, а выходы - соответственно со входами формирователей 8 тока записи и блока 10 контрол , выход которого подключен к Первому входу первого Элемента И 14 и управл ющим входам элементов И группы 12, Выходы усилителей считьшани  первой 6 и второй 7 групп соединены соответсгаенно с ин формационными входами регистра 9 числа и входами элементов ЭКВИВАЛЕНТНОСТЬ группы II, выходы которых подключены .ко входу элемента И-НЕ 13, первому входу второго 84 элемента И 15 и информационньгм входам элементов И группы 12. Выход элемента И-НЕ 13 подключен ко второму входу первого элемента И 14, выход которого соединен с первым входом элемента ИЛИ 16, второй вход которого подключен к выходу второго элемента И 15, а вь1хрд 17  вл етс  контрольным выходом устройства. Второй вход второго элемента И, 15 соединен с выходом элемента НЕ 18, вход которого подключен к выходу бло- ка 10 контрол . При этом накопитель 1 вьшолнен из числовых линеек на магнитных сердечниках 19 и 20, прошитых числовыми обмотками 21, разр дными обмотками 22 считывани  и записи 23 причем одноименные разр дные обмотки 22 считьгоани , проход щие соответственно через рабочие 19 и стабилизирующие 20 магнитные сердечники числовых линеек накопител  1, соединены последовательно и подключены соответственно к выходам 4 и 5 накопитей  1. БЛОК 10 контрол  может быть построен любым из известных методов,; например, п{ж контроле по модулю два блок 10 контрол  будет фиксировать факт ошибки в нечетном числе разр дов,. Устройство работает следующим образом. Неисправность, воз1шкша  в одном или нескольких разр дах накопител  1 обнаруживаетс  при считьшании информации, причем факт ее возникновени  регистрируетс  блоком 10 контрол , а место - элементалщ ЭКВИВАЛЕНТНОСТИ группы 11, При наличии управл ющего сигнала на выходе блока контрол  производитс  исправление всех опшбок путем инвертировани  тех разр дов регистра числа, в которых была зафиксирована ошибка. А/фес, по которому необходимо произвести считывание числа, дешифрируетс  дешифратором 2, в результате чего выбираетс  числова  линейка, соответствующа   чейке пам ти накопител  1, из которой необходимо считать информацию. В разр дных обмотках 22 считывани  рабочих сердечников 19 и стабилизирующих сердечников 20 соответственно индуктируютс  ЭДС, соответствующие кодам 1 и О. Эти шгналы , усиленные соответственно усилител ми считьшани  первой 6 и ыорой 7 групп поступают одновременно на информационные входы соответствующих разр дов регистра 9 и на входы элементов ЭКВИВАЛЕНТНОСТИ группы 11,: Процесс исправлени  ошибок при считыJeaiDffl информации осуществл етс  следующим образом. При возникновении ошибки на выходе Йтока 10 контрол  по вл етс  сигнал сбо , который поступает на управл ющие входы элементов И группы 12, что позвол ет выдать шгнал на исправление ошибю, который формируетс  элементами ЭКВИВАЛЕНТНОСТИ rpjrnnbi 11 соответственно в трех разр дах, где произошла оишбка, и подаетс  на инфорилациоиные входы злЁментов И гругаты 12. Сигнал исправлени ; ошибки поступает на счетный вход того разр да регистра чиста 9, где. произошла ошибка, и инвертирует записанную в нем информацию. В случае, если блок 10 контрол  обнаруживает ошибку и сигнал об зтом поступает на первый вход первого элемента И 14, а на . выходах элементов ЭКВИВАЛЕНТНОСТИ групШ|1 11 сигвЕшов нет, тогда на выходе элемента И-ГО 13 возникает сигнал, который поступает на вторс вход первого элемента И 14. Сигнал с выхода первого элемента И 14 поступает на первьш вход элемента ИЛИ 16 и на его выходе 17 по вл етс  сигнал прерывани , овидетельствуюший о том, что обнаружена ненсправл ема - ошибка. Аналопшшй Сигнал будет выдан и в том случае, если бло Ю Контрол  ошибки не обнаружит, тогда на выходе элемента НЕ 18 по витс  сигнал, поступающий 1ю второй вход второго элемента И 15 и на каком-либо выходе элементов ЭКВИВАЛЕНТНОСТИ группы И,будет сигнал, который про дет через первый вход второго элемента И 1 на его выход и поступит на второй вход эле мента ИЛИ 6. Количество обнаруживаемых и исправзмёмых ошибок в предлагаемом устройстве зависит только от типа блока 10 контрол , при чем врем  исправлени  ошибок не зависит от их количества и практически не увеличивает . врем  цикла обращени  к оперативному запоминаюшему устройству. Технико-экономическое преимущество пред лагаемого устройства заключаетс  в том, что она позвол ет увеличить & 1стродействие почти вдвое по сравнению с известным. Формула изобретени  1. Оперативное запоминающее устройство типа2Д с обнаружением и исправлением ошибок, содержащее накопитель, входы которого соединены соответственно с выходами формирователей тока записи и дешифратора адреса, входы которого  вл ютс  входами устройства, первую группу усилителей считывани , входы которых подключены к одним из выходов .чакопител , группу элементов И, регистр числа, счетные- входы которого под- . ключены к выходам элементов И группы, а выходы - соответственно ко входам формирователей тока записи и блока контрол , выход которого соединен с порвым входом первого элемента И и управл ющими входами элементов И группы, отл-ича ющеес   .тем, что, с целью повышени  быстродействи  устройства, оно содержит группу элементов ЭКВИВАЛЕНТНОСТЬ, элемент И-НЕ, второй элемент И, элемент ИЛИ, элемент 1Ш и вторую группуусилителей считьшани , входы которьтх подключены к другим выходам иакошпел , а выходы уса шслей считывани  соединены соответсгаенно с информациоиными входами регистра шспа и входами элементов ЭКВИВАЛЕНТНОСТЬ группы, выходы которых подключены ко входу элеменга И-НЕ, первому входу второго элемента И и к информационным входам элементов И грзпшы, выход элемента И:НЕ подключен ко второму входу первого элемента И, выход которого- соединен с первым входом элемента ИЛИ, второй вход которого подключен к выходу второго элемента И, а выход  вл етс  контрольным выходом устройства, второй вход BTqporo элемента И соединен с выходом элемента НЕ, вход которого подключен к выходу блока контрол . 2. Устройство по п. 1, о т л и ч а ющ е е с   тем, что накопитель выполнен из числовых линеек на магнитных сердечниках, прошитых числовыми обмотками, .разр дными обмотками считывани  и записи, причем од- . ноимёнш 1е разр дные обмотки считывани . проход щие соответственно через рабочие и стаа1лнзирующие магнишые сердечники накопител , соединены последовательно и подключены соответственно к выходам накопител . Источники информашш, прин тые во внимание при экспертизе 1.Путинцев Н. Д. Аппаратный контрол  управл ющих цифровых вычислителышх мащин . М., Советосое радио, 1966, с. 286.
2. 2.Авторское свидетельство СССР № 6232388, кл. G 11 С 29/00, 1978 (прототип).

   Puz.Z