JPS63197123A - エラ−訂正及びチエツク装置 - Google Patents
エラ−訂正及びチエツク装置Info
- Publication number
- JPS63197123A JPS63197123A JP62029351A JP2935187A JPS63197123A JP S63197123 A JPS63197123 A JP S63197123A JP 62029351 A JP62029351 A JP 62029351A JP 2935187 A JP2935187 A JP 2935187A JP S63197123 A JPS63197123 A JP S63197123A
- Authority
- JP
- Japan
- Prior art keywords
- error
- data
- error correction
- code
- correction
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000012937 correction Methods 0.000 claims abstract description 111
- 239000011159 matrix material Substances 0.000 claims abstract description 8
- 208000011580 syndromic disease Diseases 0.000 abstract description 8
- 230000003247 decreasing effect Effects 0.000 abstract 1
- 238000007689 inspection Methods 0.000 description 11
- 238000001514 detection method Methods 0.000 description 7
- 238000010586 diagram Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 230000006870 function Effects 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 238000010420 art technique Methods 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/18—Error detection or correction; Testing, e.g. of drop-outs
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/13—Linear codes
- H03M13/15—Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes
- H03M13/151—Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes using error location or error correction polynomials
- H03M13/1515—Reed-Solomon codes
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/29—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/29—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes
- H03M13/2906—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes using block codes
- H03M13/2909—Product codes
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/29—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes
- H03M13/2906—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes using block codes
- H03M13/2927—Decoding strategies
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/29—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes
- H03M13/2948—Iterative decoding
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Probability & Statistics with Applications (AREA)
- Theoretical Computer Science (AREA)
- Mathematical Physics (AREA)
- Algebra (AREA)
- General Physics & Mathematics (AREA)
- Pure & Applied Mathematics (AREA)
- Signal Processing (AREA)
- Error Detection And Correction (AREA)
- Detection And Correction Of Errors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
以下の順序でこの発明を説明する。
A 産業上の利用分野
B 発明の概要
C従来の技術
D 発明が解決しようとする問題点
E 問題点を解決するための手段(第1図)F 作用
G 実施例
G1光磁気ディスクのフォーマントの説明(第2図)
G2エラー訂正及びチェック処理の説明(第1図)
H発明の効果
A 産業上の利用分野
この発明は、例えば光磁気ディスクのようなディスク記
録媒体からのデジタルデータ再生系に通用して好適なエ
ラー訂正及びチェック装置に関する。
録媒体からのデジタルデータ再生系に通用して好適なエ
ラー訂正及びチェック装置に関する。
B 発明の概要
この発明はマトリクス配列されたデータに対し、行方向
及び列方向にエラー訂正コードがともに生成され、その
うちの一方のエラー訂正コードの生成系列の方向とエラ
ーチェック用コードの生成系列の方向とが同じ方向であ
る場合に、エラー訂正とエラーチェックとが同時に終了
できるようにしたもので、バッファメモリよりのデータ
の読み出し回数を削減でき、データ処理時間の短縮化を
図ることができるものである。
及び列方向にエラー訂正コードがともに生成され、その
うちの一方のエラー訂正コードの生成系列の方向とエラ
ーチェック用コードの生成系列の方向とが同じ方向であ
る場合に、エラー訂正とエラーチェックとが同時に終了
できるようにしたもので、バッファメモリよりのデータ
の読み出し回数を削減でき、データ処理時間の短縮化を
図ることができるものである。
C従来の技術
光ディスク、ハードディスク等のディスク状記録媒体に
デジタルデータを記録し再生するものが知られている。
デジタルデータを記録し再生するものが知られている。
この場合、デジタルデータは、ディスクへの記録時及び
ディスクからの再生時において発生するデータ誤りを検
出して訂正できるエラー訂正コードを構成して記録再生
するのが一般的である。
ディスクからの再生時において発生するデータ誤りを検
出して訂正できるエラー訂正コードを構成して記録再生
するのが一般的である。
そして、通常は、所定数の情報サンプルデータについて
エラー訂正コードを形成するブロック完結型のものを用
いる場合が多い。
エラー訂正コードを形成するブロック完結型のものを用
いる場合が多い。
そして、情報データがコンピュータデータの場合等にお
いては、その情報データブロック単位でエラー訂正をし
たとしても、その情報データが本当に正しいものではな
い場合にはデータとして使用できないので、情報データ
ブロック単位でエラーチェックコードも付加され、エラ
ーがないかどうかのチェックがされる。
いては、その情報データブロック単位でエラー訂正をし
たとしても、その情報データが本当に正しいものではな
い場合にはデータとして使用できないので、情報データ
ブロック単位でエラーチェックコードも付加され、エラ
ーがないかどうかのチェックがされる。
第4図はこのような情報データブロックの一例を示すも
ので、例えばデジタルデータはバイト単位を1個のデー
タ(ただし1情報サンプルが1バイトとは限らない)と
して取り扱うものとして、第4図に示すように、デジタ
ルデータはメモリ上において行方向にmバイト、列方向
にnバイトとしてマトリクス状に配し、行方向の各1行
のmバイト(m個)のデータについてそれぞれ(k、
m)符号を生成してlc−m個のエラー検出訂正用の検
査データC1を付加し、また、列方向の各1列のnバイ
) (n個)のデータについて(1,n)符号を生成し
て1−n個のエラー検出訂正用の検査データC2を付加
して積符号を構成するものである。
ので、例えばデジタルデータはバイト単位を1個のデー
タ(ただし1情報サンプルが1バイトとは限らない)と
して取り扱うものとして、第4図に示すように、デジタ
ルデータはメモリ上において行方向にmバイト、列方向
にnバイトとしてマトリクス状に配し、行方向の各1行
のmバイト(m個)のデータについてそれぞれ(k、
m)符号を生成してlc−m個のエラー検出訂正用の検
査データC1を付加し、また、列方向の各1列のnバイ
) (n個)のデータについて(1,n)符号を生成し
て1−n個のエラー検出訂正用の検査データC2を付加
して積符号を構成するものである。
そして、この場合、情報データの最終行には、最終的に
この情報データブロックにエラーが存在しないか否かの
チェックを行なうためのエラーチェックコードEDCが
挿入されている。このコードEDCは上の行から順に下
の行に向かって、行方向に順次データを読み出して生成
されている。
この情報データブロックにエラーが存在しないか否かの
チェックを行なうためのエラーチェックコードEDCが
挿入されている。このコードEDCは上の行から順に下
の行に向かって、行方向に順次データを読み出して生成
されている。
このような積符号においては、先ず、各行について検査
データC1によるエラー訂正を行ない、次に、各列につ
いて検査データC2によるエラー訂正を行なう、そして
、原理的にはくり返し行なうことでエラーをすべて訂正
できる。しかし、このようにエラー訂正を限界まで行な
うとデータの信頼性が失われる。そこで、適当なくり返
し回数でエラー訂正を止め、エラーチェックコードED
Cによりその訂正後の情報データブロックのデータチェ
ックを行なう。
データC1によるエラー訂正を行ない、次に、各列につ
いて検査データC2によるエラー訂正を行なう、そして
、原理的にはくり返し行なうことでエラーをすべて訂正
できる。しかし、このようにエラー訂正を限界まで行な
うとデータの信頼性が失われる。そこで、適当なくり返
し回数でエラー訂正を止め、エラーチェックコードED
Cによりその訂正後の情報データブロックのデータチェ
ックを行なう。
D 発明が解決しようとする問題点
ところで、このようなエラー訂正及びチェ、り処理は、
再生データを、第4図のようなマトリクス状データとし
てバッファメモリに一旦書き込んでおき、検査データC
1によるエラー訂正時には行方向に順次データを読み出
し、これが終了したら、列方向に順次データを読み出し
て検査データC2によるエラー訂正を行なう。そして、
この2つのエラー訂正をくり返し行なうことで殆んどの
エラーの訂正ができる。ここで、訂正動作としてはくり
返し行なう場合でも、検査データC2によるエラー訂正
を検査データC1によるデータにつづいて行なうことで
終了するのが一般的である。
再生データを、第4図のようなマトリクス状データとし
てバッファメモリに一旦書き込んでおき、検査データC
1によるエラー訂正時には行方向に順次データを読み出
し、これが終了したら、列方向に順次データを読み出し
て検査データC2によるエラー訂正を行なう。そして、
この2つのエラー訂正をくり返し行なうことで殆んどの
エラーの訂正ができる。ここで、訂正動作としてはくり
返し行なう場合でも、検査データC2によるエラー訂正
を検査データC1によるデータにつづいて行なうことで
終了するのが一般的である。
そして、エラー訂正が終了したら、再びバッフ1メモリ
より行方向に順次データを読み出して、エラーチェック
用コードEDCによりエラーチェ1.りを行なう。した
がって、このエラーチェックのため、エラー訂正終了後
に、もう一度メモリからデー・夕を読み出す必要がある
。これは、上記のようにただでさえメモリからデータを
読み出す回数の多いエラー訂正符号の場合には、処理時
間が長くなる欠点がある。
より行方向に順次データを読み出して、エラーチェック
用コードEDCによりエラーチェ1.りを行なう。した
がって、このエラーチェックのため、エラー訂正終了後
に、もう一度メモリからデー・夕を読み出す必要がある
。これは、上記のようにただでさえメモリからデータを
読み出す回数の多いエラー訂正符号の場合には、処理時
間が長くなる欠点がある。
E 問題点を解決するための手段
この発明においては、複数のデータがこれを1ブロック
としてマトリクス状に配され、その各行(又は列)につ
いて第1のエラー訂正コードが生成され、その各列(又
は行ンについて第2のエラー訂正コードが生成されると
ともに第1のエラー訂正コードの生成方向と同方向に1
ブロックのデータについてエラーチェック用コードが生
成された状態のデータをストアするメモリ(すと、この
メモリ(1)から行(又は列)方向に順次データを読み
出して第1のエラー訂正コードによる訂正を行なう第1
のエラー訂正子fi (7) (81(9)と、この第
1のエラー訂正に続いて必ずなされ、メモリ(1)から
列(又は行)方向に順次データを読み出して第2のエラ
ー訂正コードによる訂正を行なう第2のエラー訂正手段
(10) (11) (12)と、第1のエラー訂
正時にメモリ(1)から読み出されたデータからチェッ
ク用コードを生成する手段(13)と1.第1のエラー
訂正時に検出されたエラー値及びそのエラー位置から得
たエラー情報を上記チェック用コードに加算する手段(
8) (14) (15)と、第2のエラー訂正時に
検出されたエラー値及びそのエラー位置から得たエラー
情報を上記チェックコードにさらに加える手段(11)
(14) (15)とからなるいF 作用 第1のエラー訂正を行なうとき、読み出したデータはチ
ェック用コード生成にも供される。したかって、第1の
エラー訂正がすべて完了したとき、すべてのデータが読
み出されるからチェック用コードも生成される。しかし
、このときは、エラーを含んだままのデータでチェック
用コードを生成したので、チェック用コードはこのまま
では正しくない。
としてマトリクス状に配され、その各行(又は列)につ
いて第1のエラー訂正コードが生成され、その各列(又
は行ンについて第2のエラー訂正コードが生成されると
ともに第1のエラー訂正コードの生成方向と同方向に1
ブロックのデータについてエラーチェック用コードが生
成された状態のデータをストアするメモリ(すと、この
メモリ(1)から行(又は列)方向に順次データを読み
出して第1のエラー訂正コードによる訂正を行なう第1
のエラー訂正子fi (7) (81(9)と、この第
1のエラー訂正に続いて必ずなされ、メモリ(1)から
列(又は行)方向に順次データを読み出して第2のエラ
ー訂正コードによる訂正を行なう第2のエラー訂正手段
(10) (11) (12)と、第1のエラー訂
正時にメモリ(1)から読み出されたデータからチェッ
ク用コードを生成する手段(13)と1.第1のエラー
訂正時に検出されたエラー値及びそのエラー位置から得
たエラー情報を上記チェック用コードに加算する手段(
8) (14) (15)と、第2のエラー訂正時に
検出されたエラー値及びそのエラー位置から得たエラー
情報を上記チェックコードにさらに加える手段(11)
(14) (15)とからなるいF 作用 第1のエラー訂正を行なうとき、読み出したデータはチ
ェック用コード生成にも供される。したかって、第1の
エラー訂正がすべて完了したとき、すべてのデータが読
み出されるからチェック用コードも生成される。しかし
、このときは、エラーを含んだままのデータでチェック
用コードを生成したので、チェック用コードはこのまま
では正しくない。
そこで、第1のエラー訂正時に得られたエラー位置のエ
ラー値によるエラー情報が生成したチェック用コードに
加えられる。すると、第1のエラー訂正結果のデータか
らチェックコードが生成されたのに全く等しくなる。
ラー値によるエラー情報が生成したチェック用コードに
加えられる。すると、第1のエラー訂正結果のデータか
らチェックコードが生成されたのに全く等しくなる。
しかし、このチェックコードでも、未だエラーを含んで
いる場合、さらに誤訂正によるエラーを含んでいる場合
もある。これらのエラーは第2のエラー訂正時に訂正さ
れる。そして、この第2のエラー訂正時に訂正されたエ
ラーについてのエラー値及びエラー位置によるエラー情
報も、チェックコードにさらに加えられ、この第2のエ
ラー訂正後のデータからチェック用コードが生成された
のに等しくなる。
いる場合、さらに誤訂正によるエラーを含んでいる場合
もある。これらのエラーは第2のエラー訂正時に訂正さ
れる。そして、この第2のエラー訂正時に訂正されたエ
ラーについてのエラー値及びエラー位置によるエラー情
報も、チェックコードにさらに加えられ、この第2のエ
ラー訂正後のデータからチェック用コードが生成された
のに等しくなる。
したがって、メモリからのデータの読み出しは、チェッ
ク用コード生成用には特に行なうことなく、エラー訂正
終了時にはチェックも同時に行なえ、処理時間が短くな
るものである。
ク用コード生成用には特に行なうことなく、エラー訂正
終了時にはチェックも同時に行なえ、処理時間が短くな
るものである。
G 実施例
この発明の一例を、光磁気ディスクからデータを再生す
る場合を例にとって説明する。
る場合を例にとって説明する。
G1光磁気ディスクのフォーマットの説明先ず、光磁気
ディスクのフォーマットについて説明する。
ディスクのフォーマットについて説明する。
この光磁気ディスクはデータが1回転当たり1トラツク
として、同志円状あるいはスパイラル状にトラックが形
成されて記録され、これより再生されるようにされる。
として、同志円状あるいはスパイラル状にトラックが形
成されて記録され、これより再生されるようにされる。
この光磁気ディスクの1トラツクは円周方向に等分割さ
れた複数のセクターからなっており、各セクターに、定
められた所定数のデータにエラー訂正コード、エラーチ
ェックコードが生成付加されたものが記録されている。
れた複数のセクターからなっており、各セクターに、定
められた所定数のデータにエラー訂正コード、エラーチ
ェックコードが生成付加されたものが記録されている。
例えば1トランクは32セクターとされている。
1セクタ一分は、ヘッダ部とデータ部と、ヘッダ部の後
とデータ部の後にそれぞれ設けられるギャップ部GAP
とからなる。
とデータ部の後にそれぞれ設けられるギャップ部GAP
とからなる。
ヘッダ部にはその先頭にプリアンプル信号が記録される
とともに、トラックアドレスTAとセクターアドレスS
Aからなるアドレス信号ADDに対してエラー訂正符号
ECCが付加されたものにアドレス用同期信号ASYN
Cが付加されたものが2回くり返して記録されている。
とともに、トラックアドレスTAとセクターアドレスS
Aからなるアドレス信号ADDに対してエラー訂正符号
ECCが付加されたものにアドレス用同期信号ASYN
Cが付加されたものが2回くり返して記録されている。
また、データ部にはその先頭にプリアンプル信号が記録
されるとともに、その後にデータ及びそのデータに対す
るエラー訂正符号ECCその他が付加されたものが記録
される。
されるとともに、その後にデータ及びそのデータに対す
るエラー訂正符号ECCその他が付加されたものが記録
される。
この場合、1セクターのデータ部に記録する単位データ
量は、コンピュータの記憶装置として用いることを考慮
して512バイトが標準とされる。
量は、コンピュータの記憶装置として用いることを考慮
して512バイトが標準とされる。
データ部の構造は第2図のようになっている。
すなわち、第2図の場合はデータ数がDo〜D611ま
での512バイトの場合で、実際のデータとしては、こ
の512バイトのデータDO”DSILの後に16バイ
トの付加情報が付加されて行方向に44バイト、列方向
に12バイトとして44X 12= 528バイトのマ
トリクス配列とされる。
での512バイトの場合で、実際のデータとしては、こ
の512バイトのデータDO”DSILの後に16バイ
トの付加情報が付加されて行方向に44バイト、列方向
に12バイトとして44X 12= 528バイトのマ
トリクス配列とされる。
すなわち、512バイトのデータDo〜D511の後の
12バイトはリザーブ領域とされ、この領域にはトラッ
クナンバー、セクターナンバー、データ識別情報等が挿
入される。そして、このリザーブ領域を含む524バイ
トのデータに対して行方向を生成方向としてエラーチェ
ックコードEDC(例えばリードソロモン符号を用いる
)が4バイト分生成され、付加情報の最後の4バイトの
領域に挿入される。そして、合計528バイトが第2図
に示すように44X 12としてマトリクス状に配列さ
れる。
12バイトはリザーブ領域とされ、この領域にはトラッ
クナンバー、セクターナンバー、データ識別情報等が挿
入される。そして、このリザーブ領域を含む524バイ
トのデータに対して行方向を生成方向としてエラーチェ
ックコードEDC(例えばリードソロモン符号を用いる
)が4バイト分生成され、付加情報の最後の4バイトの
領域に挿入される。そして、合計528バイトが第2図
に示すように44X 12としてマトリクス状に配列さ
れる。
このエラーチェックコードEDCの4バイトのデータP
、Q、R,Sは、例えば、 として生成される。ここで、この例の場合N−523で
ある。
、Q、R,Sは、例えば、 として生成される。ここで、この例の場合N−523で
ある。
そして、このエラーチェックコードEDCの4バイト分
を含めた528バイトに対し、行方向の1行について4
バイト分として第1のエラー訂正コード(これは例えば
(48,44)リードソロモンコード)の検査データC
1が付加され、同様に列方向の一例について2バイトの
第2のエラー訂正コード(これは例えば(14,12)
リードソロモンコード)の検査データC2が付加される
。
を含めた528バイトに対し、行方向の1行について4
バイト分として第1のエラー訂正コード(これは例えば
(48,44)リードソロモンコード)の検査データC
1が付加され、同様に列方向の一例について2バイトの
第2のエラー訂正コード(これは例えば(14,12)
リードソロモンコード)の検査データC2が付加される
。
以上のことから、この場合、512バイトのデータに、
このデータに関連する付加情報を16バイト付加して、
528バイトからなるブロックを形成し、これを12行
、44列に並べて行方向にパリティC1、列方向にパリ
ティC2を生成付加して積符号を形成し、これをディス
クの1セクターとして記録再生ずるものである。
このデータに関連する付加情報を16バイト付加して、
528バイトからなるブロックを形成し、これを12行
、44列に並べて行方向にパリティC1、列方向にパリ
ティC2を生成付加して積符号を形成し、これをディス
クの1セクターとして記録再生ずるものである。
G2エラー訂正及びチェック処理の説明このデータブロ
ックについてのエラー訂正及びチェック処理について説
明する。
ックについてのエラー訂正及びチェック処理について説
明する。
第1図はこの処理の機能ブロック図で、(1)はデータ
バッファ用のRAMである。このRA M 11)に対
する書き込み及び読み出し等のタイミングのコントロー
ルはマイクロコンピュータによりなされるが、このマイ
クロコンピュータの機能をブロック的にタイミングコン
トローラ(3)として示した。
バッファ用のRAMである。このRA M 11)に対
する書き込み及び読み出し等のタイミングのコントロー
ルはマイクロコンピュータによりなされるが、このマイ
クロコンピュータの機能をブロック的にタイミングコン
トローラ(3)として示した。
(2)はRA M (1)のアドレスコントローラであ
る。
る。
RA M (1)のデータ入力側及びデータ出力側には
スイッチ(4)及び(5)が設けられ、タイミングコン
トローラ(3)よりの切換制御信号により切換制御され
る。
スイッチ(4)及び(5)が設けられ、タイミングコン
トローラ(3)よりの切換制御信号により切換制御され
る。
光磁気ディスクからの再生データの書き込み時は、スイ
ッチ(4)は入力mA側に切り換えられ、光磁気ディス
クから再生され、デジタル信号に復元された再生データ
が入力端(6)を通じ、このスイッチ(4)を通じてR
A M (1)のデータ入力端子に供給される。この場
合、ディスクからのデータはセクターi位で再生が行な
われ、データは第2図に示した構造のブロックデータで
ある。そして、アドレスコントローラ(2)からの書き
込み/読み出し制御信号によりRA M (1)は書き
込み状態になり、このコントローラ(21からの書き込
みアドレスにより再生データがRA M (1)に順次
書き込まれ、第2図のようなマトリクス状のブロックデ
ータがメモリ上で再現される。
ッチ(4)は入力mA側に切り換えられ、光磁気ディス
クから再生され、デジタル信号に復元された再生データ
が入力端(6)を通じ、このスイッチ(4)を通じてR
A M (1)のデータ入力端子に供給される。この場
合、ディスクからのデータはセクターi位で再生が行な
われ、データは第2図に示した構造のブロックデータで
ある。そして、アドレスコントローラ(2)からの書き
込み/読み出し制御信号によりRA M (1)は書き
込み状態になり、このコントローラ(21からの書き込
みアドレスにより再生データがRA M (1)に順次
書き込まれ、第2図のようなマトリクス状のブロックデ
ータがメモリ上で再現される。
こうして書き込みが完了すると、エラー訂正及びチェッ
クが行なわれるが、この例の場合、エラー訂正は、■検
査データC1による訂正−■検査データC2による訂正
の順で、これがくり返し行なわれ、最後は検査データC
2による訂正で終わる。そして、検査データC1による
訂正が上記のくり返しの回数だけ行なわれ、そのうちの
1回の(例えば最後の)検査データC1による訂正時に
、チェックコードの生成も同時に行なわれる。
クが行なわれるが、この例の場合、エラー訂正は、■検
査データC1による訂正−■検査データC2による訂正
の順で、これがくり返し行なわれ、最後は検査データC
2による訂正で終わる。そして、検査データC1による
訂正が上記のくり返しの回数だけ行なわれ、そのうちの
1回の(例えば最後の)検査データC1による訂正時に
、チェックコードの生成も同時に行なわれる。
すなわち、検査データC1及びC2によるエラー訂正に
ついて説明するに、先ず、スイッチ(4)及び(5)は
それぞれ端子B及びB′に接続される。そして、RAM
(11より第2図において行方向にデータの読み出しが
なされ、第1のシンドローム生成回路(7)において、
各行についてシンドロームが生成される。そして、エラ
ーがあるときはそのエラー位置及びエラー値が検出回路
(8)で演算される。
ついて説明するに、先ず、スイッチ(4)及び(5)は
それぞれ端子B及びB′に接続される。そして、RAM
(11より第2図において行方向にデータの読み出しが
なされ、第1のシンドローム生成回路(7)において、
各行についてシンドロームが生成される。そして、エラ
ーがあるときはそのエラー位置及びエラー値が検出回路
(8)で演算される。
そして、エラー位置及びエラー値の情報はエラー訂正回
路(9)に供給されて、そのエラーデータが訂正される
。また、エラー位置のデータはアドレスコントローラ(
2)に供給される。そして、このアドレスコントローラ
(2)よりのアドレス信号によりRA M (1)の各
行の検出されたエラーデータがエラー訂正回路(9)よ
りの訂正された正しいデータに書き換えられる。
路(9)に供給されて、そのエラーデータが訂正される
。また、エラー位置のデータはアドレスコントローラ(
2)に供給される。そして、このアドレスコントローラ
(2)よりのアドレス信号によりRA M (1)の各
行の検出されたエラーデータがエラー訂正回路(9)よ
りの訂正された正しいデータに書き換えられる。
この検査データC1による訂正が終了すると、検査デー
タC2により、エラーの訂正が行なわれる。すなわち、
スイッチ(4)及び(5)は端子C及びC′に接続され
る。そして、RA M (1)より第2図において列方
向にデータの読み出しがなされ、第2のシンドローム生
成回路(10)において、各列についてシンドロームが
生成される。そして、エラーがあるときはそのエラー位
置及びエラー値が検出回路(11)で演算される。この
とき、検査データC1による訂正時に訂正できなかった
行についてのエラーフラグを参照してもよい。
タC2により、エラーの訂正が行なわれる。すなわち、
スイッチ(4)及び(5)は端子C及びC′に接続され
る。そして、RA M (1)より第2図において列方
向にデータの読み出しがなされ、第2のシンドローム生
成回路(10)において、各列についてシンドロームが
生成される。そして、エラーがあるときはそのエラー位
置及びエラー値が検出回路(11)で演算される。この
とき、検査データC1による訂正時に訂正できなかった
行についてのエラーフラグを参照してもよい。
エラー位置及びエラー値の情報はエラー訂正回路(12
)に供給されて、そのエラーデータが訂正される。また
、エラー位置の情報はアドレスコントローラ(2)に供
給され、このアドレスコントローラ(2)の制御により
RA M (1)の各列の検出されたエラーデータがエ
ラー訂正回路(12)よりの訂正された正しいデータに
書き換えられる。
)に供給されて、そのエラーデータが訂正される。また
、エラー位置の情報はアドレスコントローラ(2)に供
給され、このアドレスコントローラ(2)の制御により
RA M (1)の各列の検出されたエラーデータがエ
ラー訂正回路(12)よりの訂正された正しいデータに
書き換えられる。
以上の検査データC4による訂正と検査データC2によ
る訂正とが所定回数くり返される。そして、この例では
検査データC1及びC2による訂正の最後のくり返し時
に、チェックコードの生成も同時になされる。
る訂正とが所定回数くり返される。そして、この例では
検査データC1及びC2による訂正の最後のくり返し時
に、チェックコードの生成も同時になされる。
すなわち、先ず、検査データC1による訂正にあたって
、スイッチ(4)及び(5)が端子B及びB′に接続さ
れ、RA M (1)より第2図上、行方向にデータが
読み出され、第1のシンドローム生成回路(7)に供給
される。このとき、同時にRA M (1)より読み出
されたデータはチェックコード生成回路(13)に供給
される。そして、前述した各行についてのエラー訂正動
作をなすとき、チェックコードの生成の演算が徐々にな
されることになる。そして、RA M (1)よりバイ
トデータがすべて読み出されたときチェックコ・−ド生
成が終了するが、このチェックコードは、検査データC
Lによる訂正の前のデータであるので、エラーを包含す
る場合がある。
、スイッチ(4)及び(5)が端子B及びB′に接続さ
れ、RA M (1)より第2図上、行方向にデータが
読み出され、第1のシンドローム生成回路(7)に供給
される。このとき、同時にRA M (1)より読み出
されたデータはチェックコード生成回路(13)に供給
される。そして、前述した各行についてのエラー訂正動
作をなすとき、チェックコードの生成の演算が徐々にな
されることになる。そして、RA M (1)よりバイ
トデータがすべて読み出されたときチェックコ・−ド生
成が終了するが、このチェックコードは、検査データC
Lによる訂正の前のデータであるので、エラーを包含す
る場合がある。
すなわち、正しいチェックコードをWl (i番目まで
のバイトデータにより生成したもの)としたとき、実際
のものは、 WI’ = α’ej + a’t3k + 1゜1.
。FW+と表わされる。ただし、j、 k・・・・は
エラー位置、eJ*ek・・・・はエラー値をそれぞれ
示している。
のバイトデータにより生成したもの)としたとき、実際
のものは、 WI’ = α’ej + a’t3k + 1゜1.
。FW+と表わされる。ただし、j、 k・・・・は
エラー位置、eJ*ek・・・・はエラー値をそれぞれ
示している。
W+’に含まれるαJ o 、、α5cekを求め、こ
れをW+’に付加すればαj6J+cr’eJ = O
(mod、2 )(他も同様)であるから、wl’=w
、となり、正しいチェックコードが得られる 以上のことから、この場合、次のようにして正しいチェ
ックコードが得られるようにされる。
れをW+’に付加すればαj6J+cr’eJ = O
(mod、2 )(他も同様)であるから、wl’=w
、となり、正しいチェックコードが得られる 以上のことから、この場合、次のようにして正しいチェ
ックコードが得られるようにされる。
すなわち、この検査データC1による訂正時、検出回路
(8)で検出されたエラーデータの位置及びエラー値の
情報は、エラー位置及びエラー値チ二ンジ回路(14)
に供給され、この回路(14)ではチェックコード生成
用に適するエラー位置及びエラー値の情報に変換される
。すなわち、行方向の一行についてのエラー位置の情報
がD1〜D528までの通し番号による位置の情報に変
換され、この位置の情報とエラー値から、前述したエラ
ー情報αJe、1αkek・・・・が演算される。そし
て、このエラー情報が加算回路(15)に供給され、チ
ェックコード生成用路(13)よりのチェックコードに
加算される。この加算回路(15)ではa+od、2の
加算がなされて、前述したようにして含まれていたエラ
ーの消去がなされたことになり、検査データC1により
訂正された後のデータからチェックコードが生成された
ことになる。
(8)で検出されたエラーデータの位置及びエラー値の
情報は、エラー位置及びエラー値チ二ンジ回路(14)
に供給され、この回路(14)ではチェックコード生成
用に適するエラー位置及びエラー値の情報に変換される
。すなわち、行方向の一行についてのエラー位置の情報
がD1〜D528までの通し番号による位置の情報に変
換され、この位置の情報とエラー値から、前述したエラ
ー情報αJe、1αkek・・・・が演算される。そし
て、このエラー情報が加算回路(15)に供給され、チ
ェックコード生成用路(13)よりのチェックコードに
加算される。この加算回路(15)ではa+od、2の
加算がなされて、前述したようにして含まれていたエラ
ーの消去がなされたことになり、検査データC1により
訂正された後のデータからチェックコードが生成された
ことになる。
次に、検査データC2によるエラー訂正がなされるが、
このときの検出回路(11)において検出されたエラー
位置及びエラー値の情報はチェンジ回路(14)に供給
され、前記と同様にチェックコード用に変換されたエラ
ー位置及びエラー値の情報からエラー情報が形成され、
これが加算回路(15)に供給されて、前記と同様にし
て含まれていたエラーの消去がなされ、検査データC2
により訂正された後のデータからチェックコードが生成
されたものに等しくなる。
このときの検出回路(11)において検出されたエラー
位置及びエラー値の情報はチェンジ回路(14)に供給
され、前記と同様にチェックコード用に変換されたエラ
ー位置及びエラー値の情報からエラー情報が形成され、
これが加算回路(15)に供給されて、前記と同様にし
て含まれていたエラーの消去がなされ、検査データC2
により訂正された後のデータからチェックコードが生成
されたものに等しくなる。
このチェックコードはチェック回路(16)に供給され
、エラーがなくなったかどうかチェックされる。そして
、チェック結果の信号はバンファアンプ(いわゆるスリ
ーステートバッファ) (17)のイネーブル端子に
供給され、エラーがなければこのアンプ(17)をイネ
ーブルとし、エラーが残っていればこのアンプ(17)
をディスエーブルとする。
、エラーがなくなったかどうかチェックされる。そして
、チェック結果の信号はバンファアンプ(いわゆるスリ
ーステートバッファ) (17)のイネーブル端子に
供給され、エラーがなければこのアンプ(17)をイネ
ーブルとし、エラーが残っていればこのアンプ(17)
をディスエーブルとする。
こうして、エラー訂正及びチェックが終了した後、スイ
ッチ(5)が端子A′に接続され、RA M (11よ
り訂正後のデータが読み出される。しかし、前記のよう
に、チェックの結果、エラーが残留していれば、そのデ
ータはバンファアンプ(17)を通ることはできず、出
力端(1日)には得られず、エラーのないデータブロッ
クのみが出力端(18)に得られるものである。
ッチ(5)が端子A′に接続され、RA M (11よ
り訂正後のデータが読み出される。しかし、前記のよう
に、チェックの結果、エラーが残留していれば、そのデ
ータはバンファアンプ(17)を通ることはできず、出
力端(1日)には得られず、エラーのないデータブロッ
クのみが出力端(18)に得られるものである。
なお、チェック回路(16)の出力に基づいてRA M
11)より訂正されたデータの読み出しを行なわない
ようにしてもよい。
11)より訂正されたデータの読み出しを行なわない
ようにしてもよい。
第3図は以上のエラー訂正及びチェック動作のフローチ
ャートで、これは検査データC1と02による訂正を1
回行なう場合の例である。
ャートで、これは検査データC1と02による訂正を1
回行なう場合の例である。
なお、上記の例において、1回目の検査データC1によ
るエラー訂正時に、同時にチェックコードの生成を行な
い、そのとき得られたエラー値をそのチェックコードに
加算しておき、次に、2回目の検査データC1によるエ
ラー訂正時には、チェックコードの生成は行なわず、そ
のとき得られたエラー値をさらに加算するようにしても
よい。
るエラー訂正時に、同時にチェックコードの生成を行な
い、そのとき得られたエラー値をそのチェックコードに
加算しておき、次に、2回目の検査データC1によるエ
ラー訂正時には、チェックコードの生成は行なわず、そ
のとき得られたエラー値をさらに加算するようにしても
よい。
もちろん、検査データC2によるエラー訂正時に得られ
たエラー位置及びエラー値から得たエラー情報も、チェ
ックコードに加算される。
たエラー位置及びエラー値から得たエラー情報も、チェ
ックコードに加算される。
なお、上記の例では行方向の検査データC1と列方向の
検査データC2との繰返えし訂正の最後の訂正時に同時
にチェックをなすようにした。しかし、この発明は、行
方向の検査データC1による最初の訂正時に同時にチェ
ックコードを生成、あるいは最後でない途中の1回のく
り返し時の検査データC1による訂正時にチェックコー
ドを生成してもよく、いずれの場合においてもチェック
コードを生成した後は、その生成と同時の検査データC
1の訂正時に検出されたエラー位置とエラー値から得た
エラー情報を加算するのはもちろんのこと、その後の検
査データC1及びC2によるエラー訂正時に検出された
エラー位置及びエラー値から得たエラー情報を加算する
ものである。
検査データC2との繰返えし訂正の最後の訂正時に同時
にチェックをなすようにした。しかし、この発明は、行
方向の検査データC1による最初の訂正時に同時にチェ
ックコードを生成、あるいは最後でない途中の1回のく
り返し時の検査データC1による訂正時にチェックコー
ドを生成してもよく、いずれの場合においてもチェック
コードを生成した後は、その生成と同時の検査データC
1の訂正時に検出されたエラー位置とエラー値から得た
エラー情報を加算するのはもちろんのこと、その後の検
査データC1及びC2によるエラー訂正時に検出された
エラー位置及びエラー値から得たエラー情報を加算する
ものである。
なお、エラーチェック用コードは上記のようなコードに
限られるものではなく、例えばCRCコードその他のエ
ラー検出コードを使用することができる。
限られるものではなく、例えばCRCコードその他のエ
ラー検出コードを使用することができる。
この発明によればマトリクス配列のデータの行方向及び
列方向にエラー訂正コードが生成されており、かつ、そ
の=一方のエラー訂正コードの生成方向と同方向にエラ
ーヂエック用コードが生成されている場合に、その生成
方向が同一のエラー訂正コードによる生成時に同時にチ
ェック用コードを生成し、後で、訂正時に検出されたエ
ラー位置のエラー値を生成したチェック用コードに加え
ることで、チェック用コードをエラー訂正後にデータを
メモリから読み出して生成したのと同様にしたことによ
り、メモリからのデータの読み出し回数をチェック動作
のための1回分減らすことができる。このため、データ
処理スピードを速くすることができる。
列方向にエラー訂正コードが生成されており、かつ、そ
の=一方のエラー訂正コードの生成方向と同方向にエラ
ーヂエック用コードが生成されている場合に、その生成
方向が同一のエラー訂正コードによる生成時に同時にチ
ェック用コードを生成し、後で、訂正時に検出されたエ
ラー位置のエラー値を生成したチェック用コードに加え
ることで、チェック用コードをエラー訂正後にデータを
メモリから読み出して生成したのと同様にしたことによ
り、メモリからのデータの読み出し回数をチェック動作
のための1回分減らすことができる。このため、データ
処理スピードを速くすることができる。
第1図はこの発明の一実施例のブロック図、第2図はデ
ータブロックの構造の一例を説明するための図、第3図
はエラー訂正及びチェック動作のフローチャート、第4
図はデータブロック構造の一例としての積符号を説明す
るための図である。
ータブロックの構造の一例を説明するための図、第3図
はエラー訂正及びチェック動作のフローチャート、第4
図はデータブロック構造の一例としての積符号を説明す
るための図である。
Claims (1)
- 【特許請求の範囲】 a)複数のデータがこれを1ブロックとしてマトリクス
状に配され、その各行(又は列)について第1のエラー
訂正コードが生成され、その各列(又は行)について第
2のエラー訂正コードが生成されるとともに上記第1の
エラー訂正コードの生成方向と同方向に上記1ブロック
のデータについてエラーチェック用コードが生成された
状態のデータをストアするメモリと、 b)このメモリから行(又は列)方向に順次データを読
み出して上記第1のエラー訂正コードによる訂正を行な
う第1のエラー訂正手段と、 c)この第1のエラー訂正に続いて必ずなされ、上記メ
モリから列(又は行)方向に順次データを読み出して上
記第2のエラー訂正コードによる訂正を行なう第2のエ
ラー訂正手段と、 d)上記第1のエラー訂正時に上記メモリから読み出さ
れたデータからチェック用コードを生成する手段と、 e)上記第1のエラー訂正時に検出されたエラー値及び
そのエラー位置から得たエラー情報を上記チェック用コ
ードに加算する手段と、 f)上記第2のエラー訂正時に検出されたエラー値及び
そのエラー位置から得たエラー情報を上記チェック用コ
ードにさらに加える手段とからなるエラー訂正及びチェ
ック装置。
Priority Applications (6)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP62029351A JP2605271B2 (ja) | 1987-02-10 | 1987-02-10 | エラー訂正及びチエツク装置 |
CA000558190A CA1295745C (en) | 1987-02-10 | 1988-02-04 | Method and apparatus for error correction |
EP19880300997 EP0278700A3 (en) | 1987-02-10 | 1988-02-05 | Error correction methods and apparatus |
US07/152,472 US4881232A (en) | 1987-02-10 | 1988-02-05 | Method and apparatus for error correction |
KR1019880001183A KR880010403A (ko) | 1987-02-10 | 1988-02-09 | 에러정정방법 및 그 장치 |
AU11468/88A AU604836B2 (en) | 1987-02-10 | 1988-02-09 | Method and apparatus for error correction |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP62029351A JP2605271B2 (ja) | 1987-02-10 | 1987-02-10 | エラー訂正及びチエツク装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS63197123A true JPS63197123A (ja) | 1988-08-16 |
JP2605271B2 JP2605271B2 (ja) | 1997-04-30 |
Family
ID=12273795
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP62029351A Expired - Lifetime JP2605271B2 (ja) | 1987-02-10 | 1987-02-10 | エラー訂正及びチエツク装置 |
Country Status (6)
Country | Link |
---|---|
US (1) | US4881232A (ja) |
EP (1) | EP0278700A3 (ja) |
JP (1) | JP2605271B2 (ja) |
KR (1) | KR880010403A (ja) |
AU (1) | AU604836B2 (ja) |
CA (1) | CA1295745C (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6986095B2 (en) | 1999-09-03 | 2006-01-10 | Matsushita Electric Industrial Co., Ltd. | Error correction device |
US7181483B2 (en) | 2000-01-31 | 2007-02-20 | Sanyo Electric Co., Ltd. | Error-correcting device and decoder enabling fast error correction with reduced circuit scale |
Families Citing this family (70)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5068855A (en) * | 1988-07-18 | 1991-11-26 | Canon Kabushiki Kaisha | Error correcting method and apparatus |
JP2695195B2 (ja) * | 1988-09-02 | 1997-12-24 | 三菱電機株式会社 | 誤り訂正回路 |
US4916701A (en) * | 1988-09-21 | 1990-04-10 | International Business Machines Corporation | Method and system for correcting long bursts of consecutive errors |
US5027357A (en) * | 1988-10-14 | 1991-06-25 | Advanced Micro Devices, Inc. | ECC/CRC error detection and correction system |
AU628971B2 (en) * | 1989-05-22 | 1992-09-24 | Tandem Computers Incorporated | Sequential parity correction |
US5257271A (en) * | 1989-07-29 | 1993-10-26 | Sony Corporation | Sample data transmission apparatus |
US5048022A (en) * | 1989-08-01 | 1991-09-10 | Digital Equipment Corporation | Memory device with transfer of ECC signals on time division multiplexed bidirectional lines |
US5068780A (en) * | 1989-08-01 | 1991-11-26 | Digital Equipment Corporation | Method and apparatus for controlling initiation of bootstrap loading of an operating system in a computer system having first and second discrete computing zones |
JP3135242B2 (ja) * | 1989-09-05 | 2001-02-13 | キヤノン株式会社 | 誤り検出訂正復号化装置及び方法 |
JP2830308B2 (ja) * | 1990-02-26 | 1998-12-02 | 日本電気株式会社 | 情報処理装置 |
US5418796A (en) * | 1991-03-26 | 1995-05-23 | International Business Machines Corporation | Synergistic multiple bit error correction for memory of array chips |
US5831467A (en) * | 1991-11-05 | 1998-11-03 | Monolithic System Technology, Inc. | Termination circuit with power-down mode for use in circuit module architecture |
DE69226150T2 (de) * | 1991-11-05 | 1999-02-18 | Hsu Fu Chieh | Redundanzarchitektur für Schaltungsmodul |
US5576554A (en) * | 1991-11-05 | 1996-11-19 | Monolithic System Technology, Inc. | Wafer-scale integrated circuit interconnect structure architecture |
US5498990A (en) * | 1991-11-05 | 1996-03-12 | Monolithic System Technology, Inc. | Reduced CMOS-swing clamping circuit for bus lines |
US5369641A (en) * | 1991-11-12 | 1994-11-29 | Storage Technology Corporation | Method and apparatus for detecting and correcting errors in data on magnetic tape media |
US5564013A (en) * | 1992-06-22 | 1996-10-08 | Matsushita Electric Industrial Co., Ltd. | Optical information recording and reproducing apparatus adapted to optically record and reproduce data in a sector, and method thereof |
KR940011663B1 (ko) * | 1992-07-25 | 1994-12-23 | 삼성전자 주식회사 | 오류정정 시스템 |
EP0654168B1 (en) | 1992-08-10 | 2001-10-31 | Monolithic System Technology, Inc. | Fault-tolerant hierarchical bus system |
US5655113A (en) * | 1994-07-05 | 1997-08-05 | Monolithic System Technology, Inc. | Resynchronization circuit for a memory system and method of operating same |
US5835509A (en) * | 1994-10-24 | 1998-11-10 | Sony Corporation | Method of and apparatus for recording and reproducing data and transmitting data |
JPH10145238A (ja) * | 1996-11-13 | 1998-05-29 | Canon Inc | 誤り訂正装置及び方法 |
JP3863252B2 (ja) * | 1996-11-15 | 2006-12-27 | 富士通株式会社 | 誤り訂正方法、誤り訂正装置、データ読み出し装置、及び、データマッピング方法 |
JPH10322226A (ja) * | 1997-05-14 | 1998-12-04 | Texas Instr Japan Ltd | リードソロモン復号方法 |
JPH10334607A (ja) * | 1997-05-30 | 1998-12-18 | Matsushita Electric Ind Co Ltd | 磁気ディスク装置 |
US6009552A (en) * | 1997-06-18 | 1999-12-28 | Motorola, Inc. | Soft-decision syndrome-based decoder for convolutional codes |
US5936972A (en) * | 1997-06-18 | 1999-08-10 | Motorola, Inc. | Syndrome-based channel quality or message structure determiner |
US6141767A (en) * | 1998-04-03 | 2000-10-31 | Sony Corporation | Method of and apparatus for verifying reliability of contents within the configuration ROM of IEEE 1394-1995 devices |
US6092231A (en) * | 1998-06-12 | 2000-07-18 | Qlogic Corporation | Circuit and method for rapid checking of error correction codes using cyclic redundancy check |
US6327691B1 (en) | 1999-02-12 | 2001-12-04 | Sony Corporation | System and method for computing and encoding error detection sequences |
US6473880B1 (en) | 1999-06-01 | 2002-10-29 | Sun Microsystems, Inc. | System and method for protecting data and correcting bit errors due to component failures |
US6393597B1 (en) * | 1999-06-01 | 2002-05-21 | Sun Microsystems, Inc. | Mechanism for decoding linearly-shifted codes to facilitate correction of bit errors due to component failures |
US6453440B1 (en) | 1999-08-04 | 2002-09-17 | Sun Microsystems, Inc. | System and method for detecting double-bit errors and for correcting errors due to component failures |
CN1286275C (zh) | 1999-11-24 | 2006-11-22 | 三洋电机株式会社 | 纠错装置 |
TW468158B (en) * | 2000-06-16 | 2001-12-11 | Ali Corp | Disc decoding method and system |
US6950900B1 (en) | 2000-09-27 | 2005-09-27 | International Business Machines Corporation | Method and apparatus for migrating data having a format of a first type to a format of a second type |
KR20020065788A (ko) * | 2001-02-07 | 2002-08-14 | 삼성전자 주식회사 | 엠 또는 이엠 비트 데이터 처리 겸용 리드 솔로몬 복호기및 그 복호 방법 |
WO2002095735A2 (en) * | 2001-05-21 | 2002-11-28 | Sunncomm, Inc. | Apparatus and method for digital content concealment in a storage medium recorded using a recording device |
EP1293978A1 (en) * | 2001-09-10 | 2003-03-19 | STMicroelectronics S.r.l. | Coding/decoding process and device, for instance for disk drives |
US7111228B1 (en) | 2002-05-07 | 2006-09-19 | Marvell International Ltd. | System and method for performing parity checks in disk storage system |
US7007114B1 (en) | 2003-01-31 | 2006-02-28 | Qlogic Corporation | System and method for padding data blocks and/or removing padding from data blocks in storage controllers |
US7287102B1 (en) | 2003-01-31 | 2007-10-23 | Marvell International Ltd. | System and method for concatenating data |
US7870346B2 (en) | 2003-03-10 | 2011-01-11 | Marvell International Ltd. | Servo controller interface module for embedded disk controllers |
US7039771B1 (en) | 2003-03-10 | 2006-05-02 | Marvell International Ltd. | Method and system for supporting multiple external serial port devices using a serial port controller in embedded disk controllers |
US7492545B1 (en) | 2003-03-10 | 2009-02-17 | Marvell International Ltd. | Method and system for automatic time base adjustment for disk drive servo controllers |
US7080188B2 (en) | 2003-03-10 | 2006-07-18 | Marvell International Ltd. | Method and system for embedded disk controllers |
US7064915B1 (en) | 2003-03-10 | 2006-06-20 | Marvell International Ltd. | Method and system for collecting servo field data from programmable devices in embedded disk controllers |
US20040205317A1 (en) * | 2003-04-08 | 2004-10-14 | International Business Machines Corporation | Method, apparatus and program storage device for providing data integrity using check data and other metadata on a formatted storage medium |
US7526691B1 (en) | 2003-10-15 | 2009-04-28 | Marvell International Ltd. | System and method for using TAP controllers |
US7139150B2 (en) | 2004-02-10 | 2006-11-21 | Marvell International Ltd. | Method and system for head position control in embedded disk drive controllers |
EP1569348A1 (en) * | 2004-02-13 | 2005-08-31 | Alcatel | Iterative multidimensional decoding |
US7120084B2 (en) | 2004-06-14 | 2006-10-10 | Marvell International Ltd. | Integrated memory controller |
US8166217B2 (en) | 2004-06-28 | 2012-04-24 | Marvell International Ltd. | System and method for reading and writing data using storage controllers |
US9201599B2 (en) | 2004-07-19 | 2015-12-01 | Marvell International Ltd. | System and method for transmitting data in storage controllers |
US7757009B2 (en) | 2004-07-19 | 2010-07-13 | Marvell International Ltd. | Storage controllers with dynamic WWN storage modules and methods for managing data and connections between a host and a storage device |
US8032674B2 (en) | 2004-07-19 | 2011-10-04 | Marvell International Ltd. | System and method for controlling buffer memory overflow and underflow conditions in storage controllers |
US7386661B2 (en) | 2004-10-13 | 2008-06-10 | Marvell International Ltd. | Power save module for storage controllers |
US7240267B2 (en) | 2004-11-08 | 2007-07-03 | Marvell International Ltd. | System and method for conducting BIST operations |
US7802026B2 (en) | 2004-11-15 | 2010-09-21 | Marvell International Ltd. | Method and system for processing frames in storage controllers |
US7609468B2 (en) | 2005-04-06 | 2009-10-27 | Marvell International Ltd. | Method and system for read gate timing control for storage controllers |
US20070260963A1 (en) * | 2006-04-21 | 2007-11-08 | Kuo-Lung Chien | Error correction system and related method thereof |
US20070260961A1 (en) * | 2006-04-21 | 2007-11-08 | Kuo-Lung Chien | Error correction system and related method thereof |
US20070260960A1 (en) * | 2006-04-21 | 2007-11-08 | Kuo-Lung Chien | Error correction system and related method thereof |
KR101199386B1 (ko) * | 2006-12-19 | 2012-11-09 | 엘지전자 주식회사 | 디지털 방송 시스템 및 데이터 처리 방법 |
JP5544773B2 (ja) * | 2009-07-22 | 2014-07-09 | ソニー株式会社 | エラー訂正装置、エラー訂正装置のメモリの制御方法および光ディスク記録再生装置 |
US9054840B2 (en) * | 2011-12-15 | 2015-06-09 | Lenovo Enterprise Solutions (Singapore) Pte. Ltd. | Error detection and correction of a data transmission |
US10951239B2 (en) * | 2018-02-20 | 2021-03-16 | Micron Technology, Inc. | Performing a decoding operation to simulate switching a bit of an identified set of bits of a data block |
CN109165113B (zh) * | 2018-09-04 | 2021-10-22 | 苏州和欣致远节能科技有限公司 | 一种数据文件修复的方法 |
KR102072552B1 (ko) * | 2019-06-27 | 2020-02-03 | 김성은 | 복권에 대한 당첨번호 추천 장치 및 그 동작 방법 |
US11664084B2 (en) | 2021-08-02 | 2023-05-30 | Micron Technology, Inc. | Memory device on-die ECC data |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6096030A (ja) * | 1983-10-31 | 1985-05-29 | Mitsubishi Electric Corp | 復号化システム |
JPS60170330A (ja) * | 1984-02-14 | 1985-09-03 | Mitsubishi Electric Corp | 復号化システム |
JPS60201575A (ja) * | 1984-03-24 | 1985-10-12 | Sony Corp | デイジタルデ−タ伝送方法 |
JPS61267416A (ja) * | 1985-05-21 | 1986-11-27 | Sony Corp | エラ−訂正符号の復号装置 |
JPS61270922A (ja) * | 1985-05-25 | 1986-12-01 | Sony Corp | エラ−訂正符号の復号装置 |
JPS6229350A (ja) * | 1985-07-31 | 1987-02-07 | Nec Corp | 局間コ−ルバツク制御装置 |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
NL8300249A (nl) * | 1983-01-25 | 1984-08-16 | Philips Nv | Werkwijze met foutkorrektie voor het overdragen van woordsgewijs gerangschikte data en inrichtingen voor het uitvoeren van de werkwijze. |
US4564945A (en) * | 1983-06-20 | 1986-01-14 | Reference Technology, Inc. | Error-correction code for digital data on video disc |
JPS6050669A (ja) * | 1983-08-29 | 1985-03-20 | Hitachi Ltd | デ−タ復調方式 |
NL8400629A (nl) * | 1984-02-29 | 1985-09-16 | Philips Nv | Snelle decodeur voor reed-solomon-codes, welke mede als encodeur te gebruiken is, alsmede opname/reproduktie-apparaat voorzien van zo een encodeur/decodeur. |
DE3575646D1 (de) * | 1984-03-24 | 1990-03-01 | Philips Nv | Verfahren zur informationsuebertragung mit fehlerkorrektur fuer datenworte, ein fehlerkorrektur-dekodierverfahren fuer solche datenworte, eine anordnung zur informationsuebertragung zur verwendung mit dem verfahren, ein geraet fuer informationsdekodierung zur verwendung mit dem verfahren und eine anordnung zur verwendung mit solchem geraet. |
CA1258134A (en) * | 1985-04-13 | 1989-08-01 | Yoichiro Sako | Error correction method |
JPS62117424A (ja) * | 1985-11-18 | 1987-05-28 | Fujitsu Ltd | 組合わせ符号の誤り訂正方式 |
CA1264091A (en) * | 1986-01-10 | 1989-12-27 | Yoichiro Sako | Generator for error correcting code and decoder for the code |
AU594995B2 (en) * | 1986-01-24 | 1990-03-22 | Sony Corporation | Data transmission method suitable for a disc |
JP2569478B2 (ja) * | 1986-02-19 | 1997-01-08 | ソニー株式会社 | デ−タ記録装置 |
JPS62234426A (ja) * | 1986-04-04 | 1987-10-14 | Sony Corp | エラ−訂正方法 |
NL8601446A (nl) * | 1986-06-05 | 1988-01-04 | Philips Nv | Werkwijze en inrichting voor het dekoderen van een blok kodesymbolen dat op twee manieren verdeeld is over kodewoorden die elk door een minimum-afstandssepareerbare kode beschermd zijn. |
JPH082028B2 (ja) * | 1986-06-18 | 1996-01-10 | 三菱電機株式会社 | 符号訂正装置 |
-
1987
- 1987-02-10 JP JP62029351A patent/JP2605271B2/ja not_active Expired - Lifetime
-
1988
- 1988-02-04 CA CA000558190A patent/CA1295745C/en not_active Expired - Lifetime
- 1988-02-05 US US07/152,472 patent/US4881232A/en not_active Expired - Fee Related
- 1988-02-05 EP EP19880300997 patent/EP0278700A3/en not_active Ceased
- 1988-02-09 KR KR1019880001183A patent/KR880010403A/ko not_active Application Discontinuation
- 1988-02-09 AU AU11468/88A patent/AU604836B2/en not_active Ceased
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6096030A (ja) * | 1983-10-31 | 1985-05-29 | Mitsubishi Electric Corp | 復号化システム |
JPS60170330A (ja) * | 1984-02-14 | 1985-09-03 | Mitsubishi Electric Corp | 復号化システム |
JPS60201575A (ja) * | 1984-03-24 | 1985-10-12 | Sony Corp | デイジタルデ−タ伝送方法 |
JPS61267416A (ja) * | 1985-05-21 | 1986-11-27 | Sony Corp | エラ−訂正符号の復号装置 |
JPS61270922A (ja) * | 1985-05-25 | 1986-12-01 | Sony Corp | エラ−訂正符号の復号装置 |
JPS6229350A (ja) * | 1985-07-31 | 1987-02-07 | Nec Corp | 局間コ−ルバツク制御装置 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6986095B2 (en) | 1999-09-03 | 2006-01-10 | Matsushita Electric Industrial Co., Ltd. | Error correction device |
US7181483B2 (en) | 2000-01-31 | 2007-02-20 | Sanyo Electric Co., Ltd. | Error-correcting device and decoder enabling fast error correction with reduced circuit scale |
Also Published As
Publication number | Publication date |
---|---|
US4881232A (en) | 1989-11-14 |
EP0278700A3 (en) | 1991-08-14 |
AU604836B2 (en) | 1991-01-03 |
EP0278700A2 (en) | 1988-08-17 |
CA1295745C (en) | 1992-02-11 |
AU1146888A (en) | 1988-08-11 |
KR880010403A (ko) | 1988-10-08 |
JP2605271B2 (ja) | 1997-04-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS63197123A (ja) | エラ−訂正及びチエツク装置 | |
US5151905A (en) | Data recording method | |
US4760576A (en) | Error correction method | |
US5757824A (en) | Code error correction apparatus | |
US6357030B1 (en) | ECC block format for storage device | |
EP0291167A2 (en) | A code error detecting method | |
JPH07105633A (ja) | ディスク・ドライブ・アレイのデータ再生チャネル | |
JP3945602B2 (ja) | 訂正検査方法及び訂正検査装置 | |
JPH02306476A (ja) | 再生のための誤り訂正装置 | |
US4912695A (en) | Method for recording information including error information on a disk | |
KR100509137B1 (ko) | 에러 정정 장치 | |
JP2605270B2 (ja) | エラー訂正及びチエツク装置 | |
US20080109706A1 (en) | Error correction method and apparatus for optical information storage medium recording/reproducing apparatus | |
JP2730892B2 (ja) | ディスク記録方法 | |
JP2735230B2 (ja) | 書き換え形光ディスク装置 | |
US20050055622A1 (en) | Device and method for generating error correction code | |
JP3813337B2 (ja) | 消失誤り訂正方法とその装置 | |
JPH043525A (ja) | 符号誤り訂正装置 | |
JPH10154941A (ja) | 誤り訂正回路 | |
JPH087496A (ja) | ディスク記録・再生方法および装置 | |
JP2872342B2 (ja) | 誤り訂正装置 | |
JPH0632170B2 (ja) | 符号処理回路 | |
JPS60217568A (ja) | 誤り訂正方式 | |
JPS6187278A (ja) | デイジタル信号再生方法 | |
JPS6359220A (ja) | エラ−訂正方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
EXPY | Cancellation because of completion of term |