JPS60170330A - 復号化システム - Google Patents
復号化システムInfo
- Publication number
- JPS60170330A JPS60170330A JP2554184A JP2554184A JPS60170330A JP S60170330 A JPS60170330 A JP S60170330A JP 2554184 A JP2554184 A JP 2554184A JP 2554184 A JP2554184 A JP 2554184A JP S60170330 A JPS60170330 A JP S60170330A
- Authority
- JP
- Japan
- Prior art keywords
- code
- encoding
- reed
- decoding
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/13—Linear codes
- H03M13/15—Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes
Landscapes
- Physics & Mathematics (AREA)
- Algebra (AREA)
- General Physics & Mathematics (AREA)
- Mathematical Physics (AREA)
- Pure & Applied Mathematics (AREA)
- Probability & Statistics with Applications (AREA)
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Error Detection And Correction (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
この発明はディジタル情報の誤り訂正を行なう復号化シ
ステムに関するものである。
ステムに関するものである。
２次元符号としてよく知られているものに積符号、連接
符号の他に第１図に示す特願昭５３−４０１２号〔符号
化復号化方式〕のごとく一般化績符号（符号Ｘとも呼ば
れる。）があった。まずこれについて説明する。
符号の他に第１図に示す特願昭５３−４０１２号〔符号
化復号化方式〕のごとく一般化績符号（符号Ｘとも呼ば
れる。）があった。まずこれについて説明する。
第１図において（１）は情報ピット部分、（２）は符号
Ｃ１のチュツクピット部分、（３）は符号Ｃ２のチェッ
クシンボル部分、（４）は符号Ｃ２のチェックシンボル
部分（３）に対するチェックシンボル部分、（５）は符
号Ｃ１の符号化方向、（６）は符号Ｃ２の符号化方向で
ある。
Ｃ１のチュツクピット部分、（３）は符号Ｃ２のチェッ
クシンボル部分、（４）は符号Ｃ２のチェックシンボル
部分（３）に対するチェックシンボル部分、（５）は符
号Ｃ１の符号化方向、（６）は符号Ｃ２の符号化方向で
ある。
まず情報ピットは図の左上の斜線を施していない区画に
配置され、 Ｋ２ Ｘ ［１ビツトの矩形となる。これ
をｂビット毎に縦に分割して（Ｋ１／ｂ）個の矩形の配
置を得る。
配置され、 Ｋ２ Ｘ ［１ビツトの矩形となる。これ
をｂビット毎に縦に分割して（Ｋ１／ｂ）個の矩形の配
置を得る。
この（ｘ１／ｂ）個の（ｘ２ｘｂ）ピットの矩形の配置
をｂビットを１シンボルとするＧ Ｆ （２ｂ）上のリ
ード・ソロモン符号により符号化し、縦方向に（Ｃ２−
Ｌり個の検査シンボルを付加して符号語長がｎ２シンボ
ルのり−ドゆソロモン符号を作る。この操作を（ｘ＋／
ｂ）個の矩形の配置の各々に施し。
をｂビットを１シンボルとするＧ Ｆ （２ｂ）上のリ
ード・ソロモン符号により符号化し、縦方向に（Ｃ２−
Ｌり個の検査シンボルを付加して符号語長がｎ２シンボ
ルのり−ドゆソロモン符号を作る。この操作を（ｘ＋／
ｂ）個の矩形の配置の各々に施し。
全体で（ｎ２ＸＫ１）ビットの矩形を得る。次に（５）
の方向に各行毎にＧＦ（２１上の符号Ｃ１で符号化し、
（５）の方向のに１ビツトに対して（ｎｉ−Ｋｉ）ビッ
トの検査ビットを付加し全体で（ｎＩ Ｘ Ｃ２）ビッ
トの一般化積符号（符号Ｘ）の符号語を得る。
の方向に各行毎にＧＦ（２１上の符号Ｃ１で符号化し、
（５）の方向のに１ビツトに対して（ｎｉ−Ｋｉ）ビッ
トの検査ビットを付加し全体で（ｎＩ Ｘ Ｃ２）ビッ
トの一般化積符号（符号Ｘ）の符号語を得る。
復号においてはまずＧ Ｆ （２）上の符号である符号
Ｃ１にて誤りの検出のみを行ない、得られた誤り検出結
果を符号Ｃ２のリード・ソロモン符号の復号器にイレー
ジヤ（消失誤り）位置情報として入力することにより、
符号Ｃ２を軟判定復号するものである。
Ｃ１にて誤りの検出のみを行ない、得られた誤り検出結
果を符号Ｃ２のリード・ソロモン符号の復号器にイレー
ジヤ（消失誤り）位置情報として入力することにより、
符号Ｃ２を軟判定復号するものである。
しかしながら上記従来技術では符号Ｃ１としてＧ Ｆ
（２１上の符号を用いているために９本質的に一般化積
符号（符号Ｘ）としては、誤り訂正能力を太き（とれな
いという欠点を含んでいた。
（２１上の符号を用いているために９本質的に一般化積
符号（符号Ｘ）としては、誤り訂正能力を太き（とれな
いという欠点を含んでいた。
この発明はかかる欠点を改善する目的でなされたもので
符号Ｃ１にもＧ Ｆ （２ｂ）の符号を選びすべてのｂ
ビットのシンボルが、符号Ｃ１の符号化方向にも強力な
誤り訂正符号であるＧ Ｆ （２ｔ））上のリード・ソ
ロモン符号を用いることをＱＮ’Ｑとしたことにある。
符号Ｃ１にもＧ Ｆ （２ｂ）の符号を選びすべてのｂ
ビットのシンボルが、符号Ｃ１の符号化方向にも強力な
誤り訂正符号であるＧ Ｆ （２ｔ））上のリード・ソ
ロモン符号を用いることをＱＮ’Ｑとしたことにある。
また、この発明のもう一つの目的は符号Ｃ１の符号化方
向のＧ Ｆ （２ｂ）上のリード・ソロモン符号を、誤
り検出と誤り訂正とに２度にわたって繰り返し復号する
ことにより一般化積符号の全体としての誤り訂正能力を
更に同上させることにある。
向のＧ Ｆ （２ｂ）上のリード・ソロモン符号を、誤
り検出と誤り訂正とに２度にわたって繰り返し復号する
ことにより一般化積符号の全体としての誤り訂正能力を
更に同上させることにある。
第２図はこの発明の符号フォーマットを示ず図。
第３図はこの発明の一実施例を示す図、第４図はこの発
明の他の実施例を示ず図である。
明の他の実施例を示ず図である。
第２図において、 ＋１１ （２１（３１（４１＋５）
＋６）は第１図と同等もしくは相当する部分であるが
、 ＋２）ｆ４＋の符号Ｃ１の符号語の検査シンボルが
（） ？ （２ｔ））の元となっている点が異なる。
＋６）は第１図と同等もしくは相当する部分であるが
、 ＋２）ｆ４＋の符号Ｃ１の符号語の検査シンボルが
（） ？ （２ｔ））の元となっている点が異なる。
第３図、第４図はこの発明による復号器のそれぞれの実
施例であり（７）は復調器よりの入力端子。
施例であり（７）は復調器よりの入力端子。
（８）はＲＡＭメモリ、（９）はＲＡＭアドレス制御回
路。
路。
（ＩＩは０１俵号器、０υはＣ１シンドローム計算回路
、αａは０１訂正器、 ｉｌｌはイレージヤフラグレジ
スタ、 Ｃ４）は０２１Ｊ（号器、ｔ＋Ｓ＆まモード制
御回路、 Ｕ［９は０１訂正器Ｏ３の出力をＲＡＭメモ
リ（８）へ入力するリード線。
、αａは０１訂正器、 ｉｌｌはイレージヤフラグレジ
スタ、 Ｃ４）は０２１Ｊ（号器、ｔ＋Ｓ＆まモード制
御回路、 Ｕ［９は０１訂正器Ｏ３の出力をＲＡＭメモ
リ（８）へ入力するリード線。
０ηはＣ２（ｆｉ号器Ｉの出力をＲＡＭメモ１月８）へ
入力するリード線、０９はシンドローム計算回路（Ｉｌ
ｌの出力すなわち符号Ｃ１のシンドロームの値がすべて
零である（誤りなし）かを検査するオールゼロ検出回路
、８Ｗ１ 、ＳＷ２ 、ＳＷ３はモード１ｌｊｌｌ ｎ
回路ＵＳにより制御されるモード切替えスイッチ、Ｍｙ
ＣＡ＊ＣＢ、Ｃ１，ＣＩｌ、ｚ、Ｃは各々スイッチの端
子である。
入力するリード線、０９はシンドローム計算回路（Ｉｌ
ｌの出力すなわち符号Ｃ１のシンドロームの値がすべて
零である（誤りなし）かを検査するオールゼロ検出回路
、８Ｗ１ 、ＳＷ２ 、ＳＷ３はモード１ｌｊｌｌ ｎ
回路ＵＳにより制御されるモード切替えスイッチ、Ｍｙ
ＣＡ＊ＣＢ、Ｃ１，ＣＩｌ、ｚ、Ｃは各々スイッチの端
子である。
次に復号動作について説明する。まず、モード制御回路
（１９よりスイッチｓｗ、１を切り替えて端子Ｍ側へ接
続し、復調器よりの入力データを入力端子（力を経由し
てＲＡＭアドレス制御回路（９）がらの制御信号に従っ
てＲＡＭメモリ（８）へ蓄積する。次にモード制御回路
（１１によりスイッチｓｗ１．ｓｗ２を切り替えて、各
々端子ＯＡ、端子ＯＢへ接続しアドレス制御回路（９）
からの制御信号により蓄積されたデータをｂビット毎の
シンボル単位（以下、データシンボルと略す）で第２図
の符号Ｃ１の符号化方向の行毎に１行ずつ端子０■を経
由してａＶａ号器号器へ入力する。Ｃ１復号器ＩＩ功の
内部ではＣ１シンドローム計算回路Ｕυによりシンドロ
ーＡＯ１，・・・、５ｄｌ−１（但しｄｌは符号Ｃ１の
最小距離である）が計算される。シンドローム８１．・
・・、５ｄ１−１の値は０１訂正器ａりへ入力されその
行の誤りが訂正される。訂正されたデータシンボルすな
わち０１訂正器の出力はリード線αｅを通り端子ＯＢを
経由しアドレス制御回路（９）の制御信号に従ってＲＡ
Ｍメモ１月８）へ再び蓄積される。訂正できなかった行
つまり符号Ｃ１の持つ誤り訂正能力以上の誤りが生じて
いた行については誤りを検出したとして誤り検出情報を
イレージヤフラグレジスタａ四へ入力”する。イレージ
ヤフラグレジスターに入力された誤り検出情報は０２（
，１号を行う際にイレージヤ情報として利用される。す
べての行に対して０１ｉ号が終了したらモード制御回路
ａ！９の制御信号によりスイッチｓｗｉ 、ｓｗ２を各
々端子ａＢ、端子虫側へ切り替え０２０１号を行な０２
（ｆｉ号器０４はＣｌ０Ｉ号の結果としてイレージヤフ
ラグレジスタ（１３ｉに蓄積された情報を用いて、モー
ド制御回路（１９とアドレス制御回路（９）の制御信号
によりＲＡＭメモリ（８）から（ｎ２Ｘｂ）ビット毎に
読み出された符号Ｃ２の符号語を軟判定復号して誤りを
訂正しその結果をＲＡＭメモ１月８）へ再び蓄積する。
（１９よりスイッチｓｗ、１を切り替えて端子Ｍ側へ接
続し、復調器よりの入力データを入力端子（力を経由し
てＲＡＭアドレス制御回路（９）がらの制御信号に従っ
てＲＡＭメモリ（８）へ蓄積する。次にモード制御回路
（１１によりスイッチｓｗ１．ｓｗ２を切り替えて、各
々端子ＯＡ、端子ＯＢへ接続しアドレス制御回路（９）
からの制御信号により蓄積されたデータをｂビット毎の
シンボル単位（以下、データシンボルと略す）で第２図
の符号Ｃ１の符号化方向の行毎に１行ずつ端子０■を経
由してａＶａ号器号器へ入力する。Ｃ１復号器ＩＩ功の
内部ではＣ１シンドローム計算回路Ｕυによりシンドロ
ーＡＯ１，・・・、５ｄｌ−１（但しｄｌは符号Ｃ１の
最小距離である）が計算される。シンドローム８１．・
・・、５ｄ１−１の値は０１訂正器ａりへ入力されその
行の誤りが訂正される。訂正されたデータシンボルすな
わち０１訂正器の出力はリード線αｅを通り端子ＯＢを
経由しアドレス制御回路（９）の制御信号に従ってＲＡ
Ｍメモ１月８）へ再び蓄積される。訂正できなかった行
つまり符号Ｃ１の持つ誤り訂正能力以上の誤りが生じて
いた行については誤りを検出したとして誤り検出情報を
イレージヤフラグレジスタａ四へ入力”する。イレージ
ヤフラグレジスターに入力された誤り検出情報は０２（
，１号を行う際にイレージヤ情報として利用される。す
べての行に対して０１ｉ号が終了したらモード制御回路
ａ！９の制御信号によりスイッチｓｗｉ 、ｓｗ２を各
々端子ａＢ、端子虫側へ切り替え０２０１号を行な０２
（ｆｉ号器０４はＣｌ０Ｉ号の結果としてイレージヤフ
ラグレジスタ（１３ｉに蓄積された情報を用いて、モー
ド制御回路（１９とアドレス制御回路（９）の制御信号
によりＲＡＭメモリ（８）から（ｎ２Ｘｂ）ビット毎に
読み出された符号Ｃ２の符号語を軟判定復号して誤りを
訂正しその結果をＲＡＭメモ１月８）へ再び蓄積する。
この復号器はａｉｇ号器でも誤りを訂正するもので誤り
訂正能力が一般化槓符号（符号Ｘ）に比べて向上する。
訂正能力が一般化槓符号（符号Ｘ）に比べて向上する。
次にこの発明の他の実施例である第４図についての動作
を説明する。第３図に示す実施例とは。
を説明する。第３図に示す実施例とは。
ａＢＨ号を２回行うことが異なる。つまり第１回目の０
１（Ｊ（号では誤り検出のみを行ないその情報を用いて
０２？Ｊ１号を第３図の実施例と同様に行なうのである
が、さらに０２ｆｆ１号によっても訂正するが、この０
２ｆｆ１号によっても訂正しきれなかったり見逃されて
残留する誤りを訂正すべくさらにもう一回リード・ソロ
モン符号で符号化される強力な誤り訂正能力を持つ符号
０１により復号し合計３回の復号を行なうことが第３図
の実施例とは異なる。
１（Ｊ（号では誤り検出のみを行ないその情報を用いて
０２？Ｊ１号を第３図の実施例と同様に行なうのである
が、さらに０２ｆｆ１号によっても訂正するが、この０
２ｆｆ１号によっても訂正しきれなかったり見逃されて
残留する誤りを訂正すべくさらにもう一回リード・ソロ
モン符号で符号化される強力な誤り訂正能力を持つ符号
０１により復号し合計３回の復号を行なうことが第３図
の実施例とは異なる。
まずモード制御回路（１９の制御信号でスイッチｓｗ１
を端子Ｍ側へ切り替えアドレス制御回路（９）よりのア
ドレス制御信号に従って入力端子（力より入力されるデ
ータをＲＡＭメモ１月８）へ蓄積する。
を端子Ｍ側へ切り替えアドレス制御回路（９）よりのア
ドレス制御信号に従って入力端子（力より入力されるデ
ータをＲＡＭメモ１月８）へ蓄積する。
次いでモード制御回路ｕ５１からの制御信号によりスイ
ッチＳＷ２をＯ■側へ、スイッチＳＷ３をｚｉＩ４１Ｉ
へ切り替えアドレス制御回路（９）よりのアドレス制御
信号によりＲＡＭメモリに蓄積されたデータを符号Ｃ１
の符号化方向に１行ずつＣ１仮号器ｄ１へ入力する。Ｃ
１復号器ｕ１の内部ではシンドローム計算回路Ｕにより
シンドｏ −ムｓ１．８２、−、５ａ１−１ ラミｔ真
する。計算されたシンドロームの値はスイッチＳＷ３
、端子２を経由してオールゼロ検出回路ＬＩＩ１９へ人
力される。オールゼロ検出回路でシンドロームＳ１゜Ｂ
２．・・・、８ｄｌ−１の値がすべて“０”であること
が検出された場合には“０”を、それ以外の場合には“
１”を該当する行と対応するイレージヤフラグレジスタ
α９へ書き込む。すべての行についてａ１４Ｈ号か終了
したならはモード制御回路α９の制御信号によりスイッ
チｓｗ１を端子ＯＡへ、スイッチｓｗ２を端子Ｃｌへそ
れぞれ切り替える。Ｃ１復号により誤り検出されたＲＡ
Ｍメモ１月８）内のデータは、アドレス制御回路（９）
とモード制御回路（［！９との制御信号により０２（Ｊ
１号器へ入力することにより、イレージヤフラグレジス
タ０３に誉き込まれた誤り検出情報を用いて軟判定復号
されることは従来技術と同様であることほぎうまでもな
い。ところが符号Ｃ１は元来誤り訂正符号としても彊力
なリード・ソロモン符号を用いているので再度誤り訂正
することができる。すなわちＣ２偵号を（ｎ１／ｂ）回
線り返しすべての符号Ｃ２の符号語の復号か終了した後
、モード制御回路１５１０制御信号によりスイッチｓｗ
１を端子ＣＡ１ｎ１ｌに、スイッチｓｗ２を端子Ｃｌ側
に、スイッチｓｗ３を端子Ｃ１ＩＩＩＩにそれぞれ切り
替える。
ッチＳＷ２をＯ■側へ、スイッチＳＷ３をｚｉＩ４１Ｉ
へ切り替えアドレス制御回路（９）よりのアドレス制御
信号によりＲＡＭメモリに蓄積されたデータを符号Ｃ１
の符号化方向に１行ずつＣ１仮号器ｄ１へ入力する。Ｃ
１復号器ｕ１の内部ではシンドローム計算回路Ｕにより
シンドｏ −ムｓ１．８２、−、５ａ１−１ ラミｔ真
する。計算されたシンドロームの値はスイッチＳＷ３
、端子２を経由してオールゼロ検出回路ＬＩＩ１９へ人
力される。オールゼロ検出回路でシンドロームＳ１゜Ｂ
２．・・・、８ｄｌ−１の値がすべて“０”であること
が検出された場合には“０”を、それ以外の場合には“
１”を該当する行と対応するイレージヤフラグレジスタ
α９へ書き込む。すべての行についてａ１４Ｈ号か終了
したならはモード制御回路α９の制御信号によりスイッ
チｓｗ１を端子ＯＡへ、スイッチｓｗ２を端子Ｃｌへそ
れぞれ切り替える。Ｃ１復号により誤り検出されたＲＡ
Ｍメモ１月８）内のデータは、アドレス制御回路（９）
とモード制御回路（［！９との制御信号により０２（Ｊ
１号器へ入力することにより、イレージヤフラグレジス
タ０３に誉き込まれた誤り検出情報を用いて軟判定復号
されることは従来技術と同様であることほぎうまでもな
い。ところが符号Ｃ１は元来誤り訂正符号としても彊力
なリード・ソロモン符号を用いているので再度誤り訂正
することができる。すなわちＣ２偵号を（ｎ１／ｂ）回
線り返しすべての符号Ｃ２の符号語の復号か終了した後
、モード制御回路１５１０制御信号によりスイッチｓｗ
１を端子ＣＡ１ｎ１ｌに、スイッチｓｗ２を端子Ｃｌ側
に、スイッチｓｗ３を端子Ｃ１ＩＩＩＩにそれぞれ切り
替える。
次いで、アドレス制御回路（９）とモード制御回路四の
制御信号により、ＲＡＭメモ１月８）に格納されたデー
タをＣ１仮号器ＩＩＩに再び人力する。入力された符号
Ｃ１の符号語は１回目のＣ１復号と同様にシンドローム
計算回路αυにより再びシンドローム８１ 、・・・。
制御信号により、ＲＡＭメモ１月８）に格納されたデー
タをＣ１仮号器ＩＩＩに再び人力する。入力された符号
Ｃ１の符号語は１回目のＣ１復号と同様にシンドローム
計算回路αυにより再びシンドローム８１ 、・・・。
ｓａ＋−１の値が計算される。計算されたシンドローム
Ｓ＋ 、・・・、 ＩＭｌ −ｉの値は今度は端子Ｃ側
に接続されたスイッチｓｗ３を経由して０１訂正器に送
られ残留している誤りが訂正される。訂正されたデータ
はアドレス制御回路（９）とモード制側１回路圃の制御
信号によりＲＡＭメモリ（８）へ再び格納され最終的に
正しいデータとして読み出される。
Ｓ＋ 、・・・、 ＩＭｌ −ｉの値は今度は端子Ｃ側
に接続されたスイッチｓｗ３を経由して０１訂正器に送
られ残留している誤りが訂正される。訂正されたデータ
はアドレス制御回路（９）とモード制側１回路圃の制御
信号によりＲＡＭメモリ（８）へ再び格納され最終的に
正しいデータとして読み出される。
以上のようにこの発明ではリード・ソロモン符号で２次
元に符号化する場合、符号０１ 、符号Ｃ２に同一のガ
ロア体ＧＦ （２１））上に定義されるリード・ソロモ
ン符号を用い、さらにｂビットを１シンボルとして第１
の方向に符号Ｃ１を第２の方向に符号Ｃ２をそれぞれ用
いて符号化することにより一般化績符号（符号Ｘ）より
も強力な誤り訂正能力を発揮することができる。 ４ また、第４図の実施例に示すように第１の方向の符号Ｃ
１をオールゼロ検出回路鰻により第１回目のＣ１復号で
は誤り検出のみを行ないその結果を用いて０２４１１号
を行なった後、第２回目のＣ１復号によりもう一度誤り
訂正を行なうことで合計３回の復号が行なわれたことに
なり強力な誤り訂正効果が期待できる。
元に符号化する場合、符号０１ 、符号Ｃ２に同一のガ
ロア体ＧＦ （２１））上に定義されるリード・ソロモ
ン符号を用い、さらにｂビットを１シンボルとして第１
の方向に符号Ｃ１を第２の方向に符号Ｃ２をそれぞれ用
いて符号化することにより一般化績符号（符号Ｘ）より
も強力な誤り訂正能力を発揮することができる。 ４ また、第４図の実施例に示すように第１の方向の符号Ｃ
１をオールゼロ検出回路鰻により第１回目のＣ１復号で
は誤り検出のみを行ないその結果を用いて０２４１１号
を行なった後、第２回目のＣ１復号によりもう一度誤り
訂正を行なうことで合計３回の復号が行なわれたことに
なり強力な誤り訂正効果が期待できる。
なお第４図に示した実施例では第２回目のＣ１復号では
０２俵号の際に得られる誤り検出情報を使わない硬判定
復号で説明したが、０２仮号の際に得られる誤り検出情
報を用いて第２回目のＣ１０！号で軟判定復号させるこ
とも可能であることはいうまでもない。
０２俵号の際に得られる誤り検出情報を使わない硬判定
復号で説明したが、０２仮号の際に得られる誤り検出情
報を用いて第２回目のＣ１０！号で軟判定復号させるこ
とも可能であることはいうまでもない。
第３図、第４図の実施例では２次元にデータを配列する
方式で説明したが一般にＭ次元（Ｍ≧３）にデータを配
列するＭ次元符号に拡張できることもいうまでもない。
方式で説明したが一般にＭ次元（Ｍ≧３）にデータを配
列するＭ次元符号に拡張できることもいうまでもない。
例えばＭ＝３の場合である３次元符号では、２次元符号
の（ｎ＋ｘｎ２）ビットからなる区画馨ｎＳ個用いるこ
とで３次元符号化することができる。
の（ｎ＋ｘｎ２）ビットからなる区画馨ｎＳ個用いるこ
とで３次元符号化することができる。
第１図は従来の一般化積符号（符号Ｘ）の符号フォーマ
ットを示す図、第２図はこの発明による一般化積符号の
符号フォーマットを示す図、第３図はこの発明の一実施
例を示すブロック図、第４図はこの発明の他の実施例を
示すブロック図、第５図はこの発明による多次元（Ｍ次
元）符号フォーマットの３次元の場合の符号フォーマッ
トの説明図である。 図中でｔ ｔａｌハＲＡ Ｍ 、ｌ モリ、Ｈは０１ｆ
ｆ１号器、α漕はイレージヤフラグレジスタ、（１４１
は０２俵号器、ｏ！９はモード制御回路、ｓｗｌ 、Ｓ
Ｗ２ 、ｓｗａはｘイツチ、（ＩＤは０１復号器の中の
シンドロームｉｔＸ回路、ａ渇は０１訂正器を示す。 なお２図中、同一あるいは相当部分には同一符号を示し
て示しである。 代理人大岩増雄 第１図 第２図 Ｃつ 襞 第５図
ットを示す図、第２図はこの発明による一般化積符号の
符号フォーマットを示す図、第３図はこの発明の一実施
例を示すブロック図、第４図はこの発明の他の実施例を
示すブロック図、第５図はこの発明による多次元（Ｍ次
元）符号フォーマットの３次元の場合の符号フォーマッ
トの説明図である。 図中でｔ ｔａｌハＲＡ Ｍ 、ｌ モリ、Ｈは０１ｆ
ｆ１号器、α漕はイレージヤフラグレジスタ、（１４１
は０２俵号器、ｏ！９はモード制御回路、ｓｗｌ 、Ｓ
Ｗ２ 、ｓｗａはｘイツチ、（ＩＤは０１復号器の中の
シンドロームｉｔＸ回路、ａ渇は０１訂正器を示す。 なお２図中、同一あるいは相当部分には同一符号を示し
て示しである。 代理人大岩増雄 第１図 第２図 Ｃつ 襞 第５図
Claims (2)
- （１） 同一のガロア体Ｇ Ｆ （２ｂ）上にて定義さ
れたリード・ソロモン符号を用いて、第１の方向に０１
符号化を、第２の方向に０２符号化を、・・・、第Ｍの
方向にＣＭ符号化を行な５Ｍ次元符号（ＭはＭ以上）整
数）の復号化システムにおいて、各次元のｂピットのシ
ンボルを第にの方向（Ｋは１以上Ｍ以下の整数）にそろ
えて配置することを特徴とする復号化システム。 - （２） リード・ソロモン符号を用いて、情報をＭ次元
符号（Ｍは２以上の整数）に符号化を行なって送信し、
受信側にて誤り訂正し復号する復号化システムにおいて
、同じリード・ソロモン符号の復号を復号器で複数回行
ないそのうち少くとも１回は、シンドローム計ｎＫよる
誤り検出のみを行うことを特徴とする復号化システム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2554184A JPS60170330A (ja) | 1984-02-14 | 1984-02-14 | 復号化システム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2554184A JPS60170330A (ja) | 1984-02-14 | 1984-02-14 | 復号化システム |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60170330A true JPS60170330A (ja) | 1985-09-03 |
Family
ID=12168850
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2554184A Pending JPS60170330A (ja) | 1984-02-14 | 1984-02-14 | 復号化システム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60170330A (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61267416A (ja) * | 1985-05-21 | 1986-11-27 | Sony Corp | エラ−訂正符号の復号装置 |
| JPS63197122A (ja) * | 1987-02-10 | 1988-08-16 | Sony Corp | エラ−訂正及びチエツク装置 |
| JPS63197123A (ja) * | 1987-02-10 | 1988-08-16 | Sony Corp | エラ−訂正及びチエツク装置 |
| JPH07325434A (ja) * | 1994-05-30 | 1995-12-12 | Fuji Xerox Co Ltd | 静電写真用液体現像剤およびそれを用いる画像形成方法 |
| US6877129B1 (en) | 1999-04-30 | 2005-04-05 | Rohde & Schwarz Gmbh & Co. Kg | Method for measuring the receiver-side bit error rate of a DVB transmission system |
| KR100564532B1 (ko) * | 1997-07-24 | 2006-05-25 | 삼성전자주식회사 | 컴팩트 디스크 플레이어에서 efm 에러 플래그 생성을 통한 에러정정방법 |
| KR100682243B1 (ko) | 2004-12-02 | 2007-02-15 | 주식회사 대우일렉트로닉스 | 3차원 리드-솔로몬 코드의 오류정정 방법 |
-
1984
- 1984-02-14 JP JP2554184A patent/JPS60170330A/ja active Pending
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61267416A (ja) * | 1985-05-21 | 1986-11-27 | Sony Corp | エラ−訂正符号の復号装置 |
| JPS63197122A (ja) * | 1987-02-10 | 1988-08-16 | Sony Corp | エラ−訂正及びチエツク装置 |
| JPS63197123A (ja) * | 1987-02-10 | 1988-08-16 | Sony Corp | エラ−訂正及びチエツク装置 |
| JPH07325434A (ja) * | 1994-05-30 | 1995-12-12 | Fuji Xerox Co Ltd | 静電写真用液体現像剤およびそれを用いる画像形成方法 |
| JP3575061B2 (ja) * | 1994-05-30 | 2004-10-06 | 富士ゼロックス株式会社 | 静電写真用現像剤およびそれを用いる画像形成方法 |
| KR100564532B1 (ko) * | 1997-07-24 | 2006-05-25 | 삼성전자주식회사 | 컴팩트 디스크 플레이어에서 efm 에러 플래그 생성을 통한 에러정정방법 |
| US6877129B1 (en) | 1999-04-30 | 2005-04-05 | Rohde & Schwarz Gmbh & Co. Kg | Method for measuring the receiver-side bit error rate of a DVB transmission system |
| KR100682243B1 (ko) | 2004-12-02 | 2007-02-15 | 주식회사 대우일렉트로닉스 | 3차원 리드-솔로몬 코드의 오류정정 방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5537429A (en) | Error-correcting method and decoder using the same | |
| JP3274627B2 (ja) | 入力信号のストリームを符号化する方法と出力信号ストリームを生成する方法 | |
| US20160087755A1 (en) | Methods and apparatus employing fec codes with permanent inactivation of symbols for encoding and decoding processes | |
| US7418644B2 (en) | System for error correction coding and decoding | |
| JP2011072009A (ja) | 高並列ｍａｐ復号器 | |
| US20030188253A1 (en) | Method for iterative hard-decision forward error correction decoding | |
| EP0110439B1 (en) | Multiprocessor computer system comprising n parallel operating computer modules, and computer module for use in such a multiprocessor computer system | |
| US7231575B2 (en) | Apparatus for iterative hard-decision forward error correction decoding | |
| JPS60170330A (ja) | 復号化システム | |
| EP2309650B1 (en) | A systematic encoder with arbitrary parity positions | |
| US8627187B2 (en) | Decoding of recursive convolutional codes by means of a decoder for non-recursive convolutional codes | |
| Lee et al. | A high speed Reed-Solomon decoder | |
| JP3329053B2 (ja) | 誤り訂正方式 | |
| JPH08293802A (ja) | インターリーブ式誤り訂正方法 | |
| US20130198582A1 (en) | Supercharged codes | |
| KR100717976B1 (ko) | 의사 프로덕트 코드 엔코딩 및 디코딩 장치 및 방법 | |
| JPH03242027A (ja) | インターリーブを付加した並列誤り訂正方式 | |
| JPS6322736B2 (ja) | ||
| JP2609475B2 (ja) | 誤り訂正符号の符号器および復号器ならびにこの復合器を用いた復号方法 | |
| JPH0628343B2 (ja) | 積符号の復号方法 | |
| JP2763413B2 (ja) | 誤り訂正符号の符号器ならびに符号化方法およびその復号器ならびに復号方法 | |
| JPS61232726A (ja) | 誤り訂正装置 | |
| JPS6133022A (ja) | 符号処理装置 | |
| JPH0258815B2 (ja) | ||
| KR890007346Y1 (ko) | 리드-솔로몬 부호의 2개의 에러정정을 위한 복호기 |