SU849309A1 - Запоминающее устройство матричного типаС САМОКОНТРОлЕМ - Google Patents

Description

. (54)ЗАПОМ1ШАЩЕЕ УСТРОЙСТВО МАТРИЧНОГО TI-fflA С САМОКОНТРОЛЕМ Изобре тение относитс , к области запоминающих устройств. Известно запоминающее устройство матричного ,типа, содержащее на копитель, дешифраторы строк и столбц блок считывани , элемент И, шинь записи , разрешени  записи и управлени  Недостатком этого устройства  вл етс  то, что его работоспособность нарушаетс  при отказах и сбо х элементов пам ти накопител . Наиболее близким тёкютческим решением к изобретению  вл етс  запоминающее устройство, содержащее нако питель, дешифраторы адреса столбцов и строки, блоки считывани , кодирова и контрол , первый и второй блоки ко рекции, первый сумматор по модулю два, шины записи, разрешени  записи и управлени  2, Однако это устройство характеризуетс  низкой надежностью из-за кор рекции только однократных ошибок в каждой строке накопител . ,. Цель изобретени  - повьшгение надежности устройства за счет исправлени  двухкратных ошибок в каждой строке накопител .х Поставленна  цель достигаетс  тем, что в запоминающее устройство матричного типа с самоконтролем, содержащее накопитель, дешифратор столбцов, дешифратор , блок кодировани , первый и второй блоки коррекции, блок контрол , -первый сумматор,блок считывани , перовую tpynny элементов И и шины записи, разрешени  записи и управлени , причем числовые шинЫ накогштел  соединены с выходами дешифратора строк, выходные шины - со входами блока считывани  и блока контрол , выходы которого соединены с одними из входов первого блока коррекции , другие входы которого соединены с выходами блока кодировани , выходы дешифратора столбцов подключе11ы к входам блока кодировани  и управл юи  м входам блока считывани ,выкод которого и выход первого блока коррекции соединены со входами первогр сумматора, одни из входов второго блока коррекции подключены соответственно к выходам блока кодировани , пшне разрешени  записи, шине управлени  и выходу первого сумматора, разр дные шины накопител  подключены к выходам второго блока коррекции и эле ментов И первой группы, одни из входов которых соединены с шиной разрешени  записи и шиной управлени  введены второй, третий и четвертый сумматоры., триггер, первый, второй и третий элементы И, элемент ИЛИ, элемент НЕ, группу триггеров, группу.сум маторов, вторзпо группу элементов И и группу элементов ИЛИ, причем входы второго сумматора соединены с шиной записи, одними из входов триггера и выходом третьего сумматора, выход вто рого сумматора соединен с первым входом третьего элемента И, входы чет вертого сумматора соединены с выходами первого и третьего сумматоров, входы третьего сумматора подключены соответственно к одной из выходных ши накопител  и выходу первого элемента И, входы которого соединены с выходами блока контрол  и входами элемента ИЛИ, выход которого соединен с пер вьм входом второго элемента И, второй вход которого подключен к выходу триг гера и первым входам сумматоров группы , управл юшде и информационные входы триггеров группы соединены соответ ственно с шиной разрешетг  записи, другим входом триггера, разр дньп-ш шинами накопител  и выходами элементов И второй группы, выходы триггеров соединены соответственно со вторыми входами сумматоров группы, выходы которых подключены к первым входам элементов И второй группы,вторые входы которых соединены с выходом второго элемента И, другие входы вто рого блока коррекции подключены соответственно к выходу элемента НЕ и второму входу третьего элемента И, к одному из выходов дешифратора столбцов и первым входам, элементов ИЛИ группы, вторые входы кото рых соединены с другими выходами дешифратора столбцов, другие входы эле ментов И первой группы подключены соответственно к выходу третьего элемента И, выходам элементов ИЛИ группы, к одному из выходов дешифра94 тора столбцов и входу элемента НЕ, а выход четвертого сумматора  вл етс  выходом устройства. На фиг. 1 изображена функциональна  схема устройства; на фиг. 2 схема выполнени  второго блока коррекции . Предлагаемое устройство содержит иг. 1)накопитель 10,соединенный числовыми шинами 2 с выходами дешифратора 3 строк. Выходные шины 4 накопител  соединены с входами блоков считывани  5 и контрол  6. Выходы блоков считывани  5 и контрол  6 подключены соответственно к первому входу первого сумматора 7 и входам первого блока 8 коррекции, входам первого элемента И 9 и элемента ИЛИ 10. Выход первого 8 коррекции соединен со вторым входом первого сумматора 7. Управл ющие входы 11 блока 5 считывани  соединены с одними из входов дешифратора 12 столбцов, входами блока 13 кодировани . Устройство также содержит группу элементов ИЛИ 14, первую группу элементов И 15, имeюarJИx выходы 16, второй блок 17 коррекции,элемент НЕ 18, имёюшдй выход 19,второй элемент И 20, второй сумматор 21, имеюшлй выход 22, шину 23 управлени , шину 24 разрешени  записи, триггер 25, группу триггеров 26, шину 27 записи , третий 28 и четвертый 29 сумматоры , имеющие соответственно выходы 30 и 31. Блок 17 коррекции н элементы И 15 имеют соответственно выходы 32 и 33. Устройство также содержит вторую группу элементов И 34, группу сумматоров 35, третий элемент И 36.. Все перечисленные выше сумматоры 7, 21,28,19 и 35  вл ютс  сумматорами по модулю два. Входы сумматора 21 соединены с шиной 27, одними из входов триггера 25 и выходом 30 сумматора 28. Выход сумматора 21 соединен с первым входом элемента И 36. Входы сумматора 29 соединены с выходами сумматоров 7 и 28, входы сумматора 28 подключены соответственно к одной из выходных шин 37 накопител  1 и выходу элемента И 9. Выход элемента ИЛИ 10 соединен с первым входом элемента,И 20, второй вход которого подключен к выходу триггера 25 и первым входам сумматоров 35. Управл ющие н информа5 ционные входы триггеров 26 соединены соответственно с шиной 24 другим вхрдом триггера 25, разр дными шина ми 38 накопител  1 и выходами элементов И 34. Выходы триггеров 26 сое иены соответственно со вторыми входами сумматоров. 35, выходы которых подключень к первым входам элементов И 35, вторые входы которых соединены с выходом второго элемента И 20. . Одни .из входов блока 17 подключены; соответственно к выходам блока 13, шинам 23 и 24. Другие входы блока 17 подключены соответственно к выход элемента НЕ 18 и второму входу элемента И 36, к одному из выходов дешифратора 12 и первым входам элементов ИЛИ 11, вторые входы.которых сое динены с другими выходами дешифратора 12. Одни из входов элементов И 15 соединены с шинами 23 и 24, другие соответственно с выходом элемента И 36, выходами элементов ИЛИ 14, с одним из выходов дешифратора 12 и вх дом элемента НЕ 18, выход 31 сумматора 29  вл етс  выходом устройства. Второй блок коррекции 17 (фиг. 2) содержит группу триггеров 39, первый элемент НЕ 40, группу сумматоров 41, первый элемент И 42, элемент ИЛИ 43,сумматор по. модулю два 44,триггер 45, второй элемент НЕ 46, первую 47 и вторую 48 группы элементов И. Устройство работает следующим образом . При первоначальном включении источника питани (на фиг.1 не показан) элементы пам ти накопител  1 устанавливаютс  в нулевое состо ние. Дл  этого на шины 23, 24, 27 подаютс  соответственно сигналы управлени , разрешени  записи и записи. При этом . на вход дешифратора 12 столбцов подают код адреса, соответствующий опросу К-го разр да накопител , а на вход дешифратора 3 строк - код адреса соответствующий опросу первой строки . На выходе дешифратора 12 по вл ет с  единичный сигнал, который формирует на всех выходах блока 13 единичные сигналы и, проход  через элементы ИЛИ 14 и элемент НЕ 18, открывает элементы И 15, 42 и 48. Одновременно этот сигнал, инвертиру сь на элементе НЕ 18, устанавливает на выходах элементов И 20 и 46 нулевые сигналы, которые записьтаютс  дл  хранени  в первую строку накопител  и : 9 ,6 в триггеры 26. Сигнал с шины 24 снимаетс , в результате чего прекращаетс  запись информации и производитс  контрольное считывание информации, хранимой в первой строке. При этом с выхода триггера 25 поступает единичный сигнал на вход элемента И 20, а блок 6 контрол  вычисл ет контрольные соотношени  кода Хемминга.Результатом вычислени   вл етс  проверочный вектор (синдром S), который равен нулю при отсутствии однократньк и двукратных ошибок в опрашиваемой строке накопител  1 и не равен нулю - в противном слзгчае. Если сивдром не равен нулю () то с выхода элемента 10 поступает единичный сигнал, который открывает элементы И 36 и 34 и.инвертированна  на сумматорах 35 информаци  записьгеает с  повторно в первую- строку накопител . Таким образом, если в первой строке хранитс  слово, состо щее из 111 ..1, то сидром , если же . ВОЗМОЖНО наличие дефектного элемента пам ти, наход щегос  в нулевом состо нии, то S О и информаци  о том, что слово инвертировано, хранитс  в к-ом разр де накопител . Если синдром , то инвертировани  хра1шмой информации не происходит , так как на выходе элемента ИЛИ 10 - нулевой сигнал, который держит закрытыми элементы И 38 и . Рассмотрим теперь запись и считывание информац1Ш. При записи информациил первона- . ально происходит контрольное считы- ание, в результате чего на сумматоре 7 корректируетс  сигнал с опрашиваемого разр да, а затем производитс  запись информации в основной и проерочные разр ды (если опрашиваеый элемент пам ти измен ет свое осто ние. Одновременно с записью той информации происходит запись нформации о состо нии элементов ам ти опрашиваемой строки в триггера 6. После сн ти  сигнала с шины 24 разрешени  записи, производитс  второе контрольное считывание. При этом, если синдром , то хранимое в триггерах 26 слово не записьгоаетс  инвертированным вновь в опрашиваемую строку накопител  1. В противном случае, т.е. когца ФО, хранимое в триггерах 26 слово инвертируетс  на сз мматорах 35 и в таком виде перезаписываетс  в опрашиваемую строку.

Рассмотрим некоторые возможные случаи такого инвертировани .

1. До записи информации синд j ром . Это говорит о том, что в слове , не было дефелутных элементов пам ти , или что записываема  инфор маци  была согласована с состо нием дефектных элементов пам ти благодар  ю входному инвертированию на сумматоре 21 исправленным на сумматоре 28 сигналом с к-го разр да накопител  1 (элемент И. 9 служит дл  вьщелени  сиродрома к-го разр да). После записи is

информации в опрапмв емый элемент пам ти и в проверочные разр ды вто-

рого контрольного считывани , когда синдром &°;t О, инвертирование хранимой информации позвол ет согласовать 20 записываемую информацию и при отсут- ствии второго дефектного элемента пам ти синдром становитс  равным

нулю S 0, в противном случае ,

и определ ет позицию этой ошибки. 25

2. До записи информации . Это говорит о том, что в слове имеетс  один дефектный элемент пам ти, состо ние которого не совпадает с записываемой дл  хранени  информацией. зо После записи информации синдром вновь не равен нулю ° 0. Это говорит о том,ЧТО обращение произошло или к исправному элементу пам ти (а), или к дефектному элементу пам ти(состо - 35 ние которого не совпадает с той же хранимой информацией(б), или ко второму дефектному элементу лам ти, состо ние которого до этого совпадало с хранимой информацией)с несовпадающей 40 информацией(в). При этом, инвертирование позвол ет в случае (а) и (.6 согласовать записываемую дл  хранеиги  информацию с состо нием дефектного элемента, хот  при этом может про- 45 изойти несогласование второго дефекта , на что указывает неравенство . нулю синдрома .

В случае (ё)инвертирование позвол ет согласовать оба дефекта, в результате 50 чего .

При считывавши, как и в предыдущем случае, инвертирование считьшаемой информации на су1-1маторах 7 и 29 составл ет правильной хранимую информацию. 55

Таким образом, повышаетс  обща  надежность хранени  и воспроизведени  информации. При этом число проверочных разр дов меньше, чем при использовании кодов с кодовым рассто нием, например (, направл ющих двойные ошибки и, кроме того, построение схем контрол  реализуетс  сравнительно простыми средствами.

Claims (2)

1. Формула изобретени 

   Запоминающее устройство матричного типа с самоконтролем, содержащее накопитель , дешифратор столбцов, дешифратор строк, блок кодировани , первый и второй блоки коррекции, блок контрол , первый сумматор, блок считыва1ш , первую группу элементов И и ишны записи, разрешени  записи и управлени , причем числовые шины накопител  соединены с выходами дешифратора строк, выходные шины - со входами блока считывани  и блока контро.л , вьгходы которого соединены с од- 1шми из входов первого блока коррекции , другие входы которого соединены с выходами блока кодировани , выходы дешифратора столбцов подключены ко входам блока кодировани  и управл ющим входамблока считывани , выход которого и выход первого блока коррекции соединены со входами первого сумматора, одни из входов второго блока коррекции подключены соответст венно к выходам блока кодировани , шине разрешени  записи, шине управлени  и выходу первого сумматора, разр дные шины накопител  подключены к выходам второго блока.коррекции и элементов И первой группы, одни из входов которых соединены с шиной разрешени  записи и шиной правлени ,, отличающеес  тем, что, с целью повьш1ени  надежности устройства , оно содержит второй, третий и четвертый сумматоры, триггер, первый, второй и третий элементы И, элемент ИЛИ, элемент НЕ, группу триггеров , группу сумматоров, вторую группу элементов И и группу элементов ИЛ1-1, причем входы второго сумматора соединены с шиной записи, из входов триггера и выходом третьего сумматора, выход второго сумматора соединен с первым входом третьего элемента И, входы четвертого сумматора соединены с выходами .первого и третьего сумматоров, входы третьего сумматора подключены соответственно к одной из выходных шин накопител  и выходу первого элемента И, входы которого соединены с -выходами блока контрол  и входами элемента ИЛИ, выход которого соединен с первым входом второго элемента И, второй вход которого подкл чен к выходу триггера и первым входам сумматоров группы, управл ющие и информационные входы триггеров группы соединены соответственно с шиной разрешени  записи, другим вхо дом триггера, разр дьшми шинами накопител  и выходами элементов И вто рой группы, выходы триггеров соединены соответственно со вторьми входами сумматоров группы, выходы кото рых подключены к первым входам элементов И второй грзшпы, вторые вхо ды которых соединены с выходом второго элемента И, другие входы втор го блока коррекции подключены соот910 ветственно к выходу элемента НЕ и второму входу третьего элемента И, к одному из выходов дешифратора столбцов и первым входам элементов ИЛИ ГРЗШПЫ, вторые входы которых соединены с другими выходами дешифратора столбцов, дру15ие ходы элементов И первой группы Подключены соответственно к выходу третьего элемента И, выходам элементов ИЛИ группы , к одному из выходов дешифратора столбцов и входу элемента НЕ, а выход четвертого сумматора  вл етс  выходом устройства, Источники информации, прин тые во внимание при экспертизе 1. Микроэлектроника. Сб. статей. Под ред. Лукина Ф. А. М., вып. 5, Советское радио, 1972, с. 128-150.
2. 2. Авторское свидетельство СССР № 598118, кл. в 11 С 11/00, 1975 (прототип).

   Фиг. 2