SU926726A1 - Запоминающее устройство с автономным контролем - Google Patents

Description

(5) ЗАПОМИНАЮЩЕЕ УСТРОЙСТВО С АВТОНОМНЫМ

I

Изобретение относитс  к вычислительной технике и может быть использовано при создании систем пам ти на базе интегральных запоминающих устройств.

Известно запоминающее устройство, в котором дл  автоматического исправлени  ошибок, возникающих в процессе хранени , подлежащие хранению данные кодируютс  с помощью кодов, исправл ющих ошибки. При э.том в устройство ввод тс  избыточные разр ды, кодирующее и декодирующее устройстве tn.

Однако в запоминающих устройствах подобного типа число контрольных разр дов, необходимых дл  исправлени  некоторого заданного числа ошибок в слове, великЬ и высока сложность кодирующих и декодирующих устройств .

Наиболее близким к предлагаемому  вл етс  запоминающее устройство с КОНТРОЛЕМ

Claims (2)

1. авт.онрмным контролем, содержащее накопитель, одни входы которого сое-: динены с выходами адресного блока, другие - с выходами входного регистра и первыми входами сумматоров по модулю два первой группы, вторые входы которых соединены с выходами накопител  и входами блока коррекции информации, выходы,которого соединены с первыми входами сумматоров по модулю два второй группы, вторые входы которых соединены с соответствующими выходами накопител , выходы сумматоров по модулю два первой группы соединены со входами блока определени  кратности ошибок, выходы которого соединены со входами первой группы входного регистра, входы второй группы которого соединены с Jlинaми записи информации и входами блока кодировани , а входы третьей группы входного регистра соединены с выходами блока кодировани , выходной регистр Г2}. в известном запоминающем устройстве входное слово записываетс  в накопитель, считываетс  и сравниваетс  со входной информацией, хранимой во входном регистре. При обнаружении несогласованных со входной информацией ошибок входное слово инвертируетс  и вновь записываетс  в накопитель, считываетс  и сравниваетс  с инвертированной информацией , хранимой во входном регистре . При этом обнаруживаютс  сог ласованные со входной информацией ошибки. По информации о согласованных и несогласованных ошибках кодирующий блок формирует на входы первой группы входного кодовое слово аддитивного кода дл  исправлени  дефектов, и входна  информаци , согласованна  с отказами элементов пам ти, помещаетс  в накопитель. Таким образом, -в запоминающем устройстве дл  исправлени  двух и более ошибок в каждом слове накопител  происходит трехкра на  запись информации в накопитель и двухкратное считывание. Цель изобретени  - повышение быстродействи  устройства. Поставленна  цель достигаетс  тем, что выход одного из сумматоров по модулю два второй группы соединен со входами первой группы выходного регистра, входы второй группы которого соединены с выходами други сумматоров по модулю два второй группы, соответствующий вход входного регистра соединен с соответствующим входом блока кодировани  и шиной записи нул . На чертеже представлена блок-схе ма запоминающего устройства. Запоминающее устройство содержит адресный блок 1, соединенный адресными шинами 2 с накопителем 3. Входы накопител  соединены с выходами входного регистра 5 входы второй группы которого соединены с шин ми 6 записи информации и первыми входами блока 7 кодировани . Соотве ствующий вход 8 входного регистра соединен с шиной записи нул  и соот ветствующим входом блока кодировани . Входы 9 третьей группы входного регистра соединены с выходами бло ка кодировани . Выходы 10 накопител соединены со входами блока 11 корре ции информации, вторыми входами сум маторов 12 по модулю два первой гру пы и вторыми входами сумматоров 13 по модулю Мва второй группы. Первые входы сумматоров по модулю первой группы соединены с выходами, входного регистра 5. Выходы сумматоров первой группы соединены со входами блока определени  кратности ошибки , выход 15 которогб соединен со входами первой группы входного регистра . Первые входы сумматоров второй группы соединены ,с выходами 16 блока 11 коррекции информации. Выходы 17 второй группы сумматоров 13 соединены со входами 18 второй группы выходного регистра. Входы 19 пер-, вой группы выходного регистра соединены с выходом одного из сумматоров второй группы. Выходы 20 выходного регистра  вл ютс  выходами устройства . Выполнение блоков 7 кодировани  и коррекции информации хорошо известно . Блок 14 определени  кратности ошибок может представл ть собой, например, комбинационный двоичный и дешифратор числа. В режиме записи информации устройство работает следующим образом. Двоичное кодовое слово х (х,. XQ, .. . , Худ), X ,- 0,1, КЧ п длины п, первые (k - 1) разр дов которого  вл ютс  информационными, а последние (п -k) - контрольными, через соответствующие входы 6 и 9 помещаетс  во входной регистр 5. В k-ый разр д входного числа по шине записи нул  8 записываетс  нуль. Контрольные (п - k) разр ды вычисл ютс  по k разр дам, в соответствии с примен емым кодом, исправл ющим t д (d - 1)/2 ошибок, где d - кодовое рассто ние. Из входного ре- гистра 5 слово х через входы 4 переписываетс  в накопитель 3 по адресу , поступакщему через шины 2 из адресного блока 1. Затем осуществл етс  контрольное считывание слова х из накопител  3. Считанное слово X (х,, XQ, ,. . , x|i, х- 0,1,1 с выходов 10 накопител  поступает на первые входы сумматоров 12 первой группы, на вторые входы которых поступает информаци  с выходов входного регистра 5. На выходах сумматоров 12 происходит формирование вектора несог ласованных ошибок е х @ х (х,®х,, xjj,... , ©xli), где знак ® означает сложение по модулю два. Вектор е поступает в блок }Ц определени  кратности ошибок , где происходит определение числа несогласованных с входной информацией отказов в опрашиваемой  чейке . Если е О, цикл записи заканчиваетс . Если е О, в блоке f. определ етс  кратность несогласованных ошибок, т.е. число разр дов t, в которых информаци , считанна  с  чей ки, не совпадает с информацией, записанной в эту  чейку. Такие ошибки называютс  несогласованными, В этой же  чейке могут быть и согласо ванные отказы tr2, когда записываема  дл  хранени  информаци  совпадает с состо нием отказавших  чеек. Обозначим через t t + tn общее число отказавших элементов пам ти в опрашиваемой  чейке. При записи информации возможны два случа : J Г1 I t где - округление до целого числа в меньшую сторону. Например, при 1-5 -Ь . I В случа§ I Цикл записи заканчиваетс ,так как код выбираетс  так,что может исправл ть t „ ° бок. В случае К блок 1 вырабатывае единичный сигнал, который поступает на выходы 15 входного регистра 5. В результате в последнем оказываетс  кодовое слово Y , отличающеес  от исходного кодового слова во всех компонентах (V называетс  инверсным кодовым словом). Факт инверсии обоз начаетс  записью единичного сигнала в k-ый разр д входного регистра 5. Кодовое слово V помещаетс  в накопитель 3 на место кодового слова х. Дл  того,чтобы слово Ч было кодовым , необходимо, чтобы используемый код с to (d - 1)/2 содержал слово , состо щее из одних единиц, или в порождакицей матрице линейного кода в приведенно-ступенчатом виде все столбцы имели нечетное число единиц). В результате инвертировани  снова согласованные Ошибки станов тс  несогласованными и наоборот но число несогласованных ошибок мен 4-. т.е. возникает слу ше, чем чай 1 и примен емый код может ис-править это число ошибок. Таким образом , например, примен   код с d з можно исправить три ошибки, а кодом с d 7 - семь ошибок. В режиме считывани  информации из  чейки накопител  3 считываема  информаци  поступает на вход блока 11 коррекции информации и на вторые входы сумматоров 13 второй группы. Блок 11 вырабатывает кoppeктиf yюuvиe сигналы в соответствии с вычисленным и дешифрированным синдромом ошибок, которые, поступа  на первые входы сумматоров 13 второй группы, производ т исправление несогласованных ошибок. Если производитс  инверси  записываемого слова, то на входы 19 выходного регистра 18 поступает единичный сигнал,и на выходе 20 выходного регистра восстанавливаетс  правильна  входна  информаци . По сним выше сказанное с использованием корректирующего кода с «(««З и исправлением п ти отказов в слове ( t 5;. Возможные случаи по влени  п ти отказов.в  чейку (если количество отказов меньше п ти, то их коррекци  производитс  аналогично одному иЗ нижеперечисленных случаев : а)все ошибки согласованные ( 5 т.е. состо ни  отказавших элементов пам ти совпадают с записываемой информацией; б)все о|||ибки несогласованные (tn 5), состо ни  отказавших элементов п.ам ти не совпадают с записываемой информацией;. в)одна ошибка согласованна , четыре несогласованные (t(j 1, t q ) . г)две ошибки согласованные, три несогласованные (tij 2, t 3); д)три ошибки согласованные, две несогласованные (t 3, 2); е)четыре ошибки согласованные, од Не несогласованна  . ) Рассмотрим процесс хранени  информации в каждом из случаев а - е. В случае Q информаци , хранима  в отказавших элементах пам ти, совпадает с состо нием этих элементов, и блок Il определени  кратности ошибок не указывает на наличие ошибок в хранимом слове. В случае Б при контрольном считывании в режиме записи блок Il обнаруживает ошибки и по вектору ошибок 7 e устанавливает, что несогласованных ошибок больше, чем согласованных . На выходе блока И по вл етс  единичный сигнал, который, поступив на выходы 15 входного регистра 5, инвертирует кодовое слово х в кодовое слово V , которое вновь помещаетс  в нaкoпf1тeль. При этом несогласованные ошибки станов тс  согласованными. Считывание ин формации происходит аналогично, случаю О, но хранима  информаци  инвертируетс  на обратную на выходном регистре 18 единичным сигналом с k -го разр да. В случае ft запись информации осу ществл етс  так же, как и в б. При этом одна согласованна  ошибка (t(j 1) становитс  несогласованной и при считывании происходит исправление этой ошибки сигналом с блока 11 на сумматорах 13 {код исправл ет одиночные и двойные ошибки, так как d 5 с последующим инвертированием скорректированного слова сигна лом с выхода К-го разр да. В случае t процесс записи-считывани  информации аналогичен случаю 6, но при считывании код с d 5 исправл ет уже ошибку кратности два. В случае 3 процесс записи-считывани  информации аналогичен случаю 1., но при записи и считывании не происходит инвертировани . В случае & процесс записи-считывани  аналогичен случаю Э, но блок 11 коррекции информации корректирует одну несогласованную ошибку. , Таким образом, предлагаемое устройство выполн ет те же функции, что и известное, но быст1эодействие предлагаемого устройства в режиме записи выше на рдин цикл записисчитывани . В предлагаемом устройстве требуетс  максимум два цикла записи и один цикл считывани  в режиме записи информации, тогда как в известном устройстве необходимо три цикла записи и два цикла считыв ни  в режиме записи. 8 .Формула изобретени  Запоминающее устройство с автономным контролем, содержащее накопитель , одни входы которого соединены с выходами адресного блока, другиес выходами входного регистра и первыми входами сумматоров по модулю два первой группы, вторые входы которых соединены с выходами накопител  и входами блока коррекции информации , выходы которого соединены с первыми входами сумматоров по модулю два второй группы, вторые входы которых соединены с соответствующими выходами накопител , выходы сумматоров по модулю два первой группы соединены со входами блока определени  кратности ошибок, выходы которого соединены со входами первой группы входного регистра, входы второй группы которого соединены с шинами записи информации и входами блока кодировани , а входы третьей группы входного регистра соединены с выходами блока кодировани , выходной регистр, отличающее-, с   тем, что, с целью повышени  быстродействи  устройства, выход одного из сумматоров по модулю два второй группы соединен со входами первой группы выходного регистра, входы второй группы которого соединены с выходами других сумматоров ПО модулю два второй группы, соответствующий вход входного регистра соединен с соответствующим входом блока кодировани  и шиной записи нул . Источники информации, прин тые во внимание при экспертизе 1. Самофалов К.Г. и др. Структур но-логические методы повышени  надежности запоминающих устройств. М., Машиностроение,. 1976, с. 152.
2. 2. Авторское свидетельство СССР ff 556501, кл. Q 11 С 29/00,1977 (прототип ).

   1

   .926726

   6

   о о

   On

   ч

   e10

   ч Iff

   tw t - t.

   /cf

   Ш

   10

   1S

   Ob

   19

   Ы