SU955212A2 - Запоминающее устройство с самоконтролем - Google Patents

Description

Изобретение относится к запоминающим устройствам.

По основному авт. св. № 645208 известно запоминающее устройство с самоконтролем,·· содержащее накопитель, подключенный к регистру адреса и регистру слова, соединенного с блоком контроля и блоком кодирования, блок управления, регистр отказов и элементы И, входы которых подключены к выходам регистра слова и блока управления, а выходы - к выходам устройства, входы регистра отказов соединены с выходами блока управления, а выходы с входами регистра слова [1]. 1

Недостатком этого устройства является низкое быстродействие при исправлении ошибок в считанных словах. Действительно, при обнаружении ошибки вы-j полняетая последовательная инверсия разрядов считанного слова с проверкой результата каждой инверсии. При этом закон последовательности инвертирова-. ния не определен и, в случае обнару- _ жения любой ошибки, инвертирование ^{1 2} начинается одинаково, например с младших разрядов считанного числа, т.е. без учета коррекции ошибок. Вполне очевидно, что время исправления ошибок при этом велико.

Цель изобретения - повышение быстродействия устройства путем сохранения некоторой информации о предыдущих ошибках.

Поставленная цель достигается тем, что в запоминающее устройство с самоконтролем введены дополнительный регистр и дополнительные элементы И, одни из входов которых подключены к ₍ выходам регистра отказов, выходы соединены с входами дополнительного регистра, а выходы дополнительйого регистра и другие входы дополнительных элементов И являются соответственно управляющими выходами и входами.

На чертеже представлена схема предлагаемого устройства.

Устройство содержит накопитель 1, в состав которого входят адресный 2 и разрядный 3 блоки. Устройство содержит также регистр 4 адреса, регистр 5 слова, регистр 6 отказов, блок 7 кодирования, элементы И. 8, блок 9 контроля, блок 10 управления, дополнительные элементы И 11 и дополнительный регистр 12.

Устройство работает следующим образом.

В режиме записи на регистр 4 поступает код адреса ячейки, в которую нс обходимо записать слово, поступающее на вход блока 7. В блоке 7 формируются контрольные разряды для обнаружения отказов j + 1 кратности,·где j некоторое целое число. Информационные и контрольные разряды слова с выходов 5 блока 7 поступают в регистр 5. На , блок 10 подается код операции записи'. По сигналу с выхода блока 10 код слова из регистра 5 поступает на входы разрядного блока 3 накопителя 1 и Ю записывается по адресу, поступающему из регистра 4 .на адресный, блок 2·.

В режиме считывания на регистр 4 подается адрес ячейки, информацию из которой необходимо считать. По 15 сигналу от блока 10 код адреса поступает на входа адресного блока 2 и с выходов разрядного блока 3 накопителя 1 считанный код слова поступает на регистр 5. Считанный код подается 20 на вход блока 9, который обнаруживает отказы кратности 1, 2, 3, д' +1. При этом для каждой кратности отказа блок 9 имеет отдельный выход.

В случае, когда нет отказов, на 2^е всех выходах блока 9 имеются сигналы, равные логическим нулям, и блок 10 формирует сигнал, по которому элементы И 8 открываются, и код считанного слова поступает на выход устройства.

В случае, когда в коде слова есть отказ i-рй кратности, где 1 У i у то на выходах блока 9, соответствующих однократному, двукратному и т.д._ог i-кратному отказам, появляются сиг- ^Jналы, соответствующие, логической единице. При наличии единичного сигнала, хотя бы на одном из выходов блока 9, блок 10 форь&рует сигнал записи единицы, например, в младшем разряде 4С регистра б и запрещает выдачу считанного слова на выход устройства. По сигналу блока 10 единица записывается, в младшйй разряд регистра 6, после чего следует операция суммирования4ί по модулю два кодов в регистре 5 и регистре б. Для выполнения этой операции с выхода блока 10 поступает сигнал на регистр 6, и содержимое этого регистра, имеющее единицу в младшем разряде, поступает на счетные входы регистра 5.

В случае, если имеет’ место отказ в младшем разряде, то выход i-ой кратности отказа блока’ 9 изменит свое значение, т.е. станет равным логическому нулю. Следовательно, отказ g считанном слове после первого суммирования по модулю два будет (i-1)-ой кратности.

Если кратность отказа уменьшилась на единицу (соответственно число логических единиц на выходе блока 9 стало на единицу меньше), то по сигналу блока 10 информация в регистре б сдвигается на один разряд и снова выполняется операция суммирования по модулю два. Кроме того, блок 10 формирует сигнал, по которому через элементы И 11 в младший разряд регистра 12 записывается единица. В случае, когда после суммирования кратность отказа увеличивается, то и число логических единиц на выходе блока 9 увеличивается на единицу. Для восстановления исхсрдного состояния значения этого разряда необходимо снова просуммировать по модулю два содержимое регистров 5 и 6, после чего выполнять сдвиг в регистре 6. При этом в регистр 12 информация не заносится. Операция суммирования по модулю два и сдвиг выполняются до тех пор, пока из блока 9 не поступят на блок 10 все сигналы, равные логическому нулю. После этого регистр б обнуляется. В регистре 12 сохраняются единицы в тех разрядах, при изменении значений которых кратность отказов уменьшалась.

При появлении отказов в другом считываемом слове единица записывается по сигналу 10 первона.чально не в младший разряд регистра 6, а в разряд, соответствующий разряду регистра 12, хранящему единицу. Если таких разрядов в регистре 12 оказывается несколько, то блок 10 обеспечивает последовательное занесение единиц вначале в разряды регистра 6, соответствующие именно этим разрядам регистра 12, путем формирования сигналов сдвига на необходимое количество разрядов. Предполагается, что регистр 6 имеет цепь кольцевого сдвига. В том случае, когда суммирование по модулю два указанных разрядов регистра б и содержимого регистра 5 не обеспечивает исправление всех ошибок, блок 10 будет формировать сигналы, необходимые для последовательного занесения единиц в другие разряды регистра б с пропуском уже ранее суммировавшихся разрядов до исправления всех ошибок в слове.

Поскольку ошибки в одноименных разрядах различных слов составляют значительный процент от общего числа ошибок, особенно при наличии отказов в разрядной системе запоминающих устройств, предлагаемое устройство позволяет путем учета предыдущих отка-⁵⁵ зов уменьшить время исправления ошибок в указанных случаях и_г тем самым’, повысить быстродействие устройства.

Claims (1)

1. Авторское свидетельство СССР № 645208, кл. G 11 С 29/00, 1977 (прототип).