SU855738A1 - Запоминающее устройство с обнаружением одиночных ошибок - Google Patents

Description

(54) ЗАПОМИНАЮЩЕЕ УСТРОЙСТВО С ОБНАРУЖЕНИЕМ

1

Изобретение относитс  к вычислительной технике и может быть использовано при проектировании запомингиощих устройств повышенной надежности.

Известны запоминающие устройства с обнаружением одиночных етиибок,которые содержат блок свертки по модулю два, подключенный к регистрам, блок сравнени , подключенный к выходам триггеров контрольных разр дов регистров и к выходам блока свертки по модулю два, и блок преобразовани  контрольных разр дов til

Недостатком этого устройства . вл етс  низка  его надежность за счет введени  дополнительного оборудовани  в виде контрольных разр дов.

Наиболее близким по технической к изобретению  вл етс  запом«наю (цее устройство с обнаружением ошибки, содержащее регистр адреса, входной регистр числа с контрольным разр дом на нечетность (четность), дешифратор адреса, накопитель, схему проверки на четность, выходной регистр числа, усилители считывани  и блок управлени  С 2. .

Недостатком зтого устройства  вл .етс  низка  надежность за счет избыОДИНОЧНЫХ ОШИБОК

точного оборудовани , необходимого дл  запоминани  контрольных разр дов.

Цель изобретени  - повышение надежности .

5 -Поставленна  цель достигаетс 

тем, что в запоминающее устройство сабнаружением одиночных ошибок, содержащее адресный регистр, первые выходы которого подключены ко входам

адресного дешифратора, первый накопитель , адресные входы которого подключены к выходам адресного дешифратора , а его информационные входы  вл ютс  информационными входами

15 устройства, блок управлени , первый выход которого подключён к первому управл ющему входу первого накопител , и блок контрол , дополнительно введены второй накопитель, адресные входы которого подключены к выходам адресного дешифратора, инфор . мационные входы - к информационным входам первого накопител , а первый управл ющий вход - к первому выходу

25 блока управлени , формирователь

контрольного разр да, входы которого подключены к информационным входам первого накопител , первый элемент И, первый вход которого подключен к

30 выходу формировател  контрольного

разр да, а второй вход - к первому выходу блока управлени , второй элемент И, первый вход которого подключен ко второму выходу адресного регистра, а выход - к первому входу блока контрол , элемент ИЛИ, первый вход которого подключен к. выходу первого элемента И, а второй вход к выходу второго элемента И, а выход элемента ИЛИ подключен ко второму входу адресного дешифратора, группу элементов ИЛИ, первые входы которых подключены к выходам первого накопител , а вторые входы - к выходам второго накопител , выходы групп элементов ИЛИ подключены ко вторым входам блока контрол  и  вл ютс  выходами устройства, второй выход блока управлени  подключен ко второму входу второго элемента И и ко вторым управл ющим .входам первого и второго накопителей.

Блок-схема запоминающего устройства с обнаружением одиночных ошибок приведена на чертеже.

Запоминающее устройство с обнаружением одиночных ошибок содержит адресный регистр 1, входной регистр

2числа, подключенный к формировател

3контрольного разр да, адресный дешифратор 4,первый накопитель 5, второй накопитель б, блок 7 контрол  группу элементов ИЛИ 8, выходной регистр 9 числа, первый элемент

И 10, второй элемент И 11, элемент ИЛИ 12, блок 13 управлени , информационный выход 14.

Запоминающее устройство с обнаружением одиночных ошибок работает , следующим образом.

При записи информационное слово с входного регистра 2 числа поступае на формирователь 3 контрольного разр да , вырабатывающий старший разр д адреса, сигнал с которого через первый элемент И 10 и при наличии управл ющего сигнала записи с блока 13 управлени  и элемента ИЛИ 12 совместно с сигналами с младших разр дов адресного регистра 1поступает на вход адресного дешифратора 4, где вырабатываетс  сигнал записи информации с входного регистра 2 числа в накопители 5 и 6, а также на информационный выход 14 дл  формировани  полного адреса, необходимого при считывании информации.

Таким образом, в накопителе 5 содержатс  информационные слова tonbij p с четным, а в накопителе б ,с нечетным числом единиц что и  вл етс  предпосылкой обнаружени  одиночной ошибки без использовани  дополнительного контрольного разр да в информационном слове.

При считывании с адресного регистра 1 сигналы с младших разр дов адресного регистра 1 поступают непосредственно , а с старшего разр да

через второй элемент И 11 при-на;личии управл ющего сигнала считывани  с блока 13 управлени  и элемента ИЛИ 12 на входы адресного дешифратора 4, где вырабатываютс  сигналы считывани  информации с той части блока запоминани , котора  определ етс  старшим разр дом адреса. Считанна  информаци  через группу элементов ИЛИ 8 поступает на входы блока 7 контрол  совместно с сигналом с выхода второго элемента И 11, а также на выходной регистр 9 числа. Предлагаемое изобретение позвол ет обнаруживать одиночные ошибки « без использовани  дополнительного

5 контрольного разр да, что приводит к уменьшению оборудовани , а значит к повышению надежности устройства. Кроме того, снижаетс  стоимость запоминающего устройства.

Claims (2)

1. Формула изобретени 

   Запоминающее устройство с обнаружением одиночных ошибок, содержащее

   5 адресный регистр, первые выходы

   которого подключены к первым входам адресного дешифратора, первый накопитель , адресные входы которого подключены к выходам адресного дешифQ ратора, в его информационные входы  вл ютс  информационными входами устройства, блок управлени , первый выход которого подключен к первому управл ющему входу первого накопие тел , и блок контрол , о т л и ч аю щ е е.с fj«s тем, что, с целью повышени  надежности устройства, в него, введены второй накопитель, адресные входы которого подключены к выходам адресного дешифратора, информационные входы - к информационным, входам первого накопител , а первый управл ющий вход - к первому выходу блока управлени , формирователь контрольного разр да, входы которого подключены к информационным входам первого накопител , первый элемент И, первый вход которого подключен к выходу формировател  контрольного разр да, а второй вход - к первому

   0 выходу блока управлени , второй элемент И, первый вход которого подключен ко второму выходу адресного регистра, а выход - к первому входу блока контрол , элемент ИЛИ,

   е первый вход которого подключен к выходу первого элемента И, а второй вход - к выходу второго элемента И, а выход элемента ИЛИ подключен ко второму входу адресного дешифратора, группу элементов ИЛИ, первые входы

   0 которых подключены к выходам первого накопител , а вторые входы - к выходам второго накопител , выходы группы элементов ИЛИ подключены ко вторьш входам блока контрол  и  вл ютс  выходами устройства, второй выход блока управлени  подключен ко второму входу второго элемента И и ко вторым управл ющим входам первого и второго накопителей.

   Источники информации, прин тые во внимание при экспертизе

   li Авторское свидетельство СССР ( 333599, кл. G 11 С 29/00, 1972.
2. 2. Путинцев В.Д. Аппаратный контроль управл ющих цифровых вычислительных машин. М., Советское радио 1966 (прототип).