SU875470A1 - Запоминающее устройство с самоконтролем - Google Patents

Description

1

Изобретение относитс  к запоминающим устройствам и может быть использовано в Ka4edTBe основной и вспомогательной пам ти в вычислительных системах.

Известно запоминающее устройство, содержащее накопитель, блок управлени , кодовые регистры, блок декодировани , схему равенства кодов и позвол ет работать с теми  чейками накопител , которые дают отказ в одном и более разр дах 1.

Недостатком этого устройства  вл етс  невысокое быстродействие.

Наиболее близким техническим решением к данному изобретению  вл етс  згшоминающее устройство,с самоконтролем , содержащее накопитель, выход; которого через блок декодировани )с0единен со входом блока управлени , с первым и вторым регистрами чио1а, схему равенства кодов, у которой выход соединен со входом блока управлени , а входы - с выходами первого и второго регистров числа, причем выходы этих регистров через группу элементов ИЛИ подключены к выходной шине, к блоку декодировани , группу элементов И входы которой соединены с выходом блока упрайт

лени  и выходом второго регистра числа, блок управлени ,.выход кото , рого подключен ко входгий накопител , первого и второго регистров числа 2 .

Недостатками этого устройства  вл ютс  небольшое быстродействие и мсша  обнаруживающа  и ко зректирующа  способность, что снижает на10 дежность устройства.

Цель изобретени  - повышение feicTродействи  и надежности устройства.

Поставленна  цель достигаетс  тем, что в запоминающее устройство

15 с самоконтролем, содержащее накопитель , регистры числа, первую схему сравнени , блок коррекции, элементы ИЛИ и блок управлени , причем вход накопител  подключен к первому вы20 ходу первого регистра числа, первым входам элементов ИЛИ и входу блока коррекции в выход - к первому входу первого регистра числа и входу второго регистра числа, выходы бло25 ка коррекции соединены соответственно с первым входом первой схемы сравнени  и вторыми входами элементов ИЛИ, управл ющие входы Элементов ИЛИ и регистров числа подключены к одним из выходов блока управ30

ени , один из входов которого соеинек . с ныходом-первой схемы сравнени , введены дешифратор и втора  схема сравнени , входы которой подключены соответственно к первому выходу первого регистра числа и вы- ходу второго регистра числа, а выход соединен со вторым входом первой схекод сравнени , вход и выход дешифратора подключены соответственно ко второму выходу и второму входу пер- .вого регистра числа, управл ющий вход дешифратора и управл ю111ие выходы второй схемы сравнени  и дешифратора соединены соответственно с другими выходом и входами блока управлени .

На чертеже изображена функциональ- 5 на  схема запоминающего устройства с самоконтролем.

Устройство содержит накопитель 1, первый 2 и второй 3 регистры числа, дешифратор 4, первую 5 и вторую б20

схемы сравнени , осуществл ющие соответственно функции определени  равенства кодов и поразр дного сравнени  кодов, блок 7 коррекции,группу элементов ИЛИ 8, блок 9 управлени . 25 Входы 10 регистра 2 и выходы 11 элементов ИЛИ 8  вл етс  соответственно входами и выходами устройств. Два разр да в регистре 2 и в накопителе 1  вл ютс  маркерными. Вход накопи- ... тел  1 подключен к первому выходу регистра 2, первым входам элементов ИЛИ 8 и вхйду блока 7, а выход - к первому входу регистра 2 и входу регистра 3. Выходы блока 7 соедине- кы соответственно с первым входом

cxeNsi 5 сравнени  и вторыми входами элементов ИЛИ в. Управл ющие входы элементов ИЛИ 8 и регистров 2 и 3 подключены к одним из выходов блока 9, одаи из входов которого соединен 40 с выходом схекк 5 сравнени . Входы cxeivfiii 6 сравнени  подключены соответственно к первому выходу регистра 2 и выходу регистра 3, а выход соединен со вторым входом схемы 5

сравнени . Вход и выход  ешкфратора 4 подключены .соответственно ко второму выхода и второму входу регистра 2. Управл ющий вход дешифратора 4 и управл ющие выходы схегал сп 6 (равнени  и дешифратора 4 соедивены соответственно с другими -выходом и входами блока 9.

Устройство работает следующим образом.

(lycTb используетс  корректируюи|ий код мощности к , под которой подразумеваетс  способность корректирующего кода исправл ть оиибки от 1 до К .

Число, подлежащее записи в нако- 40 питель 1 и предварительно закодированное , поступает на первый регистр числа 2. В режиме контрольной записи код с первого регистра исла 2 записываетс  в накопитель 1 и счи- 5

тываетс  во второй регистр числа 3. Содержимое второго 3 и первого 2 регистров исла сравниваетс  в 6 сравнени . Если коды равны, в маркерные разр ды первого регистра числа 2 дешифратор 4 записывает 00 и 01 - в случае, если кратность ошибки не превышает К . Если же кратность ошибки больше К то в маркерные разр ды запишетс  код 10 . В первых двух случа х в накопитель 1 будет записан пр мой код подлежащего записи числа, а в третьем случае - обратный код, причем маркерные разр ды всегда записываютс  в пр мом коде. На этом процесс записи завершаетс .

При считывании информации из  чейки накопител  1, к которой происходит обращение, число поступает в первый регистр числа 2. Дешифратор 4 анализирует состо ние маркерных разр дов и если в них код 00 , содержимое первого регистра числа 2 через элементы ИЛИ 8 передаетс  на выходы 11 (это означает , что число не содержит ошибок

Если в маркерных разр дах - код 01, содержимое первого регистра числа 2 передаетс  в блок 7, где производитс  декодирование числа, в результате которого определ ютс  потери подлежащих коррекции разр дов , значени  этих разр дов корректируютс  и -блок 9 управлени  разрешает выдачу числа через элементы ИЛИ 8 на выходы 11 (это соответствует случаю,когда кратность ошибки не превышает К . Если в маркерных разр дах-код 10 , содержимое первого регистра числа с его инверсного выхода поступает в блок 7, где производитс  декодирование и коррекци  кода, кроме того, содержимое первого регистра 2 числа с его инверсного выхода записываетс  в ту же  чейку накопител  1, к которой происходит обращение, и считываетс  на второй регистр 3 числа. Содержимое первого регистра 2 числа и обратный код содержимого второго регистра 3 числа поступают в схему 6 сравнени , котора  поразр дно сравнивает эти коды. Номера разр дов, значение которых не совпадает ,  вл ютс  отказавшими. Таким -образом схема б сравнени  определ ет множество отказавших разр дов , которое поступает в схему 5 сравнени , куда поступаиот и номера с иибочных разр дов, определенные при декодировании в блоке 7. Если номера  вл ютс  подмножеством множества номеров отказавших разр дов, исправление произведено верно и бло 9 управлени  разрешит выдачу откорртированного кода с блока 7 на выходы 11, а в - случае отрицательного

.результата блок 9 управлени  выдает сигнал о неисправимой ошибке.

Таким образом,описанное устройство , при использовании корректирующего кода мощностью К , позвол ет исправл ть ошибки кратности 2 К + 1 и обнаруживать ошибки любой кратности.

Claims (2)

1.Авторское свидетельство СССР 443413, кл. G НС 29/00, 1972.

2.Авторское свидетельство СССР 8 433542, кл.С 11 С 29/00; 1972(прототип ) .

iti

««

т

п

Н8