SU452037A1 - Запоминающее устройство с автономным контролем - Google Patents

Description

1

Изобретение относитс  к области запоминающих устройств.

Известно запоминающее устройство с автономным контролем, содержащее регистр адреса, подключенный к накопител м, под- соединенным к регистру силы корректирующего кода и регистру кодового слова, блоки кодировани  и декодировани , подключенные к регистру силы корректирующего кода и к одному входу схемы сравнени , другой вход которой подсоединен к выходу схемь определени  кратности отказа , блоки схем ИЛИ, выходы которых подключены к входам одного из накопителей и блока декодировани  соответственно, и блок управлени .

Недостатком известного устройства  вл етс  больщое количество оборудовани .

Предлагаемое устройство отличаетс  от известного тем, что оно содержит блоки схем И и триггер, входы которого подключены к выходам блока декодировани  и блока управлени , а выходы - к управл ющим входам первого и второго блоков схем И, информационные входы которых соединены с пр мым и инверсным выходами

регистра кодового слова, а выходы - с входами первого блока схем ИЛИ, информационные входы третьего и четвертого блоков схем И подключены к одному выходу блока декодировани  и к инверсно- .му выходу регистра кодового слова, выходы - к выходной шине устройства и к оному из входов второго блока схем ИЛИ а вход схемы определени  кратности отказа подсоединен к другому выходу блока декодировани .

Это позвол ет упростить устройство и повысить надежность его работы.

На чертеже изображена блок-схема предложенного устройства.

Устройство содержит регистр адреса 1 имеющий информационный вход 2. Регистр 1 состоит из регистра 3 номера  чейки и регистра 4 номера страницы. Выход 5 регистра 1 соединен с накопителем 6, а выход 7 регистра 4 - с накопителем 8.

Накопитель 6 имеет страничную организацию и обладает емкостью р страниц. Емкость накопител  8 определ етс  количеством страниц накопител  6 и составл ет р  чеек.

Информационный вызюд 9 накопител  8 соединен с одним входом регистра 10 силы корректирующего кода, один из вызсодов которого св зан с информационным входом накопител  8.

Кодовый выход 11 накопител  6 соединен с входом регистра 12 кодового слова. Пр мой выход 13 регистра 12 подключен к информационному входу первого блока

схем И 14, инверсный выход 15 регист ра 12 - к информационному входу второго блока схем И 16, выходы блоков 14 и 16 подсоединены к входам первого блока схем ИЛИ 17, выход которого подключен к блоку декодировани  18.

Вьдход 19 блока 18 св зан с блоком управлени  2О, имеющим вход 21 и выход 22, к с одним из входов триггера 23, Выходы триггера 23 соединены с управл ющими входами блоков 14 и 16 соответственно .

Выход 24 блока 18 св зан с входом схемы 25 определени  кратности отказа, выход которой соединен с одним входом схемы сравнени  26. Выход схемы 26 св зан с блоком 2О и с другим входом регистра 10, выход которого соединен с другим входом схемы 26 и с входами блока 18 и блока кодировани  27.

Один из выходов блока 18 подключен к 1шформационному входу третьего блока И 28, выход которого подсоединен к выходной шине 29.

Входна  шина ЗО устройства соединена с информационным входом блока 27. Кодовый выход блока 27 св зан с одним входом второго блока схем ИЛИ 31, другой вход которого подключен к выходу четвертого блока схем И 32, информационный вход которого подключен к инверсному выходу 15 регистра 12. Выход блока 31 св зан с входом накопител  6. Выход блока 20 подключен к другому входу триггера 23.

Устройство работает следующим образом

Соответствующа  1л-й ( ) странице накопител Яб L-   чейка накопите л  8 настраиваетс  путем изменени  ее содержимого на код, сила которого опре- дел етс  максимальной кратностью имеющих место в  чейках 1-й страницы накопител  6 отказов (под силой YI- корректирующего кода подразумеваетс  его способность обнаруживать ощибки кратности от 1 до Лх включите/шно). Настройка  чейки на- копител  8 происходит следующим образом

В начале работы V-страницы накопител  6, когда отказы в  чейках этой страницы отсутствуют, -   чейка накопител  8 настраиваетс  на код, исправл юща  способность которого равна, на пример, . По мере накоплени  в  чейках й страницы накопител  6 возникающих в разные моменты времени отказов кратности, например. ( кратность имеющих место в некоторых из этих  чеек отказов может достигнуть величины /С . При этом сила используемого Г-й страницей накопител  6 корректирующего кода с помощью L-й  чейки накопител  8 устанавливаетс  равной )с +iS (при той же исправл ющей способности , равной С). В случае обнаружени  в какой-нибудь  чейке -й страницы накопител  6 отказа кратности С+- что возможно, когда в  чейке, содержащей JOкратный отказ, произойдет отказ кратности , 1-   чейка накопител  8 перестраиваетс  на код с силой lC-fJ2S , затем при обнаружении отказа кратности - . на код с силой и так далее до 4 i. Исправл юща  способность корректирующего кода все врем  остаетс  посто нной и равной t .

В исходном состо нии триггер 23 сигналом с блока 20 устанавливаетс  в состо ние О. Дл  обращени  к  чейке --й страницы накопител  6 адрес этой  чейки необходимо записать по входу 2 в регистр 1. При этом по адресу, записанному в ре- гистр-4, из i-и  чейки накопител  8 бу- дет считано слово, которое определ ет си- лу используемого I-и страницей накопител  6 корректирующего кода. Считанное из накопител  8 слово поступает в регистр 10, после чего блоки 18 и 27 настраиваютс  на используемый код.

При записи информационное слово по щине 30 поступает в блок 27, с выхода которого кодовое слово через блок схем ИЛИ 31 записываетс  в накопитель 6. При считывании кодовое слово из на- копител  6 поступает в регистр 12, а с пр мого выхода 13 регистра 12 через блок сзсем И 14 и блок схем ИЛИ 17в блок 18 (считывание кодового слова из накопител  6 и запись его в регисчр 12 могут быть совмещены во времени со считьгеанием слова из накопител  8 и записью его в регистр 10). Блок 18 декодирует кодовое слово, определ ет наличие или отсутствие неисправимой ошибки в нем, выдава  в соответствии с этим по выходу 19 сигнал в блок 20 и управл  

триггером 23, а также определ ет кратность имеющей место ошибки (исправимой или неисправимой), информаци  о чем поступает по выхэду 22 в схему 25 (в качестве схемы 25 может быть использо- ван, папример, накапливающий сумматорУ.

В случае отсутстви  неисправимой

ошибки триггер 23 остаетс  в состо нии

О. Информационное олово с выхода бло18 через блок схем И 28 поступает на

шину 29.

В случае наличи  неисправимой ошибки триггер 23 сигналом с выхода 19 блока 18 устанавливаетс  в состо ние j., подключа  инверсный выход 15 регистра 12. При этом информационное слово на шину 29 не поступает, а обратный код содержащегос  в регистре 12 кодового слова с Ш1версного выхода 15 через блок схем И 32, блок схем ИЛИ 31 записывае1 с  в ту же  чейку накопител  6. Далее записанное в накопителе 6 кодовое слово считываетс  и записываетс  в регистр 12 Обратный код нового содержимого регист ра 12 поступает с инверсного выхода 15 через блок схем И 16, блок схем ИЛИ 17 в блок 18. Блок 18 декодирует кодовое слово, выдава  через блок схем И 28 на щину 29 правильное информационное слово, и определ ет кратность возможно имеющей место (исправимой) ошибки, информаци  о которой поступает по выходу 24 в схему 25 и суммируетс  с прежним содержимым этой схемы.

По окончании считывани  (как при наличии , так и при отсутствии неисправимой ошибки) содержимое схемы 25, представл ющее собой величину кратности имеющего место в  чейке I-и страницы накопител  6 отказа, сравтваетс  схемой 26 с содержимым регистра 10.

Если схема 26 определит равенство кратности имеющего место отказа и силы используемого кода, вс  информаци  из (-й страницы накопител  6 выводитс , схема 26 обеспечивает перестройку регистра 1О и блоков 18 и 27 на код, си6

ла которого на S единиц выще силы предыдущего кода; далее осуществл етс  ввод информации в L-K) страницу накопител  6 и запись в -ю  чейку накопител  8 нового слова из регистра 10.

Если кратность.отказа не равна (меньше ) силе используемого --й страницей накопител  6 корректирующего кода, указанные операции (вывод информации из (/-и страницы. накопител  6, перестройка регистра 10 и блоков 18 и 27 и т. д.) не производ тс  и -  страница накопител  6. продолжает использовать прежний код.

Предмет и зоб

р е т е н и  

Запоминающее устройство с автономным контролем, содержащее регистр адреса, подключенный к накопител м, подсоединенным к регистру силы корректирующего кода и регистру кодового слова, блоки кодировани  и декодировани , подключенные к регистру силы корректирующего кода и к одному входу схемы сравнени , другой вход которой подсоединен к выходу схемы определени  кратности отказа, блоки схем ИЛИ, выходы которых подключены к входам одного из накопителей и блока декодировани , и блок управлени , отличающеес  тем, что, с целью упрощени  устройства и повышени  надежности его работы, оно содержит блоки схем И и триггер, входы которого подключены к выходам блока декодировани  и блока управлени , а выходы - к управл ющим входам первого и второго блоков схем И, информационные входы которых соеД1шены с пр мым и инверсным выходами регистра кодового слова, а выходы - с входами первого блока схем ИЛИ, информационные входы третьего и четвертого блоков схем И подключены к одному выходу блока

декодировани  и к инверсному выходу регистра кодового слова, выходы - к выходной шине устройства и к одному из входов второго блока схем ИЛИ, вход схемы определени  кратности отказа подсоединен к другому выходу блока декодировани .

ornZO J 9

от 2О от 2о J ffm2 2/1 22 от 20 -