SU443413A1 - Запоминающее устройство с автономным контролем - Google Patents

Запоминающее устройство с автономным контролем

Info

Publication number
SU443413A1
SU443413A1 SU1858240A SU1858240A SU443413A1 SU 443413 A1 SU443413 A1 SU 443413A1 SU 1858240 A SU1858240 A SU 1858240A SU 1858240 A SU1858240 A SU 1858240A SU 443413 A1 SU443413 A1 SU 443413A1
Authority
SU
USSR - Soviet Union
Prior art keywords
block
output
code
input
register
Prior art date
Application number
SU1858240A
Other languages
English (en)
Inventor
Александр Васильевич Городний
Виктор Иванович Корнейчук
Александр Иванович Небукин
Original Assignee
Киевский Ордена Ленина Политехнический Институт Им. 50-Летия Великой Октябрьской Социалистической Революции
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Киевский Ордена Ленина Политехнический Институт Им. 50-Летия Великой Октябрьской Социалистической Революции filed Critical Киевский Ордена Ленина Политехнический Институт Им. 50-Летия Великой Октябрьской Социалистической Революции
Priority to SU1858240A priority Critical patent/SU443413A1/ru
Application granted granted Critical
Publication of SU443413A1 publication Critical patent/SU443413A1/ru

Links

Landscapes

  • Detection And Correction Of Errors (AREA)

Description

Изобретение относитс  к области запоминающих устройств.
Известно эапоьганающее устройство с автоновшым контролем, содержащее накопитель, подсоединенный к регистрам кодового слова, регистр о сшш корректирущего кода, блок кодировани , блок декодировани , подключенный к блоку управлени , схему сравнени , блок схем И и блоки схем ШШ.
Недостатком известного устройства  вл етс  то, что повышение его устойчивости к отказам в  чейках накопител  ведет к уменьшению эффективной емкости устройства (в результате увеличени  информационной избыточности ). Наоборот, увеличение эффективной емкости устройства вызывает снижение его устойчивости к отказам в  чейках накопител  (в результате уменьшени  информационной избыточности).
Ош&снваецое устройство отличает с  от известного тем, что содержит
дополнительную схему сравнени , один вход которой подсоединен к регистру силы корректирущего кода, схему определени  кратности отказов выход которой подсоединен к другим входам схем сравнени , а вход - к информационному входу блока схем И и к выходу введенной в устройство схемы определенв  отказавших разр дов, входы которой подключены к выходам регистров кодового слова, Выход блока генерации корректирующих слов подсоединен к одному из входов введенного в устройство распределительного блока, другой вход которого подключен к выходу блока схем И, а выход - к одному входу блока схем ИЖ, другой вход которого подсоединен к одному из регистров кодового слова, подключенному к выходу блока схем И, а выход - к блоку декодировани .
Указанные отличи  позвол ют увеличить эффективную емкость уст ройства и повысить надежность его работы. 3 На чертеже изображена блок схема предложенного запошшшощего устройства, Устройство содержит накопи- . тель I, имеющий информационный вход 2, Выход накопител  соединен с ко довыми входами 3 и 4 регистров 5 и 6 кодового слова и с одним входом блока 7 схем ИЖ. Кодовый вход . регистра 5 св зан с другим входом блока 7 с третьим входом которого чеюез тэаспределительный блок 8 соеSSeH выход блока 9 генерации корректирующих слов, а выход блока 7 св зан С кодовым входом блока 10 декодировани . Один управл ющий выход блока 10 соединен с блоком II управлени , имеющим вход 12 и выход 13, Информационный выход блока IU св зан с одним входом блока 14 схем ИЛИ, с другим входом которого соединен инверсный информационный выход регистра 6, а выход блока м св зан с информационным выходом io устройства, Шформационныи вход 1ь устройства соединен с информационным входом блока 17 кодировани , Кодовый выход блока 17 св зан с одним входом блока 18 схем ИЛИ , с другим входом которого соединен инверсный кодовый выход регистра &, а выход блока 18 св зан с кодовым входом накопител  I, Кодовые выходы регистров 5 и 6 соединены со входами схемы 19 определени  отказавших разр дов. Выход этой схеш через блок 20 схем И св зан с управл ющими входагли регистра b и блока 8 и непосредственно соединен со входом схемы 21 определени  крат ности отказов. Выход схеглы 21 св зан с одним входом cxeivH 22 сравнени , с другим входом которой соединен другой управл ющий выход блока 10, а выход схемы 22 св зан с блоком II, Выход схемы 21 соединен так же с одншл входом дополнительной схеглы 23 сравнени , с друпш входом которой, а также с управл ющшуШ вхо дами блоков 10 и 17, св зан выход регистра 24 силы корректирующего кода, а выход схемы 23 соединен с блоком II и входом регистра 4,Накопит ель I, регистры 5,6 и 24 и бло ки 9,10,17 и 20 св заны с блоком 11 Запоглинающее устройство работает следующим образом. 4 4задз Регистр 24, управл ющий блоками 10 и 17, настраиваетс  на код, сила которого определ етс  максимальной кратностью имеющих место в 5  чейках накопител  I отказов (под силой л корректирующего кода подразумеваетс  его способность обнаруживать ошибки кратностью от I до ц включительно). Так, например, ю если максимальна  кратность имеющих место в  чейках накопител  I отказов равна R , то сила корректирующего кода равна ( k+s ), где S кратность возникамцего отказа (имею щие место в  чейках накопител  I отказы  вл ютс  результатом накоплени  в этих  чейках возникащих в разные моменты времени отказов кратности ), При обнаружении в какой ни (удь  чейке накопител  I отказа краткости (k-«-S ), что возможно, когда в  чейке, содержащей k кратg g отказ, происходит отказ кратное S , регистр 24 и блоки 10 и 17 25перестраиваютс  на код с силой (R + 2s ),затем при обнаружении кратности (R ч- 2S )- на код с силой (И-нЗ )и т.д. Перестройка регистра 24 и блоков 10 и 17 происзоходит вс кий раз, когда в кшсойиибудь  чейке накопител  I обнаруживаетс  отказ, кратность которого равна силе используемого кода, дл  обращени  к  чейке накопизбтел  I адрес её необходимо подать на вход 2„ При записи информационное слово до входу 16 поступает в блок 17, с выхода которого кодовое слово через облрк 18 записываетс  в накопитель I. При считывании кодовое слово из накопител  поступает в регистр 5, а с его выхода через блок 7 - в блок jg О целью повышени  быстродействи  tspTO же слово поступает из накопите- л  I в блоки 10 и 7, шшу  регистр 5, Блок 10 определ ет наличие ошиб и в считанном .слове, - , Если сигнал .ошибки из блока 10 зоотсутствует, информационное слово с :его выхода через блок 14 выдаетс  на выход 15, Если сигнал ошибки имеет место, - выдачи инсЬормационного слова на вы , ход 15 не происходит. Обратный код содержимого регистра 5 поступает через блок 18 в ту же  чейку накопител  I, а затем считываетс  из накопител  I в регистр 6, Схема 19 определ ет отказавшие разр ды  чейки по совпадению содержи мого одноименных разр дов регистров 5 и 6. Схема 21 определ ет кратность имеющего место отказа, котора сравниваетс  схемой 22 с кратностью ошибки, определ емой блоком 10, а схемой 23-с содер 1симым регистра 24, определ юпщм силу используемого кода . В случае равенства кратности ошибки и кратности тлеющего место отказа обратный код информационной части кодового слова, записанного регистре 6, выдаетс  через блок 14 на выход 15 (при использовании систематических кодов выделение информационной части кодового слова не представл ет затруднений). При этом на выходе 15 получаетс  правильное информационное слово. Если в  чейку накопител  I записываетс  кодовое слово OIOOIOI0 ( шоготочием обозначены контрольные разр ды),то в результате тлеющего место в ней, напршлер, тройного отказа получаетс  кодовое слово ИШОЮ (в подчеркнутых разр дах произошло искажение информации , вызвавшее возншшовение трой ной ошибки). После записи в ту же  чейку накопител  I обратного кода считанного слова и его считывани  информационна  часть кодового слова представл ет собой 10П0101, что после инвертировани  в регистре 6 даёт праы-тльное информационное слово OIOOIOIO. В случае, если кратность ошибки не равна (меньше) кратности тлею щего место отказа, обратный код информационной части кодового слова на выход 15 не поступает. Схема 19 через блок 20 запрещает выдачу с регистра 5 через блок 7 в блок 10 содер 1шмого отказавших разр дов. Вместо этих разр дов к блоку 7 подключаютс  через блок 8 разр ды блока 9 (в качестве блока 9 может быть использован, например, счетчик). Блок 9 начинает последовательно вырабатывать возможные комбинации нулей и единиц (корректирующие елова ), число разр дов в которых равно числу отказавших разр дов в  чейке накопител  I Работа блока 9 прекращаетс , как только из блока 10 в блок II поступает сигнал отсутстви  ошибки. После исправлени  искаженного кодового слова информационное слово из блока 10 поступает через блок 14 на выход 15. Указанную коррекцию искаженного кодового слова можно было бы производить в случае равенства кратности ошибки и кратности Имеющего место отказа, однако с целью повышени - быстродействи  использована выдача обратного кода информационной части кодового слова, записанного в регистр 6, через блок 14 на выход 15. По окончании считывани , если схема 23 определит равенство кратности имеющего место отказа и силы используемого кода, вс  информаци  из накопител  I выводитс , схема 23 обеспечивает перестройку регистра 24 и блоков 10 и 17 на код, сила которого на S единиц выше силы предыдущего кода, далее осуществл етс  ввод 1шформации в накопитель I. Если кратность отказа не равна (меньше) силе используемого кода, операции: вывод информации из накопител  I, перестройка регистра 24 и блоков 10 и 17 и ввод информации в накопитель I не производ тс , и устройство продолжает использовать прежний код. ПРЩЛЕТ ИЗОБРЕТЕНИЯ Запогушнающее устройство с автономшЛЛ контролем,содержащее накопитель , подсоединенный к регистрам кодового слова, регистр силы корректирущего кода, один из выходов которого подключен к блоку кодировани  и блоку декодировани , схему сравнени , один вход которой подсоединен к выходу блока декодироани , а выход - к блоку управлеи , блок схем И и блоки схем ИЛИ, отличающеес  ем, что, с целью увеличени  эффекивной егужости устройства и повыше и  надежности его работы, оно соержит дополнительную схему сравени , один вход которой подсоедиен к регистру силы корректирующего ода, схему определени  кратности тказов, выход которой подсоединен друп™ входагл схем сравнени , а
SU1858240A 1972-12-14 1972-12-14 Запоминающее устройство с автономным контролем SU443413A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU1858240A SU443413A1 (ru) 1972-12-14 1972-12-14 Запоминающее устройство с автономным контролем

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU1858240A SU443413A1 (ru) 1972-12-14 1972-12-14 Запоминающее устройство с автономным контролем

Publications (1)

Publication Number Publication Date
SU443413A1 true SU443413A1 (ru) 1974-09-15

Family

ID=20535376

Family Applications (1)

Application Number Title Priority Date Filing Date
SU1858240A SU443413A1 (ru) 1972-12-14 1972-12-14 Запоминающее устройство с автономным контролем

Country Status (1)

Country Link
SU (1) SU443413A1 (ru)

Similar Documents

Publication Publication Date Title
US6018817A (en) Error correcting code retrofit method and apparatus for multiple memory configurations
EP0030612B1 (en) Method of correcting double errors in a data storage apparatus and data storage apparatus
US4740968A (en) ECC circuit failure detector/quick word verifier
EP0037705A1 (en) Error correcting memory system
US4236247A (en) Apparatus for correcting multiple errors in data words read from a memory
US5761221A (en) Memory implemented error detection and correction code using memory modules
SU443413A1 (ru) Запоминающее устройство с автономным контролем
SU448480A1 (ru) Запоминающее устройство
SU855730A1 (ru) Запоминающее устройство с самоконтролем
SU452037A1 (ru) Запоминающее устройство с автономным контролем
SU410461A1 (ru)
SU444250A1 (ru) Запоминающее устройство с автономным контролем
SU1547035A1 (ru) Запоминающее устройство
SU377873A1 (ru) Запоминающее устройство
SU736177A1 (ru) Запоминающее устройство с самоконтролем
SU454554A1 (ru) Устройство дл контрол передачи информации
SU631994A1 (ru) Запоминающее устройство
SU1249592A1 (ru) Запоминающее устройство с самоконтролем
SU1203364A1 (ru) Оперативное запоминающее устройство с коррекцией информации
SU746744A1 (ru) Запоминающее устройство с самоконтролем
SU1167659A1 (ru) Запоминающее устройство с самоконтролем
SU1367046A1 (ru) Запоминающее устройство с контролем цепей обнаружени ошибок
SU702410A1 (ru) Посто нное запоминающее устройство
SU470866A1 (ru) Запоминающее устройство
SU1133624A1 (ru) Запоминающее устройство с исправлением ошибок