SU374657A1 - Запоминающее устройство - Google Patents

Description

1

Изобретение относитс  к области запоминающих устройств.

Известно запоминающее устройство (ЗУ), соде|ржащее ааресный накооитель, адре.оные цепи .которого ладключены к регистру адреса, а .разр дные - к блокаы 1Коди1р.01ва1Ни  и декодирова и , ассоциативный накопитель, подключенный к регистру ад/реса и регистру слова.

Однако .в нем емкость ассоциативного накапител  агранич.Ивает количество иеиоправньпх  чеек, при .которам допускаетс  работа ЗУ.

Предлагаемое устройстао отличаетс  от известного тем, что оно содержит дополнительный ассоциативный накопитель и регистр мощности коррвкти рую.щвго кода, один выход .которого -под кЛЮчвн ко входам блоков коди/рованИ  и декодировани , а вход и другой выход под ключены к долол«ительнаму ассоц.иати1В:наму нак опителю, инфор)ма1Ц.ио.нный вход которого, пойсоединен к основному ассоциатиданаму накопителю, а признаковый вход - к выходу в(ведвЕНОЙ в устройство схемы «ИЛИ, один вход .которой подключен к выходу регистра адреса, а другой - к признаиовому вььходу о.сновного ассоциатннного накопител . Это позвол ет устройству работать и при числе отка13ов, лревыщающем емкость ассоциативного накоп-ител .

На че ртвже «зобралсена блок-схема предлагаемого устройст1ва.

Устройство содержит регистр / а.дреса с информационным входом 2. Утрасл ющие входы регистра 1 соединены с блоком местного управлени  3. Выходы регистра / соединены с входами опрОса ассоциатигвного накопител  (АНУ 4. Выход (регистра / адреса подключен к адресным цеп 1М 5 адресного накопител  5 и ко входу АН 4. АН 4 соед.инев с дополнительным АН 7 и узлом 8 зан тости и переполнени , св занным с блоком 3, к которому подключен регистр мощности корректирующего хода (РМКК) 9.

Выход дополнительного узла 10 зан тости и переполнени  и бдока 3 подключены к регистру маски 11, выход которого св зан с АН 7. Разр дные цепи 12 адресного накопител  6 соединены с блока;мИ кодировани  13 и декодировани  4. Управл ющий выход последнего под|ключе.н к блоку 3. Регистр слова 15 содержит вход 16 и выкод 17.

Управл ющий выход 18 РМКК 9 соединен с блоками 13 и 14 а вход - с блоком 3.

Информационный вход 19 РМКК 9 соединен с АН 7. АН 4 содерж.ит вход записи 20. Выходы АН 4 и блока декодировани  14 посредством ШИН 21   22 к через вс;помогатель у ,ю схему «ИЛИ 23 соединены с регистром слова 15. Вход 24 регистра адреса ) подгключен к признаковому выходу 25 АН 4, который подсоединен к инфорчмационному входу 26 АН 7.

П|риз:накавы1Й .вы.ход 25 АН 4 подключен к первому входу 27 схемы «ИЛИ 28, второй вход 29 которой подсоединен к региCTipa адреса 1, а выход - ж призлаковому вхаду 30 дополнительного АН 7.

Предлагаемое устройспво работает следующим образом. Одним из слособов (например с ПОМОЩЬЮ контролирующих п-рОПрамм, затгаси - считььвапи  пр мых « обратных кодов с последующим сравнением) определ ют адреса отказавщих  чеек и кратность отказав в .них. Эти адреса и кратности отказов занос тс  по входу записи 20 в признаковые части  чеек АН 4, информационные части коTOipbix используютс  нри этом дл  замены неисправных  чеек адресного накопител  6. РМКК 9 устанавливаетс  на миннмальную мощность. Нри этом возможны два режима работы.

При первом режиме РМКК настраиваетс  на код, обнаруживающий одну ощибку. Адреса отказавщих  чеек и кратность ошибок в  чейке по входу 20 записываютс  в сво1бодные  чейки АН 4, которые определ ютс  по нулевому состо нию триггеров зан тости соответствующей  чейки в узле 8. При записи очередного адреса опказавщей  чейки 3 АН 4 соответствующий триггер зан тости в узле 5 переходит в состо ние «1.

После записи в АН 4 адресов всех отказавщих  чеек накопител  5 и их кратности отказов и цри отсутствии сигнала переполнени  на выходе узла 8 устройство готово к работе.

На вход 2 регистра 1 поступает адрес  чейки, ж которой необходимо обратитьс , а на 1входы блока 3 поступают сигналы кода операции и начала опе|рации. Адрес с регистра 1 поступает на входы 5/ и 30 АН 4 и АН 7 соответсивенно и на адресные пепи 5 накопител  6. При этом обращение возможно либо iK АН 4, либо к накопителю 6 и к. АН 7. При обращении к АН 6, который служит дл  подмены от1казавщих  чеек основного накопител  6, чтение осуществл етс  через схему «ИЛИ 23, а запись с регистра 15. При обращении к АН 7, который служит дл  фийса.ции кратности отказав, происходит выборка на РМКК 9 содержимого  чей.ки с признаком, равным запрашиваемому адресу. РМКК 9 настраивает работу блоков 13 и 14 при записи или чтении информации из накопител  6 в соответствии с кратностью ошиб1КИ в его  чейке.

Предположи.м, что в одной из  чеек адресного накопител  6, адрес которой не зафиксирован в АН 4, произощел отказ. Декодирующий блок 14 выдает сигнал «ошибка, который поступает в блок 3. По этому сигналу происходит восстановление искаженной информации (например путем чтени  ее из в1нешней пам ти) и запись ее в АН 4. При

ЭТОМ в признаковую часть соответствующей  чейки АН 4 записываетс  адрес от1казавшей  чейки и кратность отказа. В дальнейшем обращение по данному адресу приводит к чтению информации -из АН 4. TaiK устройство работает до тех пор, пока не происходит переполнени  АН 4. В этом случае выдаетс  сигнал переполнени , который поступает на блок 3. По этому сигналу происходит просмотр содержимого АН 4, и адреса тех  чеек, которые Иамеют Минималыную кратность отказов , перезаписываюто  через регистр 1 в признаковую часть АН 7, а кратность отказов записываетс  в инфор1мационную часть АН 7. С целью повышени  быстродействи  устройства перезапись адресов  чеек, имеющих минимальную кратность отказов, можно производить через схему «ИЛИ 28. После просмотра АН 4 в узле 5 фиксируютс  освободившиес   чейки АН 4, таким образо м, АН 4 частично освобождаетс  и можно записывать в него адреса неисправных  чеек по мере их об|наружвни  корректирующим кодом. Дл  повышени  веро тности обнаружени  ошибки возможна периодическа , проверка адресного накопител  6 с помощью указанных ранее способов на предмет обнаружени  адресов неи10пра1В|Ных  чеек, не обнаруженных корректирующим кодом. При переполнении АН 7, информаци  в  чейках которого представл ет собой величину мощности корректирующего хода (МКК) дл  отказавшей  чейки накопител  6, узел 10 зан тости и переполнени  выдает сигнал в регистр 11 маски, маскирующий младший из разр дов в признаковой части АН 5. Теперь там будут не адреса отказавших  чеек адресного накопител  6, а адреса групп  чеек (в данном случае группа состоит из двух  чеек).

При маскировании  чейка, в которой была записана .максимальна  МКК среди всех  чеек АН 7 данной группы, сох|ран етс , а дл  остальных  чеек из данной группы триггера зан тости узла 10 устанавливаютс  в «О. Так АН 7 работает до следующего переполнени .

При новом переполнении АН 7 регистр 11 (маоки маскирует снова младший из немаскируемых разр дов (грушна теперь будет состо ть из четырех  чеек), и описанный выше процесс повтор етс .

Началом каждого нового цикла АН 7 служит сигнал переполнени  с узла 8, а дл  АН 7 - сигнал с узла 10.

Второй режим работы устройства отличаетс  тем, что в начале работы корректирующий код минимальной мощаюсти должен обнаруживать две ошибки и исправл ть одну , а при дальнейшей работе мощность кода на единицу больше в соответствующем ци1)ле по сравнению с пер1вым режимам. В этом режиме не требуетс  восстановлени  информации , если в  чейке в дальнейшем произойдет еще один отказ в течение текущего цикла.

П р е д .Л1 е т изобретени 

Запоминающее устройство, содержащее адресный .иа1капитель, адресные цепи которого подключены к perHicnpy адреса, а разр дные - .к блока кодировани  и декодировани , ассоциативный накопитель, цадключенный к регистру адреса и регистру слова, отличающеес  тем, что, с целью обеспечени  возможности работы устройства при числе отказов, пре;вышаю,ще;м емкость ассоциативного накопител , оно содержит дополнительный ассоциативный накопитель и регистр

МОЩНОСТИ Карректирующего кода, один выход которого подключен ко входам блоков кодировани  и декоди1рО;вани , а вход и другой выход лодключены к дополнительному ассоциативному накопителю, информационный вход .которого подсоединен к основно1му ассоциативному нажонителю, а признаковый вход - к выходу введенной в устройство схемы «ИЛИ, один вход кото-рой подключен к выходу ,репистра адреса, а другой - к признаковому выходу основного ассоциативного нацдапител .