SU631912A1 - Устройство дл ввода информации - Google Patents

Description

I

Изобретение относитс  к области вычислительной техники и может быть ис пользовано в устройствах числового программного упр влени .

Извесгно устройство дл  ввода информации , содержащее генератор, репютр, мультиплексор, блок кодировани , блок yпpaвлeни  дешифратор и блок исключени  нулей в старших разр дах Ц.

Наиболее близким по технической сущности к изобретению  вл етс  устройство дл  ввоаа информации, содержащее блок считывани , соеоиненный с блоками контрол  и ацреса, выходы которого соединены с первыми входами соответствующих блоков пам ти, вторые входы которых подключены к соответствующим входам первого коммутатора, вход и выхоц которого подключены к блоку ацреса 21.

Недостатком таких устройств  вл етс  низка  надежность.

Целью изобретени   вл етс  повышение надежности устройства.

Поставленна  цель достигаетс  тем, что в предложенное устройство введены ,

регистр и второй коммутатор, первый вход которого соединен с выходом блока адреса, второй вход с соответствующим выходом пэрвого коммутато эа, а эыхоц- с первь м входом регист за, второй вход

5 которого подключен к выходу блока считывани , а выхоп - к третьим входам блоков пам ти.

На чертел ;е представлена структурна  схема устройства.

0Устройство содержит блок считывани 

1, блок контрол  2 , блок адреса 3, первый коммутатор 4, регистр 5, второй коммутатор 6 и блоки пам ти 7.

Устройство работает следующим обра5 зом.

Код аареса, считанный с пер)(юленты, поступает с блока считывани  1 в блок адреса 3. С .выхода блока адреса на первый коммутатор 4 поступает сигнал при0 знак адреса , которьпЧ рзазрещает прохождение сигналов на вход коммутатора 4. С выходов коммутатора 4 начинают поступать сигналы, которые через коммутатор б опрашивают регастр 5 и пронзвод т запись посту па кхией информации в соответствующий блок пам ти 7 с помощью соответствующих сигналов адреса Ai А in , поступающих с блока адреса 3.

После прохождетт  сигналов по всем

PJJ с коммутатоPI разр5здкь м шинам

ра 4 поступает в блох адреса 3 сигнал по которому осушестБЛ етс  стирание предыдущего адреса, затгась нового адреса, сброс регистра 5 и установка в исходное cocTOsiHHe коммутатора ,6.

При поступлении числовой информации с блока считывани  1 блок адреса 3 по каждой считанной ннфре выдает сигнал признак цифры, который, поступа  на вход коммутатора 6, переключает его. Сигналы с выхода коммутатора 6 выбирают очередную декаду а регистре 5 дл  за плен кода считываемой цифры. Таким образом осуществл етс  последовательйо запись в декады регистра 5 числовсхй ИНформации данного адреса.

При считывании кода следующего адре са регистр 5 переключаетс  с записи информации на 98 перепись в блоки пам ти 7

Сигнал с вьгкода соответствующей разр дной шины коммутатора 4 управл ет коммутатором 6 аналошчно операции считывани  цифр. При этом сигнал с выхода комму-:-атора 6 производит опрос декады регистра 5, следук цей за той, на которой остановилась запись цифр. Содержимое этой декады записываетс  в разр щ , соответствуюпуй считанному адресу блока пам ти 7. Аналогично осуществл етс  запись следующих декаа регистра 5 в соответствующие разр ды блоков пам .ти 7, начина  со старшего. Последней опрашиваетс  та декада буе{)ерного регистра 5, в которую записана последн   цифра числа по данному адресу. Блок контрол  2 осуществл ет контроль информации на четность.

Claims (2)

1.Патент США й 3749896, Q Об Р 3/14, 1973.

2.Авторское свидегельство СССР, № 318025, Q 06 Р 3/04, 1971.

UH

Ч

i5LI5L

ч ч Г4