SU746745A1 - Запоминающее устройство - Google Patents

Description

(54) ЗАПОМИНАЮЩЕЕ УСТРОЙСТВО

I

Изобретение относитс  к вычислительной технике- и может быть использовано при разработке устройств пам ти на сдвиговых регистрах с большой степенью интеграции.

Известно запоминающее устройство (ЗУ) на сдвиговых регистрах, в которых реализуетс  динамическое хранение информации . Каждый сдвиговый регистр хранит одноименные разр ды всех слов, информационное слово записываетс  со входа ЗУ параллельно на входы всех сдвиговых регистров, затем происходит сдвиг информации и в освободившиес  первые разр ды записываетс  последующее слово, выходы сдвиговых регистров подключаютс  к их входам и при последующих сдвигах информаци  вновь передвигаетс  в пределах сдвигового регистра от входа к выходу 1

Недостатком указанного устройства  вл етс  искажение информации в случае наличи  отказавших элементов, причем, ввиду сдвигового характера накопител .

каждый отказавший элемент вли ет на все информационные разр ды, которые сдвигаютс  через него.

Наиболее близким к предлагаемому  вл етс  ЗУ на сдвиговых регистрах, содержащее накопитель, генератор фаз, блок адресных цепей, входной и выходной регистры 2.

Недостатком этого устройства  влйет- с  отказ накопител  при выходе из стро ,

ш запоминающих элементов.

Цель изобретени  - повышение надежности ЗУ за счет устранени  отказов основного блока пам ти.

Поставленна  цель достигаетс  тем,

15 что в ЗУ содержащее основной блок пам ти , первый вход которого соединен с выходом адресного блока, управл ющий генератор , выход которого соединен со вторым входом основного блока пам ти,

20 . входной и выходной регистры, введены последовательно соединенные блок тестового контрол , первый блок кодировани  и первый дополнительный блок пам ти. дешифратор, второй блок кодировани , второй допопнительный enbk пам ти 1а третий блой кодировани , один из входов которого соединён с выходом вхойво го регистра к одним из входов второго блока кодировани , другой вход второго блока кЬйировани  подключен к первому выходу второго допоциительвого &1(Ж пам т первый вход которого соедшен с в{|1ходом третьего бпока кодированиг, другой вход третьего блока коййрова и  ISfel tf lJ epfero ШиШитетьного блока пйМ Тй, BWXOQ адресного ШДКЗИОЧен ко вто|)ому входу дополнительного блока пам ти, второй iBEftou которого соеднйен с одйимйа входов дешифратора, {{ругой вход дешнфратоipei соединен с первым выходом основного блока пам ти, второй выход которого дбЩИнён с Другим входом бл1мш тестовоГО контрол , выход дешйфрат6|: соединён Но Шодо1й )зыхЬднрГ регистра, выхЬд вто рого блока кбйирьвани  соединен с треть ИМ ВХОДОМ основного блока пам ти. Четвертый вход K«Sroporb соединен с другим выходом тестового контрол . На чертеже представлена функциональна  схема устройства. Устройство содержит входной регистр 1, выходной регистр 2, управл ющий ге .нератор 3, основной блок 4 пам ти, блок 5 тестового контрол , блохи 6, 7 и 8 Кодировани , деши|1 атор 9, дополнительные блоки 1О и 11 пам ти, адресный блок 12, информационную шину 13, управл ющие шины 14, 15, выход 16 устройЬТва . Накопитель основного блока 4 пам ти Шййойнён на сдвигТбйых регистрах. Устройство работает следующим образом . Перед началом работы ЗУ с управл ю щего входа 14 пульта управлена 71в1Шюча е б  |5еЖим тестового контрол ,прй котором в блоке 5 тестового контрол  гейёрйруютс  тестовые Последовательности jCttfopbiTe записываютс  в основном блоке 4 пам ти. Через врем , равное циклу полного заполнени  ЗУ информацией, она считываетс , с блока 4 пам ти и анализи руетс  в блоке 5 Тестового контрети. Результаты анализа кодируютс  в блоке б &бай|}овани  и с его вЫХойой записываютс  в первый дополнительный блок 1 пам ти. Число слов, хран щихс  в-блоке Ю, сббтвётСтбуёт разр дности слов, за- Писанных параллельйо в основной блок 4 памйтй, а разр дность кодов состо ни 

746745

4 исправмостей сдйиг(жых регистров зависит от способа кодировани  ситуаций. На11ршйё{5, кшйройание может производитьс  следукицим образом: ОО - нет Искажени:); О1 - искажаетс  О; 1О -искажаетс  1. Искажатьс  бпновременно 1 и О не могут при предположении, что имеютс  отказы (генераторы 1 и О), так как ха- рактер искажени  всей информации, про- двнгак щей сй через сдвиговый регистр. Определ етс  видом отказа ближайшего к вь1ходу запоминаюшего элемента. Таким образом, режим тестового контрол  заканчиваетс  заполнением первого дополнительного блсжа 1О. При записи информационного слова с шины 13 через входной регистр 1, адрес которого подаетс  с шины 15 на адресный блок 12, в бло- ке 8 кодировани  происходит кодироваййё на о 5н6Ёйнй ДёйнЫХ о значении раз- р дов информЕайШМого слова и состо ни  сдвиговых регистров, которые считываютс  из блока 10пам ти при каждом обращений к HStwiy при записи. Принцип кодировани  распределени  инверсий может быть показан на следующем примере. Пусть на второй дополнительный блок 11 пам ти поступает п -разр дное информационное слово, представл ющее конкретную комбинацию О и 1. С блока 10 поступают кода состо ни  сдвиговых регистров. МогуГЙдйвЙтКеа следующие ситуации. Если искажаетс  О { залипание в О), то разр ды, содержащие О, нужно инвертировать . И наоборот, если искажаетс  1, то необходЙЙГоннёёртйроваТь разр ды, содержащие 1. ЕсЯй направление скажени  (О или 1) совпадает с цифровым значёйиём ра§рйД1а;то § этом случае нельз  инвертировать, и данный разр д записыв&ёТс  толЙКо в пр мом коде. Распределение инверсий можно, например, кодиро- . вать по аналогии с кодом Хэмминга (при инвертировании каждой группы Хэмминга в. соответствующий райр д записываетс  1). В блок 11 записываетс  полученный код йнвёртйровани  по соответствующим аДрёсам, КбторЫё задаютс  с адресного блока 12. В блоке 7 кодировани  информаци , поступивша  с входного регистра I,кодируетс  И соответствий с кодами инвертировани , поступающими с блока II,и зйййсыЖётс  в соответствующие разр ды блока 4. При считывании информации по адресу, который задаетс  с шины 15, адресный блок 12 организует выборку нужного слова из блока 4 и кода инвертировани , соответс- вующего оан о му слову, из блока 11. Информаци  аеко дируетс  в блоке 8 и ерез выходной регистр 2 слово считываетс  на выхоое 16 Таким образом, предложенное устройство позвол ет существенно повысить HajiejKность ЭЦВМ и компоновать накопитель не только из годных, но и частично бракованных матриц, что резко снижает, себестоимость пам ти.

Claims (2)

1.Патент США № 3889243,. кл, Q 11 С 29/00, опублик. 1976.

2.Авторское свидетельство СССР

№ 410465, кл. Q 11 С 19/00, опублик. 10.04.72 (прототип).