SU1705829A1 - Устройство дл диагностировани цифровых объектов - Google Patents

Устройство дл диагностировани цифровых объектов Download PDF

Info

Publication number
SU1705829A1
SU1705829A1 SU894748451A SU4748451A SU1705829A1 SU 1705829 A1 SU1705829 A1 SU 1705829A1 SU 894748451 A SU894748451 A SU 894748451A SU 4748451 A SU4748451 A SU 4748451A SU 1705829 A1 SU1705829 A1 SU 1705829A1
Authority
SU
USSR - Soviet Union
Prior art keywords
group
block
signature
input
bus
Prior art date
Application number
SU894748451A
Other languages
English (en)
Inventor
Вадим Левонович Геурков
Владимир Натанович Дынькин
Original Assignee
Институт проблем управления
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Институт проблем управления filed Critical Институт проблем управления
Priority to SU894748451A priority Critical patent/SU1705829A1/ru
Application granted granted Critical
Publication of SU1705829A1 publication Critical patent/SU1705829A1/ru

Links

Landscapes

  • Detection And Correction Of Errors (AREA)

Abstract

Изобретение относитс  к вычислительной технике и может быть использовано в системах тестового диагностировани  дискретных обьектов. Цель изобретени  - повышение надежности. Устройство содержит сигнатурный анализатор, блок формировани  обобщенной сигнатуры, центральный процессор, блок внешней пам ти программ контрол , блок оперативной пам ти, блок посто нной пам ти программ формировани  сигнатур, блок задани  режимов и блок индикации. Цель изобретени  достигаетс  за счет существенного уменьшени  объема блока пам ти эталонных сигнатур. 3 ил..

Description

Изобретение относитс  к вычислительной технике и может быть использовано в системах тестового диагностировани  цифровых устройств.
Цель изобретени  - повышение надежности .
На фиг. 1 показана схема устройства дл  диагностировани ; на фиг.2 - схема блока формировани  обобщенной сигнатуры; на фиг.З - алгоритм работы устройства в случае восьмиразр дных сигнатур и одиночных неисправност х ТЭЗов.
Устройство содержит сигнатурный анализатор 1, блок 2 формировани  обобщенной сигнатуры, блок 3 индикации, центральный процессор 4, блок 5 оперативной пам ти, блок 6 посто нной пам ти программ формировани  сигнатур, блок 7 внешней пам ти программ контрол  и блок 8 клавиатуры.
Блок 2 состоит из дешифратора 9, элемента И 10, первого 11 и второго 12 шинных формирователей, а также регистров 13 и 14 и сумматоров 15-30 по модулю два, образующих формирователь 31 сигнатур.
Перед тестированием в ОД размыкаютс  обратные св зи, идущие от ТЭЗов, а ТЭЗы ранжируютс . К первому рангу относ тс  ТЭЗы, на которые воздействи  поступают непосредственно с генератора тестов. К L-му рангу относ т ТЭЗы, на которые воздействи  поступают с ТЕЗов ранга 1-1 и меньше. ТЭЗы, принадлежащие i-му рангу, образуют 1-ю область аппаратуры объекта. Диагностирование областей выполн етс  последовательно в пор дке возрастани  их рангов. Сначала провер ютс  ТЭЗы первой области. Если все они неисправны , то переход т к следующей области. Если найдены неисправные ТЭЗы, то процесс диагностировани  возобновл етс  только после их восстановлени . Очевидно, при таком подходе кратность неисправностей ТЭЗов в пределах любой области не превышает t, где t - число одновременно отказавших ТЭЗов. Дл  поиска неисправных ТЭЗов областей в устройстве используетс  процедура декодировани  кодов, локализующих t-кратные ошибки (ЛО-ко- дов). Данные коды позвол ют указать t искаженных подслое кодовых слов. В качестве
С
4 О СЛ 00
кэ о
max
1-го кодового слова рассматриваютс  выходные последовательности ТЭЗов 1-й области. Проверочна  часть кодового слова - обобщенна  сигнатура. ЛО-коды стро тс  на основе двух кодов: Ki, обнаруживающего ошибки, и «2, корректирующего ошибки.
Сигнатурный анализатор 1 - декодер кода Ki, обнаруживающий некоторый класс ошибок. Длина m сигнатуры определ ет число проверочных символов этого кода.
Блок 2  вл етс  декодером циклического кода К2 над полем GF(2m), исправл ющего ошибки и порождаемого 2т-ичным многочленом С(х)степени г. Поскольку дл  целей диагностировани  достаточно лишь указать неисправные ТЭЗы, то коррекци  искаженных 2т-ичных символов (сигнатур) не производитс , а только определ етс  их местоположение. Длина п(когда К2) выбираетс  таким образом, чтобы удовлетвор ть
Л| - где I - число облап
условию .. - .-.
i ,
стей, на которые разбит ОД, а гн - число ТЭЗов в 1-й области.
Рассмотрим работу устройства дл  случа , когда в каждой из I областей ОД возможна неисправность одного ТЭЗа, а сигнатуры ТЭЗов - восьмиразр дные.
В качестве кода К2 можно использовать код, корректирующий одиночные ошибки 2 - ичных символов, например, обобщенный код Хеммингэ, порождаемый многочленом над полем GF(2S) степени г 2:G(x) 1 +/ х + х2, где ft - примитивный элемент пол  GF(2 ) (корень двоичного неприведенного многочлена восьмой степени д(х) 1+ х+ х + х + х8). Длина п такового кода равна 257.
Рассмотрим процедуры кодировани  и декодировани  выбранного кода Хемминга.
Процедура кодировани .
Пусть необходимо закодировать слова В {Ь2. .... 0256} длиной К п-г 257-2 255 (где bi - 2 -ичный символ или элемент пол  GF(28), i 2,256), с которым сопоставл етс  многочлен В(х) Ь2+Ьзх+...+Ь25бх , т.е. найти такое (кодовое) слово Вк {Ь0, bi,...,D256} длиной п К + г 257, чтобы сопоставл емый с ним многочлен Вк(х) Ь0 + bix ... + D256X256 делилс  на С(х)без остатка. Найдем символы bo, bi. Поскольку/3-примитивный элемент GF(2 ), то выразим все нулевые символы bi степен ми Д i 0,256(4). Например, 28-ичному символу Ь4 01101010
соответствует/Г /Г,, поскольку х modg(x) х + х2 + х4 + х:°.
Аналогично, символу Ьз 11010100
соответствует/ 3 /г , так как х modg(x) 1 х . Тогда (дл  ненулевых в Ь)
+ х +
Х3 +
получим Вк(х) -/З10 + х + х256 , где Ij
0
5
0
5
0
5
0
5
0
5
. j 0,256 - некоторые целые числа, а искомыми  вл ютс / 0, . Очевидно/ 0 + (x2B(x))modG(x)(0 + Oxi+ +... + / 256x25G)modG(x). Например, дл  В(х) {fP{PjPjP.Q.....Q} имеют
Вк(х) №fPfPfPfljP.Q.,.o} поскольку
$ s№ &&+$№ 4+flx+x1
fi8 &
fl8 р9х j&c
$ + $ 9 -р°+р Ь
Процедура кодировани , т.е. вычислени  остатка х В(х) по modG(x), реализуетс  в блоке 2 дл  восьмиразр дных сигнатур в случае одиночных неисправностей ТЭЗов следующим образом.
В начальный момент времени импульс, поступающий на вход Сброс, устанавливает регистры 13 и 14 в нулевое состо ние. Далее на вход Чтение подаетс  О (что соответствует передаче информации с входов-выходов ДВ на выходы ДО двунаправленного шинного формировател  11), на шину данных - 2 -ичный символ D256. а на шину адреса - адрес двунаправленного шинного формировател  11 (что вызывает по вление 1 на первом выходе дешифратора 9). Приход щий вслед за этим на вход Запись, импульс проходит через элемент И 10 на входы STB регистров 13 и 14 и вызывает запись в них информации, присутствующей на их входах Д1. Каждый такой такт работы блока 2 называетс  сдвигом. Далее на шину данных подаетс  символ Ь255, и осуществл етс  еще один сдвиг и т.д. до символа 02 включительно, после чего на .шину данных подаетс  нулевой байт и осуществл етс  еще два сдвига. Содержимое bo и bi регистров 13 и 14 соответственно  вл етс  искомым остатком. Очевидно, если содержимое регистров 13. и 14 было нулевым , то оно останетс  таковым при любом количестве сдвигов с нулевым байтом на шине данных. Поэтому нулевые символы D256,..., be можно не подавать на шину данных и не осуществл ть лишние сдвиги. Процесс можно начать непосредственно с
символа bs Ф{Р.
Процедура декодировани  рассматриваемого кода заключаетс  в следующем.
данных поступают символы слова Вк, отличающегос  от слова Вк одним (искаженным) символом, местоположение которого неизвестно. Причем первым поступает 256-й символ, а последним - нулевой.
Поступление каждого символа сопровождаетс  сдвигом блока анализа. После 267-го сдвига на вход Чтение подаетс  1 (что соответствует передаче информации с входов Д1 на входы-выходы ДВ двунаправленного шинного формировател  11), а на шину адреса-адрес двунаправленного шинного формировател  11. Тогда содержимое регистра 13 с его выходов RO поступает на шину данных. Если это содержимое равно нулю, то на шину адреса подаетс  адрес однонаправленного шинного формировател  12 (что вызывает по вление О на первом выходе дешифратора 9 адресов и 1 на его втором выходе), через который на шину данных поступает содержимое регистра 14 с его выходов ДО. Если и это содержимое равно нулю, то считаетс , что ошибок нет; если содержимое регистра 14 не равно нулю, то ошибочным  вл етс  нулевой символ слова Вк.
Если содержимое регистра 13 не равно нулю, то поступают следующим образом. На шину данных подаетс  нулевой байт и осуществл етс  один (дополнительный) сдвиг блока 2. Затем нулевой байт снимаетс , а на шину данных поступает содержимое регистра 13 (путем адресации и двунаправленного шинного формировател  11 и установлени  соответствующего направлени  передачи информации через него).
Дополнительные сдвиги с последую- .щим считыванием содержимого регистра 13 продолжаетс  до тех пор, пока в последнем не окажетс  ноль. Тогда искаженным  вл етс  (257-И)-й символ слова Вк, где h - число дополнительных сдвигов.
Пусть, например, в Вк искажен второй
символе/ 2 / на 0. Тогда, после257сдвигов в регистрах 13 и 14 соответственно имеетс  /5е иуЗ9 .поскольку fi +о-х2 +J& +jW+ r+W+.
F+P
После 255-го дополнительного сдвига содержимое регистра 13 обнул етс , т.е. искажен был 257 - 255 2-й символ Вк.
Рассмотрим процедуры кодировани  и декодировани  ЛО-кода.
Пусть сигнатурный анализатор 1 описываетс  порождающим многочленом д(х) 1+х+х3+х5+х8. ЛО-код составлен из кодов KI и Ка с порождающими многочленами д(х) и G(x) соответственно.
Предположим, что провер ема  область содержит 257 ТЭЗов, сигнатуры которых обозначим соответственно через S0, .... S256.
Процедура кодировани  ЛО-кода заключаетс  в следующем.
Сначала вычисл ютс  сигнатуры So,,... S256r представим ненулевые сигнатуры в виде степеней примитивного элемента, т.е.
Si ($ I 0,256. Затем определ етс  остаток
09 +/8|1х +... + / 256x256)modG(x) i/f° +/9Klx
Очевидно, кодовым  вл етс  слово , соответствующее многочлену L(x) (j$° ) + & ®/3К1)х +
+ / 256Х256 р° +... + / 25бх256
Совокупность символов (в данном случае ненулевых). №° jso, S  вл етс  обобщенной сигнатурой областью, Пусть, например. {S0,.... 8255} -j/.. О,..., О}, где сигнатура, например Si 0, соответствует следующей двоичной последовательности с выхода первого ТЭЗа 10010111000000001. Деист- вительно,
.xs.x«.x7
J.t.&lP fP
H «X 5«Xe
.
1-х)иг«жв«х +
- .
гч.л «х +.
t
35
. х8. . A tJC Х X
1 + Х Х3 + Х
Найдем обобщенную сигнатуру
л tj3
J3X «A
fiW
fH j&x Ј
X .ЈЈ
лЫ
0 « ft f.
Таким образом. S {О, /З9 }..Тогда кодовым  вл етс  слово
U {/3e®0,0@/39 /38-/58-/59 /ge-0,...,o}
fpff№f.o.....ol
Можно проверить, что LK(x)modG(x)
-08е +$ +/38х2 )modG(xH). Очевидно, если ненулевой  вл етс  только сигнатура So нулевого ТЭЗа (т.е. чис- ло ненулевых сигнатур меньше г), то обобщенна  сигнатура этой области содержит всего один 2 -ичный символ, совпадающий с сигнатурой. Таким образом, дл  слов {/
О, ..., 0} сигнатура S - ).
Процедура декодировани  Л 0-кода совпадает с процедурой декодировани  кода К2, рассмотренной выше. Пди этом на блок 2 подаютс  символы слова L, отличающегос  от слова L одним символом.
Устройство работает следующим образом .
Обозначим через NJ - -й ТЭЗ 1-й области , J 0,(щ-1). 1 1.1.
Перед включением устройства входы Старт, Стоп и Такт сигнатурного анализатора 1 соединены с соответствующими выходами ОД. При включении устройства процессор 4 формирует на шине управлени  сигнал Сброс, поступающий на R-BXO- ды регистров 13 и 14 и устанавливающий их в нулевое состо ние. Затем программа диагностировани  объекта вместе с обобщен- ными сигнатурами его областей загружаетс  в блок 5 оперативной пам ти из блока 7, после чего процессор 4 адресует блок 3 индикации и выдает на него сообщение Сн ть сигнатуру с ТЭЗа Тп-1 . Затем адресуетс  сигнатурный анализатор 1 и процессор 4 переходит в режим ожидани . При этом работа сигнатурного анализатора 1 запрещена, т.е. двоична  информаци , присутствующа  на входе Данные сигнатурного анализатора 1, не воспринимаетс  последним. После соединени  например, (через щуп) входа Данные сигнатурного анализатора 1 с выходом ТЭЗа Тп-1 оператор нажимает кнопку ввода данных на щупе или соответствующую клавишу на блоке 8, информиру  процессор 4 о том, что соединение с контрольной точкой выполнено.
По сигналу Прерывание 1, выдаваемому блоком клавиатуры 8 или сигнатурным анализатором 1 на шину управлени  при этом нажатии, процессор 4 разрешает работу сигнатурного анализатора 1, т.е. по приходу сигнала Старт от ОД на соответствующий вход сигнатурного анализатора 1 в нем начинаетс  формирование сигнатуры. По приходу сигнала Стоп формирование сигнатуры завершаетс , и она поступает на шину данных. Одновременно сигнатурный анализатор 1 выдает на шину управлени  сигнал Прерывание 2, по которому процессор 4 считывает сигнатуру, присутствующую на шине данных и снимает с шины адреса адрес сигнатурного анализатора 1, отключа  последний от шины данных . Далее процессор 4 сравнивает номер j проверенного ТЭЗа с числом 1. Если j 1, т.е. была сн та сигнатура Sj с ТЭЗа, номер которого соответствует проверочной части кода Ка, то S) суммируетс  с соответствующим символом Sj обобщенной сигнатуры.
О j (г- 1) 1 и выдаетс  на шину данных В противном случае сигнатура Sj поступает на шину данных непосредственно. Далее процессор 4 осуществл ет сдвиг блока 2.
Такой процесс повтор етс  дл  всех щ сигнатур первой области. После щ-го сдвига анализируетс  содержимое регистров 13 и 14, как было описано дл  кода К2. в результате чего либо выдаетс  номер неисправного ТЭЗа текущей области и процесс останавливаетс , либо переходит к следующей области. Если неисправность не обнаружена ни в одной области, то выдаетс  сообщение об отсутствии неисправных ТЭЗов и процесс останавливаетс . Чтобы вновь запустить его, необходимо нажать в блоке 8 клавишу Сброс.
В данном случае дл  хранени  обобщенных сигнатур I областей, кажда  из которых содержит по 257 ТЭЗов, требуетс  2x8x1 161 бит пам ти, а при использовании прототипа требовалось 257x8x1 20561 бит, т.е. затраты пам ти уменьшены в 128,5 раз.
Когда ОД содержит I областей, сигнатура каждого ТЭЗа - m-разр дна  и возможны неисправности не более чем в одном ТЭЗе каждой области. Пусть GF(2mp) - наименьшее расширение пол  GF(2m), содержащее все корни G(x). Тогда число 2т-ичных проверочных символов кода К2 Хемминга над GF(2m) равно r p и экономи  пам ти дл  ОД в целом составит
II
/ (Z,(n m))/irrri V/ P- где v Eni
число ТЭЗов в ОД. Максимальна  экономи  пам ти получитс , если кажда  область содержит m п (2тр - 1)/(2т-1) ТЭЗов. i ТТ, где п -длина кода Хемминга. Тогда fi l(2mp-1)/(2m-1)(p-1)/p.
С возрастанием m увеличиваетс  разр дность регистров блока 2, а с возрастанием t - количество этих регистров (и соответственно - сумматоров по модулю два) при некотором усложнении алгоритма работы устройства.
Интервальное значение числа-лроверочных символов, обозначаемое через может быть оценено из выражений дл  нижней
границы ВаршамоваТильберта и верхней
границы Хемминга.
Использу  эти выражени , можно записать
/Ч О
l 2 |{:ln(2m-1))cil(2m-i)1
где d - минимальное рассто ние кода «2, выбор которого определ етс  характером возможных искажений кодовых слов
t (d-1)/2 - кратность неисправностей; a - цела  часть а; m - длина сигнатуры; п - максимальное по област м число ТЭЗов (или длина кода to). Отсюда JLи СЬ2
(2n-1)
logjlTc nCZ - O i/m
и интервальное значение суммарной экономии , определ емое как , лежит в пределах /г и и. где
v0-2 .
/ vm/(log2 gCn P1 -)1):
/z vm/(log2 XCn (2m-1) DI.
Использование устройства  вл етс  экономически выгодным, если ft 1, и тем самым более выгодным, чем больше/ .
Если /$ 1 , а /) 1 , то целесообразность использовани  устройства зависит от конкретно выбранного кода «2. Если дл  этого кода точечное значение /г 1 , то использование устройства  вл етс  экономически выгодным, если же 1 , то использовать устройство невыгодно.
Локализаци  искаженных банков данных производитс  аналогично. На вход Данные блока 1 поступает непосредственно содержимое банков.
При локализации дефектных частей печатных плат состо ние очередной точки платы кодируетс  троичным кодом, например, с помощью лазерной установки.
Наличию проводника соответствует 0. наличию отверсти  - 1, отсутствию проводника и отверсти  - 2. Лучи лазера последовательно пробегают все точки платы. При этом на выходе установки по вл етс  последовательность двоичных эквивалентов троичных символов. Эту последовательность можно разбить на подпоследовательности, соответствующие различным част м платы. Локализаци  дефектных частей производитс  аналогично.
Таким образом, положительный эффект от использовани  изобретени  заключаетс  в увеличении надежности, за счет уменьшени  объема пам ти и снижени  веро тности записи в нее ошибочных сигнатур при определенных соотношени х количества ТЭЗов в област х ОД и кратности их неисправностей. При этом экономи  пам ти достигаетс  как в блоке 5, так и в блоке 7.

Claims (1)

  1. Формула изобретени  Устройство дл  диагностировани  цифровых объектов, содержащее центральный процессор, блок внешней пам ти программ контрол , блок оперативной пам ти, блок посто нной пам ти программ формировани  сигнатур, блок клавиатуры, сигнатурный анализатор и блок индикации, группа входов-выходов данных центрального про0 цессора подключена к группам одноименных входов-выходов блока оперативной пам ти и сигнатурного анализатора, выходам блока внешней пам ти программ контрол , блока посто нной пам ти программ
    5 формировани  сигнатур и блока клавиатуры и входам блока индикации и образует шину данных устройства, группы адресных и управл ющих выходов центрального процессора соединены с одноименными группами
    0 входов блока внешней пам ти программ контрол , блока оперативной пам ти, блока посто нной пам ти программ формировани  сигнатур, блока клавиатуры, сигнатурного анализатора и блока индикации и
    5 образует соответственно шины адреса и управлени  устройства, отличающеес  тем, что с целью повышени  надежности за счет уменьшени  объем пам ти, в него введен блок формировани  обобщенной сигна0 туры, группы входов-выходов данных, входов адреса и управлени  которого подключены к одноименным шинам устройства, причем блок формировани  обобщенной сигнатуры содержит дешифратор, элемент
    5 И, два шинных формировател , группа информационных входов-выходов первого из которых соединена с группой выходов второго шинного формировател  и подключена к шине данных устройства, входы дешифра0 тора подключены к шине адреса устройства, вход сброса формировател  сигнатур, вход режима первого шинного формировател  и первый вход элемента И подключены к шине управлени  устройства, первый выход
    5 дешифратора соединен с вторым входом элемента И и входом разрешени  первого шинного формировател , выход элемента И соединен с тактовым входом формировател  сигнатур, перва  группа выходов которо0 го соединена с группой информационных входов первого шинного формировател , группа выходов которого соединена с группой информационных входов формировател  сигнатур, втора  группа выходов
    5 которого соединена с группой информационных входов второго шинного формировател , вход разрешени  которого подключен к второму выходу дешифратора.
    см
    S
    Включение.
    ,itb--251
    I I
    0б/3дгб /ft Ct.tf .:„Сн гь сигнаг. сT33aTJ
    I / I
    Переписать сигнат Sj и$ cfa. 1 б pti.A Ллока / {
    .1
    BttfanсоЭерж../)Ј,с.на. ш.дан. и оеущ.e4Јui.b.t
    Htr
    far
    ВыЪатьпноль на. w.Aw Uocyiq.tJfut fa. и
    нет
    ВыЪаП на Јл.6емЈщ.: Неие райн ТМ П
    ВыЪать на $л,6сооЈщ.:„№иепра#ные ТЭЗы oTtyTerS.
    l
    Выйеаь nafabnoftn.: fftaeape/енТЗЗГ%
    ±
    ( Останов )
SU894748451A 1989-10-11 1989-10-11 Устройство дл диагностировани цифровых объектов SU1705829A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU894748451A SU1705829A1 (ru) 1989-10-11 1989-10-11 Устройство дл диагностировани цифровых объектов

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU894748451A SU1705829A1 (ru) 1989-10-11 1989-10-11 Устройство дл диагностировани цифровых объектов

Publications (1)

Publication Number Publication Date
SU1705829A1 true SU1705829A1 (ru) 1992-01-15

Family

ID=21474211

Family Applications (1)

Application Number Title Priority Date Filing Date
SU894748451A SU1705829A1 (ru) 1989-10-11 1989-10-11 Устройство дл диагностировани цифровых объектов

Country Status (1)

Country Link
SU (1) SU1705829A1 (ru)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
RU2540805C2 (ru) * 2013-06-04 2015-02-10 Федеральное государственное бюджетное учреждение науки Институт проблем управления им. В.А. Трапезникова Российской академии наук Устройство анализа результатов тестирования для поиска неисправных блоков
RU2633908C1 (ru) * 2016-06-21 2017-10-19 Федеральное государственное бюджетное учреждение науки Институт проблем управления им. В.А. Трапезникова Российской академии наук Устройство анализа результатов тестирования для локализации двукратных неисправностей

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
RU2540805C2 (ru) * 2013-06-04 2015-02-10 Федеральное государственное бюджетное учреждение науки Институт проблем управления им. В.А. Трапезникова Российской академии наук Устройство анализа результатов тестирования для поиска неисправных блоков
RU2633908C1 (ru) * 2016-06-21 2017-10-19 Федеральное государственное бюджетное учреждение науки Институт проблем управления им. В.А. Трапезникова Российской академии наук Устройство анализа результатов тестирования для локализации двукратных неисправностей

Similar Documents

Publication Publication Date Title
US4077028A (en) Error checking and correcting device
US4564944A (en) Error correcting scheme
DE69333411T2 (de) Verfahren und Einrichtung zur Feststellung und Korrektur von Fehlern im Kopffeld von ATM-Zellen
EP0668561B1 (en) A flexible ECC/parity bit architecture
US4013997A (en) Error detection/correction system
JPS6116351A (ja) システムメモリ用単一誤り訂正回路
KR850003648A (ko) 순해부호의 복호화 방법 및 장치(decoding method and. apparatus for cyclic codes)
SU1705829A1 (ru) Устройство дл диагностировани цифровых объектов
US4884194A (en) Multiprocessor computer system which includes N parallel-operating modules and an external apparatus, and computer module for use in such a system
US4698813A (en) Arrangement for correcting burst errors in shortened cyclical block codes
EP0310220B1 (en) An apparatus useful for correction of single bit errors and detection of double bit errors in the transmission of data
SU555395A1 (ru) Устройство дл ввода информации
SU746745A1 (ru) Запоминающее устройство
SU985959A1 (ru) Декодер итеративного кода
JPS60116230A (ja) 積符号の復号方法
SU794728A1 (ru) Устройство декодировани сКОРРЕКциЕй ОшибОК
JP2730518B2 (ja) キーボード
SU1038944A1 (ru) Микропрограммное устройство управлени с контролем
SU1149263A1 (ru) Устройство дл обнаружени и исправлени ошибок
SU610174A1 (ru) Логическое запоминающее устройство
RU2006971C1 (ru) Запоминающее устройство с коррекцией ошибок в выходной информации
JPH10294720A (ja) 信号伝送回路及び信号伝送方法
SU734656A1 (ru) Устройство дл межкомплексного сопр жени
SU741267A1 (ru) Микропрограммное устройство управлени с исправлением ошибок
SU1532979A1 (ru) Посто нное запоминающее устройство с самоконтролем