SU1667156A1

SU1667156A1 - Запоминающее устройство с исправлением ошибок

Info

Publication number: SU1667156A1
Application number: SU894675763A
Authority: SU
Inventors: Олег Владимирович Росницкий; Владимир Николаевич Ковалев; Анатолий Иванович Савельев; Ольга Федоровна Лашкова; Лев Владимирович Алексеев; Александр Дмитриевич Жучков; Сергей Борисович Торотенков
Original assignee: Предприятие П/Я Г-4677; Московский Текстильной Институт Им.А.Н.Косыгина
Priority date: 1989-04-11
Filing date: 1989-04-11
Publication date: 1991-07-30

Abstract

Изобретение относитс к вычислительной технике и может быть использовано при создании систем пам ти при блочной организации считывани информации. Целью изобретени вл етс повышение надежности устройства. Устройство содержит накопитель, регистр адреса, первый и второй коммутаторы, блок кодировани , блок коррекции, блок построчного контрол , блок обнаружени ошибок, сумматор, счетчик, группу элементов И. В режиме записи массива в устройстве формируютс контрольные разр ды по каждой строке (слову) и контрольна сумма массива. В режиме считывани данные о наличии ошибок при построчном контроле и текуща контрольна сумма массива поступают в блок обнаружени ошибок, формирующий сигналы корректируемой и некорректируемой ошибок. Дл коррекции ошибок осуществл етс повторное считывание массива. 3 ил.

Description

Изобретение относитс к вычислительной технике и может быть использовано при создании систем пам ти при блочной организации считывани информации

Цель изобретени - повышение надежности устройства.

На фиг.1 приведена схема запоминающего устройства с исправлением ошибок; на фиг.2 - схема блока обнаружени ошибок; на фиг.З - пример реализации сумматора.

Устройство содержит накопитель 1 с адресными 2 и информационными 3 входами, регистр адреса 4, первый коммутатор 5, выходы 6 накопител 1, бл&к коррекции 7, второй коммутатор 8, блок построчного контрол 9, группу элементов И 10, блок обнаружени ошибок 11, вход сброса 12, информационные выходы 13, выходы признаков корректируемой 14 и некорректируемой 15 ошибок, информационные входы 16, блок кодировани 17, вход записи-считывани 18, счетчик 19, сумматор 20, вход обмена 21, адресные входы 22, вход 23 регистра адреса 4.

Блок обнаружени ошибок 11 (фиг.2) содержит одноразр дные сумматоры 24. элемент ИЛИ-НЕ 25, элементы НЕ 26,27, триггер 28, элементы И 29,30, элемент И-НЕ 31 и элемент И-ИЛИ-НЕ 32.

На фиг.З показан вариант выполнени сумматора 20, состо щего из триггеров 33.

Устройство работает следующим образом .

В режиме записи на вход 18 приходит сигнал записи, а информаци поступает на входы 16 устройства и далее в блок кодироCS

о VI

ел о

вани 17, в котором вырабатываютс по строкам контрольные разр ды по модулю 2 Входна информаци вмосте с контрольны ми разр дами поступает через коммутатор 8 и коммутатор 5 в накопитель 1 До этого сигналом с входа устройства 12 счетчик 19, сумматор 20 в блок обнаружени ошибок 11 приведены в исходное состо ние С выходов коммутатора 8 информаци с контрольными разр дами поступает в разр дный сумматор 20 по модулю 2, в котором суммируетс весь массив информации При этом счетчик 19 считает копичество поступивших информационных слов по сигналам обмена, поступившим со вход.э 21, После окончани массива информации счетчик 19 вырабатывает сигнал разрешени прохождени суммы из сумматора 20 через коммутатор 5 в накопитель 1.

В режиме считывани информаци из накопител 1 поступает в блок коррекции 7, на блок построчного контрот 9 и через коммутатор 8 на сумматор 20. На вход 18 посгу- паетсигнс / считывани , на вход 21 cut чал и обм-эна В конце массива считанной информации F3 сумматор 20 поступает из накопител 1 контрольное Одновременно происходит нос тронный контроль слов в блоке 9 Если информаци не искажена, то резульга. суммировани м ссиич и контрольного слова чог жеч состо ть ич 0 Эшг результат и реэу/ ьтэт построчи )го контрол поступакп дл акали ,а в блик обнару, ени ошибок 11 (фиг.2)

В случзз. если ь гумме будут содержать с одни 0 и при отсутствии ошибок посфоч- ного контрол , не вырабатываетс сигнал корректируемой 14 или неисправимой ошибки 15. Опрос ошибки формируетс счетчиком 19 в реж 1мрсчитыванни р конце прохождени массива информации и подаетс в блок обнаружени ошибок 11 При отсутствии ошибок ипи в сигнала неисправимой ошибки повторное считывание с коррекцией информации не производитс . Нсиспраьим опибка блв ет дв/х си- лов: если количество единиц в сумме массива . сспи отсутствую, единицы в сумме и имеетс ошибка построчного контрол (состо ние 1 триггер 26). Два вида неисправности объедин ютс в элементе 32, на который приходит также сигма разрешени .

Сигнал корректируемой ошибки 1-1 вырабатываетс элементом И-НЕ 31, кэгда в сумме массива присутствует одн 1 При наличии коррелируемой ошибки т осжипе повторного считывани проис-ицит коррекци информации в блоке орр ч-ции 7

При этом информаци в сумматоре 20 не суммируетс , сумматор находитс в состо нии , которое образовалось при первом считывании Это достигаетс тем, что коммутатор 8 отключен от сумматора.а старший разр д счетчика 19 управл ет 3-м состо нием коммутатора Единица в сумме массива информации свидетельствует об ошибке в стопбце, с выхода сумматора 20 она посту0 лает на элементы И 10, где при повторном считывании складываетс с единицей, котора по вл етс при ошибке в блоке построчного контрол 9. В это же врем на вход блока коррекции 7 из накопител приходит

5 слово, нуждающеес в коррекции. Бит информации , наход щийс в месте пересечени неисправности по строке и столбцу, инвеотируетсч. Откорректированна информаци проходит на выходы устройства

0 13

Claims

Формула изобретени Запоминающее устройство с исправлением ошибок, содержащее накопитель, адресные входы которого подключены к

5 выходам регистра адреса информационные входы которого вл ютс адресными входами устройства, синхровход регистра адреса вл етс входом обмена устройства и под- мкчен к входу выборки накопител , вход

записи считывани которого вл етс одно- .чменннм олодом устройства, информационные входы накопител соединены с вилодами первого коммутатора, информационные входы первой группы которого

Ь подключены к выходам блока кодировани , входы которого вл ютс информационными входами устройства и соединены с информационными входами второй группы первого коммутатора, выходы накопител

0 подключены к входам блока построчного контрол и к входам первой группы блока коррекции, входы второй группы которого соединены с выходами элементов И группы, первые ч вторые входы которых подключе5 ны соответственно к выходу блока построчного контрол и к информационным входам фртьеи группы первого коммутатора, выходы блока коррекции вл ютс информационными выходами устройства, отличаю0 щ е е с тем, что, с целью повышени надежности, в устройство введены сумма- iOp, блок обнаружени ошибок, второй коммутатор и счетчик, причем вход сброса счетчика соединен с входами сброса сумма5 тора и блока обнаружени ошибок и вл етс входом сброса устройства, установочный вход счетчика соединен с входом записи-считывани устройства, синх- счегчика подключен к входу обмена уг тройства, первый, оторой и третий выходы

счетчика подключены соответственно к входу разрешени выборки второго коммутатора , к входу разрешени блока обнаружени ошибок и к управл ющему входу первого коммутатора, информационные входы первой группы второго коммутатора соединены с информационными входами устройства и с выходами блока кодировани , информационные входы второй группы, управл ющий вход и выходы второго коммутатора подключены соответственно к выходам на

копител , к входу записи-считывани устройства и к входам группы сумматора, выходы которого соединены с информационными входами третьей группы первого коммутатора и с информационными входами блока обнаружени ошибок, выходы которого вл ютс выходами признаков корректируемой и некорректируемой ошибок устройства, выход блока построчного контрол подключен к установочному входу блока обнаружени ошибок.

От Юow22

Фиг.

К15

ОтМ

Фиг 2

фиг.З

.