SU883975A2 - Запоминающее устройство с самоконтролем - Google Patents

Description

Изобретение относится к запоминающим устройствам.

По основному авт.свт. № 748515 известно устройство, содержащее накопитель, регистры числа, группы элементов ИЛИ, регистры адреса, счетчик адресов, блок контроля, блок управления и блок местного управления, причем выход накопителя подключен к первым входам первого, второго и· третьего регистров числа, входы накопителя соединены с выходами элементов ИЛИ, входы элементов ИЛИ первой группы подключены к выходам первого и второго регистров адреса, вход которого соединен с выходом счетчика адресов, первый выход второго и выход первого регистров числа подключены к одним из входов второй группы элементов ИЛИ, вторые входы и выходы второ- , го регистра числа соединены, соответственно, с выходом блока местного управления и первым входом блока контроля, второй вход которого соединен с выходом третьего регистра числа, один из выходов блока управления подключен к управляющим входам накопителя, первого и второго регистра адреса, счетчика адресов, первого, второго и третьего регистров числа, блока контроля и блока местного управления. Устройство содержит также четвертый регистр числа, коммутаторы и счетчик адресов, причем входы четвертого регистра числа подключены, соответственно, к выходам накопителя и первого коммутатора, а выходы - к другим входам элементов ИЛИ второй группы и к первому входу второго коммутатора , выход которого подключен к первому входу первого коммутатора, вторые и третьи входы первого и второго коммутатора соединены, соответственно, с первыми выходами блока накопителя и счетчика разрядов, вторые входы которых подключены, соответственно, ко входам счетчика разрядов и блока управления, управляющие входы четвертого регистра числа и коммутаторов соединены с другими выходами блока управления D1.

Недостатком этого устройства является то, что в резервных ячейках не должно быть отказавших разрядов, ограничивающих обращение к запоминающему устройству, так как ячейки с отказавшими разрядами не могут быть использованы в качестве резервных, что снижает надежность устройства.

Цель изобретения - повышение надежности устройства за счет сохранения работоспособности устройства в случае, когда резервные ячейки имеют отказавшие разряды.

Поставленная цель достигается тем, что устройство содержит регистр адреса отказов, вход которого соединен с выходом блока контроля, первый выход - со входом счетчика разрядов, а второй выход подключен ко входам коммутаторов.

На чертеже .представлена структурная схема предлагаемого устройства.

Устройство содержит накопитель 1, имеющий входы 2, первую группу элементов ИЛИ 3, первый регистр 4 адреса, имеющий вход 5, второй регистр 6 адреса, счетчик 7 адресов, К выходам 8 накопителя 1 подключены одни из входов первого регистра 9 числа, второго регистра 10 числа, вход третьего регистра 11 числа и один из входов четвертого регистра 12 числа.

Устройство содержит также вторую группу элементов ИЛИ 13, блок контроля 14, первый 15 и второй 16 коммутаторы, суетчик 17 разрядов, блок 18 управления, блок 19 местного управления, регистр 20 адреса отказов.

При этом выходы 2 накопителя 1 соединены с выходами элементов ИЛИ 3, выходы которых подключены к выходам первого. 4 и второго 5 регистров адреса. Вход регистра 6 соединен с выходом 7 адресов.Выход регистра 9 числа и один из выходов регистра 10 числа подключены к одним из входов элементов ИЛИ 13, выход которых подключен к входу накопителя 1. Другие вход и выход регистра 10 числа соединены, соответственно, с выходом блока 19 местного управления и первым входом блока 14 контроля, второй вход которого подключен к выходу третьего регистра 11 числа, а один из выходов ко входу регистра 20, первый и второй выходы которого подключены, со ответственно, ко входу счетчика 17 разрядов и к входам первого 15 и второго 16 коммутаторов.

Устройство работает следующим образом .

В исходном состоянии счетчик 17 разрядов обнулен. Для каждого линейного участка программы или для массива чисел, которые записываются или считываются последовательно выделяются резервные ячейки накопителя 1. В счетчик 7 адресов при этом записывается адрес первой резервной ячейки, а на вход 5 основного регистра 4 адреса поступает адрес первой ячейки записываемого или считываемого массива чисел.

При записи информации сначала осу- . ществляется контроль исправности разрядов резервной ячейки. Адрес резервной ячейки из счетчика 7 передается через регистр 6 адреса на вход 2 накопителя 1. Производится чтение содержимого резервной ячейки на регистр 10 затем осуществляется запись-считывание обратного кода содержимого резервной ячейки на регистр 11. Содержимое регистров 10 и 11 подается на блок 14 контроля. В случае, если отказавших разрядов в ячейке нет, то регистр 20 и счетчик 17 разрядов остаются в 0 состоянии. При наличиии отказавших разрядов в соответствующие им разряды регистра 20 записывается 1, в счетчик 17 “ количество отказавших разрядов, а в маркерный разряд резервной ячейки накопителя - 1. Далее осуществляется запись массива числа. Число поступает в регистр 9, и содергжимое регистра 4 адреса через элементы ИЛИ 3 подается на вход накопителя 1. Обратный код из регистра 9 через элементы ИЛИ 13 записывается в ячей ку накопителя 1, затем содержимое ячейки считывается на регистр 11 и осуществляется запись-считывание прямого кода числа на регистр 10. Если блок 14 контроля не обнаружил в ячейке отказавшие разряды, то в регистр 4 поступает следующий адрес и аналогично производится запись второго числа. Если же в ячейке есть отказавшие разряды, то блок 14 контроля, счетчик 17 разрядов и дополнительный регистр 20 выдает на коммутатор 15 сигналы, по которым из регистра 9 в младшие разряды регистра 12 передаются разряды числа, соответствующие отказавшим разрядам ячейки, причем в разряды регистра 12, соответствующие 1 регистра 20 (т.е. отказавшие разряды резервной ячейки), запись не производится, они пропускаются и не используются. Затем с блока 14 контроля в счетчик 17 разряда записывается код, соответствующий количеству отказавших разрядов ячейки. Из блока 18 управления и блок 19 местного управления поступает сигнал, по которому в маркерный разряд ячейки накопителя 1 через регистр 10 записывается 1. Аналогично производится запись числа во вторую отказавшую ячейку. Только соответствующие разряды регистра 9 записываются с следующих младших незанятых разрядов регистра 12 (с пропуском разрядов, соответствующих отказавшим разрядам резервной ячейки). После того, как все разряды регистра 12 . заполнятсясчетчик разрядов выдает сигнал заполнения в блок 18 управления. Адрес резервной ячейки из счетчика 7 адресов поступает на регистр 6 адреса и через элементы ИЛИ 3 на вход 2 накопителя 1. Содержимое регистра 12 через .элементы ИЛИ 3 записывается в первую ' резервную ячейку массива чисел. После этого по сигналу из блока 18 управле- ₃₀ ния в счетчике 7 адреса формируется адрес следующей резервной ячейки.

Чтение информации производится следующим образом.

В регистр 4 адреса подается адрес ₃₅ первой ячейки считываемого массива числа, а в счетчик 7 адреса записывается адрес первой резервной ячейки массива чисел. Счетчик 17 разрядов при этом находится в нулевом состоянии. По сигналу из блока 18 управления производится передача содержимого счетчика 7 адреса, через регистр 6 адреса и элементы ИЛИ 3 на вход накопителя 1. Производится чтение числа из резервной ячейки на регистры 12 и 10. Если в маркерном разряде резервной ячейки код 1”,то осуществляется запись-чтение: обратного кода на регистр 11. Содержимое регистров 10 и 11 подается на блок 14 контроля. По сигналам блока 14 записывается 1 в разряды регистра 20, соответствующие отказавшим разрядам резервной ячейки, а в счетчик 17 записывается количество этих разрядов. Если в маркерном разряде код 0, то счетчик 17 и разряды регистра 20 остаются в 0 состоянии.

Затем из регистра 6 адреса поступает адрес первой ячейки считываемого массива числа и производится чтение на регистры 9 и 10. Если в мар5 керном разряде код 0 то, следовательно, в ячейке не было отказавших разрядов и число из регистра 9 поступает на его выход.

Если же в маркерном разряде код Ю 1, то производится запись-чтение обратного кода числа на регистр 11. Содержимое регистров 10 и 11 подается на блок 14 контроля. По сигналам блока 14 контроля, регистра 20, 15 счетчика 17 разрядов через второй коммутатор 16 производится передача младших разрядов регистра 12 в регистр 9, причем разряды регистра 12, соответствующие взведенным разрядам 2о регистра 20, пропускаются. Отказавшие разряды основной ячейки, таким образом, подменяются разрядами резервной ячейки. Число из регистра 9 поступает на его выход. В счетчйк 17 раз25 рядов записывается код, соответствующий количеству использованных разрядов регистра 12. Если все разряды регистра 12 использованы, на что указывает соответствующее состояние счетчика 17 разрядов, то по сигналу из блока 18 управления счетчика 7 адреса формируется адрес следующей резервной ячейки. Содержимое резервной ячейки считывается на регистр 12 и аналогично продолжается считывание массива числа с подменой отказавших разрядов.

Предлагаемое устройство позволяет использовать в качестве резервной ячейки любую ячейку накопителя независимо от наличия в ней отказавших разрядов.

Claims (1)

1. Изобретение относитс  к запоминающим устройствам. По основному авт.свт. № 7 +8515 известно устройство, содержащее накопитель , регистры числа, группы элементов ИЛИ, регистры адреса, счетчик адресов, блок контрол , блок управлени  и блок местного управлени , причем выход накопител  подключен к первым входам первого, второго итретьего регистров числа, входы накопител  соединены с выходами элементов ИЛИ, входы элементов ИЛИ первой группы подключены к выходам первого и второго регистров адреса, вход которого соединен с выходом счетчика адресов, первый выход второго и выход первого регистров числа подключены к одним из входов второй группы элементов ИЛИ, вторые входы и выходы второго регистра числа соединены, соответственно , с выходом блока местного управлени  и первым входом блока конт рол , второй вход которого соединен С выходом третьего регистра числа, один из выходов блока управлени  подключен к управл ющим входам накопител , первого и второго регистра адреса , счетчика адресов, первого, второго и третьего регистров числа, блока контрол  и блока местного управлени . Устройство содержит также четвертый регистр числа, коммутаторы и счетчик адресов, причем входы четвертого регистра числа подключены, соответственно , к выходам накопител  и первого коммутатора, а выходы - к другим входам элементов ИЛИ второй группы и к первому входу второго коммутатора , выход которого подключен к первому входу первого коммутатора, вторые и третьи входы первого и второго коммутатора соединены, соответственно , с первыми выходами блока накопител  и счетчика разр дов, вторые входы которых подключены, соответственно , ко входам счетчика разр дов и блока управлени , управл ющие 8 входы четвертого регистра числа и коммутаторов соединены с другими выходами блока управлени  ll . Недостатком этого устройства  вл етс  то, что в резервных  чейках не должно быть отказавших разр дов, oi раничивающих обращение к запоминающему устройству, так как  чейки с отказавшими разр дами не могут быть использованы в качестве резервных, что снижает надежность устройства. Цель изобретени  - повышение надеж ности устройства за счет сохранени  работоспособности устройства в случае , когда резервные  чейки имеют отказавшие разр ды. Поставленна  цель достигаетс  тем что устройство содержит регистр адре са отказов, вход которого соединен с выходом блока контрол , первый выхьд - со входом счетчика разр дов, а второй выход подключен ко входам коммутаторов. На чертеже .представлена структурна  схема предлагаемого устройства. Устройство содержит накопитель 1, имеющий входы 2, первую группу элементов -ИЛИ 3, первый регистр А адреса , имеющий вход 5, второй регистр 6 адреса, счетчик 7 адресов. К выходам 8 накопител  1 подключены одни из вх дов первого регистра 9 числа, второг регистра 10 числа, вход третьего регистра 11 числа и один из входов четвертого регистра 12 числа. Устройство содержит также вторую группу элементов ИЛИ 13, блок контрол  И, первый 15 и второй 1б комму таторы, су|етчик 17 разр дов, блок 18 управлени , блок 13 местного управле ни , регистр 20 адреса отказов. При этом выходы 2 накопител  1 соединены с выходами элементов ИЛИ 3 выходы которых подключены к выходам первого, k и второго 5 регистров адре са. Вход регистра 6 соединен с выходом 7 адресов.Выход регистра 9 числа и один из выходов регистра 10 числа подключены к одним из входов элементов ИЛИ 13, выход которых подключен к входу накопител  1. Другие вход и выход регистра 10 числа соединены, соответственно, с выходом блока 19 местного управлени  и первым входом блока 14 контрол , второй вход которого подключен к выходу третьего регистра 11 числа, а один из выходов ко входу регистра 20, первый и аторой выходы которого подключены, со4 тветственно, ко входу счетчика разр дов и к входам первого 15 второго 16 коммутаторов. Устройство работает следующим образом . В исходном состо нии счетчик 17 разр дов обнулен. Дл  каждого линейного участка программы или дл  массива чисел, которые записываютс  или считываютс  последовательно выдел ютс  резервные  чейки накопител  1. В счетчик 7 адресов при этом записываетс  адрес первой резервной  чейки , а на вход 5 основного регистра 4 адреса поступает адрес первой  чейки записываемого или считываемого массива чисел. При записи информации сначала осу-. ществл етс  контроль исправности разр дов резервной  чейки. Адрес резервной  чейки из счетчика 7 передаетс  через регистр 6 адреса на вход 2 накопител  1. Производитс  чтение содержимого резервной  чейки на регистр 10 затем осуществл етс  запись-считывание обратного кода содержимого резервной  чейки на регистр 11. Содержимое регистров 10 и 11 подаетс  на блок И контрол . 8 случае, если отказавших разр дов в  чейке нет, то регистр 20 и счетчик 17 разр дов остаютс  в О состо нии. При наличиии отказавших разр дов в соответствующие им разр ды регистра 20 записываетс  1, в счетчик 17 - количество отказавших разр дов, а в маркерный разр д резервной  чейки накопител  - 1. Далее осуществл етс  запись массива числа. Число поступает в регистр 9, и содергжимое регистра 4 адреса через элементы ИЛИ 3 подаетс  на вход накопител  1. Обратный код из регистра 9 через элементы ИЛИ 13 записываетс  в  чей ку накопител  1, затем содержимое  чейки считываетс  «а регистр 11 и осуществл етс  запись-считывание пр мого кода числа на регистр 10. Если блок 14 контрол  не обнаружил в  чейке отказавшие разр ды, то в регистр 4 поступает следующий адрес и аналогично производитс  запись второго числа. Если же в  чейке есть отказавшие разр дь, то блок 14 контрол , счетчик 17 разр дов и дополнительный регистр 20 выдает на коммутатор 15 сигналы, по которым из регистра 9 в младшие разр ды регистра 12 передаютс  разр ды числа, соответствующие отказавшим разр дам  чейки, причем в 58 разр ды регистра 12, соответствующие 1 регистра 20 (т.е. отказавшие разр ды резервной  чейки), запись не производитс , они пропускаютс  и не используютс . Затем с блока k контрол  в счетчик 17 разр да записываетс  код , соотч етствующий количеству отказавших разр дов  чейки. Из блока 18 управлени  и блок 19 местного управлени  поступает сигнал, по которому в маркерный разр д  чейки н копител  1 через регистр 10 записываетс  1. Аналогично производитс  запись числа во вторую отказавшую  чейку. Только соответствующие разр ды регистра 9 записываютс  с следую- щих младших незан тых разр дов регист ра 12 (с пропуском разр дов,соответствующих отказавшим разр дам резервной  чейки). После того, как все разр ды регистра 12 .заполн тс  счетчик разр дов выдает сигнал заполнени  в блок 18 управлени . Адрес резервной  чейки из счетчика 7 адресов поступает на регистр 6 адреса и через элементы ИЛИ 3 на вход 2 накопител  1. Содержимое регистра 12 через .элементы ИЛИ 3 записываетс  в первую резервную  чейку массива чисел. После этого по сигналу из блока 18 управлени  в счетчике 7 адреса формируетс  адрес следующей резервной  чейки. Чтение информации производитс  сле дующим образом. В регистр k адреса подаетс  адрес первой  чейки считываемого массива чи ла, а в счетчик 7 адреса записываетс  адрес первой резервной  чейки массива чисел. Счетчик 17 разр дов при это находитс  в нулевом состо нии. По сиг налу из блока 18 управлени  производитс  передача содержимого счетчика 7 адреса, через регистр 6 адреса и элементы ИЛИ 3 на вход накопител  1. Про изводитс  чтение числа из резервной 12 и 10. Если в ма  чейки на регистры керном разр де резервной  чейки код II 111 , то осуществл етс  запись-чтение ; обратного кода на регистр 11. Содержимое регистров 10 и 11 подаетс  на блок И контрол . По сигналам блока 1 записываетс  1 в разр ды регистра 20, соответствующие отказавшим раз р дам резервной  чейки, а в счетчик 17 записываетс  количество этих разр дов. Если в маркерном разр де код О то счетчик 17 и разр ды 20 остаютс  в О состо регистра 5 Затем из регистра 6 адреса поступает адрес первой  чейки считываемого массива числа и производитс  чтение на регистры 9 и 10. Если в маркерном разр де код О то, следовательно , в  чейке не было отказавших разр дов и число из регистра 9 поступает на его выход. Если же в маркерном разр де код 1, то производитс  запись-чтение обратного кода числа на регистр 11. Содержимое регистров 10 и 11 подаетс  на блок 1 контрол . По сигналам блока 14 контрол , регистра 20, счетчика 17 разр дов через второй коммутатор 16 производитс  передача младших разр дов регистра 12 в регистр 9, причем разр ды регистра 12, соответствующие взведенным разр дам регистра 20, пропускаютс . Отказавшие разр ды основной  чейки, таким образом , подмен ютс  разр дами резервной  чейки. Число из регистра 9 поступает на его выход. В счетчИк 17 разр дов записываетс  код, соответствующий количеству использованных разр дов регистра 12. Если все разр ды регистра 12 использованы, на что указывает соответствующее состо ние счетчика 17 разр дов, то по сигналу из блока 18 управлени  счетчика 7 адреса формируетс  адрес следующей резервной  чейки. Содержимое резервн й  чейки считываетс  на регистр 12 и аналогично продолжаетс  считывание массива числа с подменой отказавших разр дов. Предлагаемое устройство позвол ет использовать в качестве резервной  чейки любую  чейку накопител  независимо от наличи  в ней отказавших разр дов. Формула изобретени  Запоминающее устройство с самокрнтолем по авт.св. № , отлиающеес  тем, что, с целью овышени  надежности устройства, но содержит регистр адреса откаов , вход которого подключен к выхоу блока контрол , первый выход - ко ходу счетчика разр дов, а второй ыход - ко входам коммутаторов. Источники информации рин тые во внимание при экспертизе 1. Авторское свидетельство СССР. , кл. G П С 29/00, 1978 прототип).

   I r