SU748515A1 - Запоминающее устройство с самоконтролем - Google Patents

Description

(54) ЗАПОШНАОДЕЕ УСТРОЙСТВО С САМОКОНТРОЛЕМ Изобретение относитс  к облас.ти запоминающих устройств. Известны запоминающие устройства с самоконтролем. Одно из известных устройств содер жит адресный и ассоциативные запоминающие блоки 1 . Недостатком этого устройства  вл етс  применение ассоциативных isano минающих блоков дл  записи данных при отказах  чеек адресного запоминающего блока, 4to усложн ет устройство .- Из известных устройств наиболее близким техническим решением к данному изобретению  вл етс  запоминающее устройство с самоконтролем, содержащее накопитель, регистры чисЛа группы элементов ИЛИ, регистры адреса , счетчик адресов, блок контрол , блок управлени  и блок местного управлени , причем выход накопител  подключен к первым входам первого .регистра числа и второго регистра числа и ко входу третьего регистра числа, входы накопител  соединены с выходами элементов ИЛИ, входы элементов ИЛИ первой группы подключены к выходам первого регистра адреса и второго регистра адреса, вход которого соединен с выходом счетчика .адресов , первый выход второго регистра числа и выход первого регистра числа подключены к одним из входов второй группы элементов ИЛИ, торые вход и выход второго регистра, числа соединены соответственно с выходом блока местного управлени  и первым входом блока контрол , второй вход которого соединен с выходом третьего регистра числа, один из выходов блока управлени  подключен к управл ющим входам накопител , первого и второго регистра адреса, счетчика адресов первого, второго и третьего регистров числа, блока контрол  и блока местного управлени  И В этом устройс.тве в работоспособ ные разр ды отказавшей  чейки накопител  записываетс  адрес резервной  чейки. Недостатком этого устройства  вл етс  неполное использование работоспособных разр дов в отказавшей  чейке, при записи в нее адреса резервной  чейки, что приводит к снижению эффективной емкости I устройства. Целью изобретени   вл етс  увели чение эффективной емкости запоминающего устройства. Поставленна  цель достигаетс  тем что устройство содержит четвёртый ре гистр числа, коммутаторы и счетчик эазр дов, причем входы, четвертого pts Ьистра числа подключены соответствен но к выходам накопител  и первого ко мутатора, а выходы - к другим входа второй группы элементов ИЛИ и первому входу второго коммутатора, выход которого соединен Ьо вторым входом первого регистра числа, выход ко торого подключен к первому входу пер вого коммутатора, вторые и третьи входы nepiBoro и второго коммутаторов соединен соответственно с первыми взаходами блока контрол  и ; ра;зр :йов, вторые выходы которых -подключены соответственно ко входам сче , чика разр дов и блока управлени , уп равл ющие входы четвертого регистра числа коммутаторов соединены -с дру-., гими выходами блойаупрайлёйШ. На чертеже изображена блок-схема предложенного устройстза,,;..- ,-,.--... Устройство содержит накопитель 1, имеющий входы 2, перйую rpynfiy эле-. ментов ИЛИ 3/ первый регистр адреса 4, второй регистр адреса 5, входы б первого-регистра адреса, счетчик адресов 7. К выходам 8 нйкОпител подключ:ены первые входы пёрвого pefHCTisS чйслй 9, второго регйстра числа 10, вход третьего регистра 1Г и один из входов четвертого 12 регистра числа. ....; . -г ;- -/ --:--у Устройство содержит также вторую группу элементов ИЛИ 13,. блок .конт-, рол  14, первый 15 и второй 1б ком-,. мутаторы, счетчик разр дов 17, блок, управлени  18 и блок местного управ /ленй Сэ , вход 20 и выход 21 устройства .. Входы2 накопител  1 соединены С вы1ходамй элёмелтой ЙЙИ 3, йхбда йо торых подключенй к вваходам первого 4 и второго. 5 регистров адреса. Вход регистра 5 соединен ;с йаходбм ечётчика адресов 7. Выход регистра 9 и первый выход регистра числа 10 подйлйчены кОдним из выходов элементов ИЛИ 13, йЁйсбдйбЧ Ъ й Шд ключен к входу накопител -1. Вторые вход и выход регистра числа 10 соединены соотв,етственно с вшсодом: блока местного управлени  19:И rtep-; ним входом блока контрол  14, второй вход которого подключен к выходу третьего регистра числа 11. Другой вход четвёртого регистра числа 12 подключен к выходу первого коьфлута .тора 15, а выходы регистра 12 - k Другим входам элемейтов ИЛИ 13 и rtep ному вхоДу второго коммутатора 16, выход которого соединен со вторым входом первого регистра числа 9, выход которого соединен с пёрвым о дом Первого кс Шутатора 15. Втор .и третьи входы первого 15 и второго 1/ лсоммутаторов соединены соответст/48515 венно с первьми выходами блока контрол  14 и счетчика разр дов 17. BTOf рой выход блока контрол  14 подключен ко входу счетчика разр дов 17,второй выход которого соединен соВХОДОМ блока управлени  18.Один из выходов блока управлени  18 подключен к управл ющим входам накопител  1, первого 4 и второго 5 регистров адреса, счетчика адресов 7, первого 9, второго 10, третьего. 11 и четвертого 12 регистров числа, блока контрол  14 и Яблока местного управлени  19, другие выходы блока управлени  18 соединены управл ющими входами коммутаторов 15 и. 16. : .. ... ... .. Устройство работает следующим образом . -. . . в исходном состо нии-счетчик раз-р дов 17 обнулен. Дл  калсдого линейного участка программы -или дл  чисел, которые .будут записывать- . с  и считыватьс последовательно, выдел ютс  резервные  чейки накопител  1, в счетчик адресов 7 при этом. йаписываетЬ  адрес первой резервной  чейки, а на вход б основного регистра адреса 4 поступает адрес первой . ....  чейки записываемого или считываемого массива гисел. .: . При записи число через вход 20 поступает в регистр 9, и содержимое , регистра адреса 4 через элементы ИЛИ 3 подаётс  на вход, накопител  1. Обратный код из. регистра 9 через эле .менты ИЛИ 13 записываетс  в  чейку на:кОпйтёл  1 /Затем соДержиМ(эе. . чейки считываетс  на регистр 11. После это;го производитс  запись-считывание пр мого кбда числа на регистр- 10. Содержимое регистров Ю и 11 пОдаетс  на блок контрол  14. Вслучае, ес .лиотказав1ййхразр дов в  чейке нет, то в регистр 4 на вход б подаетс  следующий адрес- и а.налОгично производитс  запись второго чис.ла. Если же в  чейке есть отказавшие разр ды, то бЛОкконтрол  14 и счетчик разр дов 17 выдают на коммутатор сигналы, ;по .которым из регист 1а 9 в младшие разр ды регистра 12 передаютс  разр ду числа, соответствующие отказавшим раз:р дам  чейки, Затем с.,блока контро- . л  .14 в с.четчик разр дов 17 записываетс  код, соответствующий количеству отказавших разр дов  чейки. Из блока управлени  18 в блок местного управлени  i9 Ъоступает сигнал, йо которому в маркерный разр д  чейки накопител  через регистр 10 записываетс  код 1. Аналогично производитс  запись числа во вторую отказавШУЮ  чейку, только соответствующие разр ды регистра 9 записываютс  в.,следующие младшие незан тые разр ды регистра 12. После того, как все разр ды регистра 12 будут заполнены, бчётчик разр дов выдает сигнал зaпoл

нени  в блок управлени  18. Адрес резервной  чейки из счетчика адреса 7 поступает на регистр адреса 5 и через элементы ИЛИ 3 на вход 2 накопител  1. Содержимое регистра 12 элементы ИЛИ 13 записываетс  в первую резервную  чейку массива, чисел. После этого по сигналу из блока управлени  18 в счетчике адреса 7 формируетс  адрес следующей резервной  чейки.

Чтение информации производитс  еледуЩим образом. В. регистр адреса 4 через вход б подаетс  адрес первой  чейки считываемого массива чисел, а в счетчик адреса 7 записываетс  адрес первой резервной  чейки массива чисел. Счетчик разр дов 17 при этом находитс  в нулевом состо нии. По сигналу из блока управлени  18 производитс  передача содержимого счетчика адреса 7 через регистр адреса 5 и элементы ИЛИ 3 на вход 2 накопител  1. Производитс  чтение числа из первой резервной  чейки на регистр 12. Затем из регистра адреса б поступает адрес первой  чейки считываемого массива чисел и производитс  чтение на регистры 9 и 10. Ecли в маркерном разр де код О, то, следовательно, в  чейке не было отказавших разр дов и число из регистра 9 поступает на выход 21.

Если же в маркерном разр де код 1, то производитс  запись-чтение обратного кода числа на регистр 11. Содержимое регистров 10 и 11 подаетс  на блок ко,нтрол  14. По сигналам из блока контрол  14 исчетчика разр дов 17 через второй коммутатор 16 производитс  передача младших разр дов регистра 12 в регистр 9. Разр ды отказавшей  чейки, таким образом, подмен ютс  разр дами резервной  чейки, Число из регистра 9 поступает на выход 21., В счетчик разр дов 17 записываетс  код, соответствующий количест- ву использованных разр дов регистра 12. Если все разр ды регистра 12 будут использованы, на что указывает соответствующее состо ние счетчика разр дов 17, то по сигналу из блока управлени  в сче±чике адреса; 7 формируетс  а,црес следующей резервной  чейки . Содержимое резервной  чейки с итываетс  на регистр 12 и аналогично продолжаетс  считывание массива чи сел с подменой отказавших разр дов.

Технико-эко юмические преимущестйа изобретени  заключаютс : в значительном сокращении количестварезервных  чеек в накопителе при последовательном выборе адресов. Например, если разр дность накопител  равна 32, а в выбранном дл  записи массиве чисел участка пам ти отказали по 2 разр да в 16  чейках, то в известном устройстве потребуетс  16 резервных  чеек , в предоженном - всего лишь одн

748515

 чейка, за счет чего значительно увеличиваетс  эффективна  емкость предложенного запоминающего устройства.

Claims (2)

1.Авторское свидетельство СССР № 529490, кл. G 11 С 29/00, 1976.

2.Авторское свидетельство СССР ;№ 519767, кл. G 11 С 29/00, 1976

(прототип).

ffTiS