SU604036A1 - Резервное запоминающее устройство - Google Patents
Резервное запоминающее устройствоInfo
- Publication number
- SU604036A1 SU604036A1 SU762315285A SU2315285A SU604036A1 SU 604036 A1 SU604036 A1 SU 604036A1 SU 762315285 A SU762315285 A SU 762315285A SU 2315285 A SU2315285 A SU 2315285A SU 604036 A1 SU604036 A1 SU 604036A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- register
- word
- registers
- outputs
- elements
- Prior art date
Links
Landscapes
- Techniques For Improving Reliability Of Storages (AREA)
Description
(54) РЕЗЕРВИРОВАННОЕ ЗАПОМИНАЮЩЕЕ УСТРОЙСТВО
изрегистров сдвига, первые входы -хчемсптов ИЛИ первой группы подключены к выходам другого регистра сдвига, вторые входы - к выходам выходного регистра слова, третьи входы: - к выходам основных регистров слова, выходы 6vTOKOB поразр дного контрол через элементы ИЛИ четвертой группы соединены с одними управл ющими входами коммутаторов и регистров сдвига, другие управл юихие входы которых подключены к выходам дешифратора .
На чертеже показана структурна схема предложенного ЗУ.
Оно содержит регистр 1 адреса, состо п1ий из регистра 2 номера чейки и регистра 3 номера накопител . Регистр 1 имеет информационный вход 4. Регистр 2 подключен к основным регистрам адреса 5 основных накопителей 6 и к буферному резервно.му регистру адреса 7 резервного накопител 8. Регистр 7 св зан с резервным регистром адреса 9 накопител 8. Регистр 3 через дешифратор 10 соединен с накопител ми 6. Предположим, что емкость основного накопит.ел 6 или резервного накопител 8 равна шестнадцати восьмиразр дным информационным словам. В чейках накопител 6 возможнь, например, отказы кратности 1:4. Следовательно, необходимо резервировать четыре разр да дл каждой чейки всех накопителей 6. Очевидно, что в данном примере дл резервировани двух накопителей 6 указанной емкости достаточно использовать один накопитель 8 такой же емкости . В первой половине всех чеек накопител 8 будут находитьс резервные разр ды одноименных чеек первого накопител 6, а во второй половине всех чеек накопител 8 - резервные разр ды одноименных чеек второго накопител 6. Основные регистры слова 11 соединены с соответствующими блоками 12 обнаружени отказов накопителей 6. Выходы регистров 11 подключены непосредственно к одним входам соответствующих блоков 13 поразр дного контрол и через вспомогательные регистры слова 14 - к другим входам блоков 13, выходы блоков 13 св заны через соответствующие элементы И 15 с регистрами 11. Входы буферных регистров слова 16 соединены непосредственно с выходами дешифратора 10 и через соответствующие элементы ИЛИ 17 первой группы - с выходами регистров 11 и с выходным регистром слова 18, имеющим вход 19 и выход 20. Выходы регистров 16 св заны непосредственно с регистрами И и через элементы ИЛИ второй группы 21 - с регистром. 18. Выходы регистров 16 подключены через элементы ИЛИ третьей группы. 22, сдвиговый регистр 23 и коммутатор 24 ко входу резервного регистра слова 25 накопител 8. Регистр 25 соединен с буферным резервным регистром слова 26 накопител 8. Выход регистрй 25 подключен через ком.мутатор 27, сдвиговый регистр 28, соответствующие элементы ИЛИ 17 ковходам регистров 16. Управл ющие входы регистров сдвига 23 и 28 подключены к выходам дещифратора 10 и через элементы ИЛИ четвертой
группы 29 - к выходам блоков 13. Управл ющие входы коммутаторов 24 и 27 св заны с выходами дeuJифpaтopa 10 и через элементы ИЛИ 29 - с выходами блоков 13. Блок управлени 30, имеющий вход 31 и выход 32, под ключей к регистру 1, регистрам 5, регистру 9, дешифратору 10, регистрам 11, блокам 12, блокам 13, регистрам 14, элементам И 15, регистрам 16, регистру 18, регистрам 23 и 28, коммутаторам 24 и 27, регистру 25 и регисто рам 7 и 26.
Предложенное резервированное ЗУ работает следующим образом.
По входу 4 поступает адрес чейки, который записываетс в регистр Г, причем .младИ1ие разр ды адреса записываютс в регистр 3, 5 а старщие разр ды адреса - в регистр 2. По содержимому регистра 3 через дешифратор 10 выбираетс накопитель 6, к которому будет происходить обращение. Пре.шоложи.м, что обращение производитс к первому накопителю 6. 0 Принцип работы одинаков при обращении к любо.му из накопителей 6.
Итак, при обращении к накопителю 6 содержимое регистра 2 поступает на регистр 7 и на регистр 5 накопител 6, а на регистр 16 поступает слово с регистра 18 через элемен5 ты или 17 (при записи) или ничего не поступает (при чтении). При обращении к накопителю 6 всегда производитс предварительное чтение, а затем запись любого нового слова, либо считанного слова (дл восстановлени ). Q Предварительно чтение производитс дл определени того, вл етс ли чейка исправной или отказавщей. Блок 12 в регистре 11 анализирует специальный индикаторный разр д (или группу разр дов), указывающих на наличие или отсутствие отказов в чейке, и выдает соответствующий сигнал в блок 30. Установка индикаторных разр дов в соответствующее состо ние может осуществл тьс , например , предварительно при контроле исправности чеек. При обнаружении отказавшей чейки адрес из регистра 7 поступает в регистр 9 и считываетс содержимое соответствующей чейки накопител 8 на регистр 25.
При записи в исправную чейку накопител 6 записываемое слово с регистра 16 посту-, пает на регистр 11 и далее в накопитель 6, 5 а при чтении из исправной чейки считанное слово поступает с регистра 11 в накопитель 6 (дл восстановлени ) и через элементы ИЛИ 17 регистр 16, элементы ИЛИ 21 - на регистр 18. Запись слова в отказавшую чейку накопител 6 происходит следующим образом.
Блок 12 определ ет по индикаторному разр ду предварительно считанного содержимого чейки, что чейка отказала. При этом пр мой код слова, считанного на регистр 11, передаетс на регистр 14, а обратный. код его записываетс в ту же чейку накопител 6 и считываетс на тот же регистр 11. Затем происходит выдача слов из регистров И и 14 в блок 13. Блок 13 по совпадению пр мого . и обратного кодов одноименных разр дов определ ет отказавшие разр ды и разрешает выдачу из регистра 16 в регистр 11 только тех
разр дов слова, которые соответствуют исправным разр дам чейки накопител 6. Разр ды регистра 16, которые соответствуют отказавшим разр дам чейки накопител 6, по сигиалам из блока 13 (через элементы ИЛИ 29) и но сигналам от дешифратора 10 передаютс через регистр 23 в коммутатор 24. Коммутатор 24 по сигналам от депн|фратора 10 и от блока 13 (через элементы ИЛИ 29) записывает эти разр ды на нужную позицию в регистре 25, т. е. в те разр ды, которые вл ютс резервными дл данного накопител 6. После этого производитс запись слова из регистра 11 в чейку накопител 6 по адресу, записанному в регистре 5, и запись слова из регистра 25 в чейку накопител 8 по адресу, записанному в регистре 9.
Чтение слова из отказавшей чейки накопител 6 происходит следуюш,им образом.
Блок 12 определ ет по индикаторному разр ду предварительно считанного содержимого чейки, что чейка отказала. Ири этом пр .мой код слова, считанного на регистр И, передаетс на регистр 14. а обратный его код записываетс в ту же чейку накопител 6 и считываетс на тот же регистр 11. Далее происходит выдача слов из регистра 11 и из регистра 14 в блок 13. Блок 13 по совпадению пр мого и обратного кодов одноименных разр дов определ ет отказавшие разр ды и разрешает выдачу в обратно.м коде из регистра 11 через элементы ИЛИ 17 в регистр 16 только тех разр дов слова, которые соответствуют исправным разр дам чейки накопител 6. Выдача отказавших разр дов из регистра 11 блокируетс . Слово, считанное из чейки накопител 8 на регистр 25, поступает в коммутатор 27. Ко.ммутатор 27 по сигналам от дешифратора 10 и от блока 13 (через элементы ИЛИ 29) передает на регистр 28 те разр ды, которые вл ютс резервными дл данного накопител 6. Регистр 28 по сигналам от дешифратора 10 и от блока 13 (через элементы ИЛИ 29) выдает резервные разр ды через элементы ИЛИ 17 вместо отказавших разр дов в регистр 16. В результате в регистре 16 находитс правильное слово. После этого происходит восстановление информации: слово из регистра 1 1 в обратном коде записываетс в чейку накопител 6 по адресу, указанному в регистре 5, а слово из регистра 25 записываетс в чейку накопител 8 по адресу, записанному в регистре 9.
Таким образом, предложенное резервированное ЗУ обеспечивает достоверное воспроизведение информации при наличии отказов в чейках основных накопителей, использу дл нескольких основных чеек одну резервную . Это намного экономичнее по сравнению с резервированием основных чеек таким же количеством резервных чеек, так как необходимое число резервных чеек и)и этом С1 ижа1|с .
Форму,la изобретени
Резервированное запоминающее устройство, содержашее основные и резервные накопители, подключенные соответственно к основным и резервным регистра.м адреса н регистрам с.юва , регистр номера чейки, подключенный к основным регистра.м адреса и буферному резервному регистру адреса, соединенному с резервны .м регнстро.м адреса, регистр номера накопител , подключенный через дешифратор к основным накопител м, блоки обнаружени отказов , соединенные с основными регистрами слова, вспомогательные регистры- слова, входы которых подключены к выходам основных регистров слова, блоки поразр дного контрол , одни входы которых соединены с выходами вспомогательных регистров слова, другие входы - с выходами основных регистров слова, а выходы блоков поразр дного контрол подключены через элементы И ко входам основных регистров слова, коммутаторы, регистры сдвига, выход одного из которых через соответствуюпшй коммутатор подключен ко входу резервного регистра CvioBa, выход которого через соответствуюший коммутатор- соединен со входом другого регистра сдвига, группы элементов ИЛИ, выходной регистр слова, соединенный с блоком управлени , отличающеес тем, что, с целью упрощени и повышени эффективной емкости, оно содержит буферный резервный регистр слова, соединенный с резервным регистром слова, .и буферные регистры слова, входы которых подключены соответственно к выходам элементов ИЛИ первой группы и дешифратора, а выходы - непосредственно ко входам основных регистров слова и через элементы ИЛИ второй и третьей группы соответственно - ко входам выходного регистра слова и одного из регистров сдвига,
О первые входы элементов ИЛИ первой группы подключены к выходам другого регистра сдвига , вторые входы - к выходам выходного регистра слова, третьи входы - к выхода.м основных регистров слова, выходы блоков поразр дного контрол через элементы ИЛИ четвертой группы соединены с одними управл ющими входами коммутаторов и регистров сдвига , другие управл ющие входы которых подключены к выходам дешифратора.
Источники информации, прин тые во внимание при экспертизе:
1.Авторское свидетельство СССР .У 385319, кл. G И С 29/00, 1972.
2.Патент США № 3544477, кл. 340- 172.5. 1970.
ИтК
a-i
r
(WJff
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU762315285A SU604036A1 (ru) | 1976-01-16 | 1976-01-16 | Резервное запоминающее устройство |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU762315285A SU604036A1 (ru) | 1976-01-16 | 1976-01-16 | Резервное запоминающее устройство |
Publications (1)
Publication Number | Publication Date |
---|---|
SU604036A1 true SU604036A1 (ru) | 1978-04-25 |
Family
ID=20645937
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU762315285A SU604036A1 (ru) | 1976-01-16 | 1976-01-16 | Резервное запоминающее устройство |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU604036A1 (ru) |
-
1976
- 1976-01-16 SU SU762315285A patent/SU604036A1/ru active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
SU604036A1 (ru) | Резервное запоминающее устройство | |
US5914970A (en) | Computer memory system providing parity with standard non-parity memory devices | |
SU942164A1 (ru) | Запоминающее устройство с автономным контролем | |
SU1075312A1 (ru) | Запоминающее устройство с коррекцией ошибок | |
SU963109A2 (ru) | Запоминающее устройство с самоконтролем | |
SU943843A1 (ru) | Запоминающее устройство с самоконтролем | |
SU1088073A2 (ru) | Запоминающее устройство с обнаружением ошибок | |
SU439020A1 (ru) | Запоминающее устройство с автономным контролем | |
SU1575240A1 (ru) | Посто нное запоминающее устройство с контролем | |
SU903990A1 (ru) | Запоминающее устройство с автономным контролем | |
SU970479A1 (ru) | Запоминающее устройство с автономным контролем | |
SU1128294A1 (ru) | Запоминающее устройство с исправлением ошибок | |
SU1251188A1 (ru) | Запоминающее устройство с самоконтролем | |
SU618799A1 (ru) | Запоминающее устройство с самоконтролем | |
SU1149319A1 (ru) | Резервированное запоминающее устройство | |
JPS6226120B2 (ru) | ||
SU1195391A1 (ru) | Резервированное запоминающее устройство | |
SU847377A1 (ru) | Запоминающее устройство с самоконтролем | |
SU1476476A1 (ru) | Буферное запоминающее устройство | |
SU1081669A1 (ru) | Запоминающее устройство с автономным контролем | |
SU824319A1 (ru) | Запоминающее устройство с самоконтролем | |
SU907582A1 (ru) | Ассоциативное запоминающее устройство | |
SU645208A1 (ru) | Запоминающее устройство с самоконтролем | |
SU1149316A1 (ru) | Запоминающее устройство | |
SU1587600A2 (ru) | Динамическое запоминающее устройство с коррекцией ошибок |