SU1476476A1 - Буферное запоминающее устройство - Google Patents
Буферное запоминающее устройство Download PDFInfo
- Publication number
- SU1476476A1 SU1476476A1 SU874289647A SU4289647A SU1476476A1 SU 1476476 A1 SU1476476 A1 SU 1476476A1 SU 874289647 A SU874289647 A SU 874289647A SU 4289647 A SU4289647 A SU 4289647A SU 1476476 A1 SU1476476 A1 SU 1476476A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- information
- multiplexer
- inputs
- outputs
- input
- Prior art date
Links
Landscapes
- Communication Control (AREA)
Abstract
Изобретение относитс к вычислительной технике и может быть использовано при построении буферных запоминающих устройств в подсистемах ввода измерительной информации. Цель изобретени - упрощение устройства. Поставленна цель достигаетс за счет введени мультиплексора и соответствующей подачи на его входы управл ющих и информационных сигналов, обеспечиваетс запись и восстановление информации из буферного запоминающего устройства с меньшей затратой оборудовани , что приводит к упрощению устройства. 3 ил.
Description
1
Изобретение относитс к вычислительной технике и может быть использовано при построении буферных запоминающих устройств в подсистемах ввода измерительной информации.
Цель изобретени - упрощение устройства .
На фиг. 1 приведена структурна схема предлагаемого устройства; на фиг. 2 - блок мультиплексора и схема подключени к нему управл ющих информационных сигналов; на фиг„ 3 - структурна схема блока формировани адресао
Устройство содержит блок 1 пам ти , блок 2 формировани адреса, мультиплексор 3, информационные входы 4 и выходы 5, входы Б - 8 управлени , выходы 9 - 13,
Блок 2 формировани адреса содержит счетчики 14 и 15, реверсивный счетчик 16, мультиплексор 17 и дешифратор 18„
Устройство работает следующим образом.
При записи информации на информационные входы 4 устройства подаетс входное слово, которое содержит
данные от нескольких измерительных
каналов, где п - разр дность блока 1 пам ти; р - разр дность измерени одного канала о Одновременно на вход 8 режима работы запись-считывание поступает высокий уровень сигнала, разрешающий выполнение операции записи , который подключает к адресным входам блока 1 пам ти выходы счетчица 14 через мультиплексор 17 блока 2 формировани адреса. Сигнал с входа 8 поступает также на вход старшего разр да (ХЗ) адресных входов мультиплексора 3 При нулевых битах на входах XI, Х2 мультиплексора 3 к информационным входам блока 1 пам ти данные каналов 4,, 4-,, 43, 4цв информационном входном слове подключа (Л
Я
О 4ь 1
О
ютс без сдвига. Сигнал с входа 8 записывает данные в блок 1 пам ти по адресу, сформированному на счетчике 14 блока 2 формировани адресас После этого сигнал, поступающий на вход 6 управлени , модифицирует текущий адрес записи и текущий объем заполнени блока 1 пам ти, т„ес содержимое счетчиков 14 и 16 увеличиваетс на единицу
При записи следующего входного слова на входы XI, Х2 мультиплексора 3 подаетс комбинаци 01 с выходов младших разр дов счетчика 14 через мультиплексор, что разрешает прохождение информации с входных информационных шин 4 устройства через мультиплексор 3 на входы блока 1 пам ти со сдвигом на р разр дов, т.е. данные первого канала занимают место данных последнего канала, а данные остальных каналов сдвигаютс , занима место данных предыдущего канала Запись же данных в блок 1 пам ти производитс при этом аналогично описанному
Таким образом, если одно из разр дных сечений блока 1 пам ти отказывает , то сечение это проходит через данные нескольких каналов, упакованных в одно слово, а не через данные одного канала0 Тем самым потери информации распредел ютс между несколькими каналами
При чтении информации из блока 1 пам ти производитс восстановление исходного формата данных. Дл осуществлени этого используетс мультиплексор 3. При выполнении операции чтени , котора производитс при низком уровне сигнала- на входе 8, считанна из блока 1 пам ти по адресу, сформированному на счетчике 15, формаци поступает на соответствующие информационные входы мультиплексора 3. На адресные входы мультиплексора 3 в это врем поступают младшие разр ды (XI, Х2) счетчика 15 и низкий уровень сигнала по входу 8 управлени (ХЗ).Эти сигналы воздействуют на мультиплексор 3 таким образом , чтобы включалась та секци мультиплексора, котора обеспечивала бы сдвиг информации, привод щий считанные из блока 1 пам ти данные в соответствие с тем, какими они поступали на информационные входы 4 устройства. С выходов мультиплексл
0
5
0
5
0
5
0
5
ра 3 восстановленные данные поступают на информационные выходы 5 устройства . Содержимое счетчика 5, т.е. текущий адрес чтени , модифицируетс после каждого цикла чтени сигналом, поступающим по входу 7 управлени . Одновременно с этим уменьшаетс на единицу содержимое реверсивного счетчика 16 объема.
Высокие уровни сигналов на выходах дешифратора 18 блока 2 формировани адреса, т„е„ на выходах 9 и 10 управлени ,свидетельствуют о состо ни х Буфер пуст и Буфер заполнен, которые запрещают обращение к устройству с операци ми чтени и записи соответственно о
Таким образом, за счет введени блока мультиплексора и соответствую- ) щего подключени к его входам управл ющих и информационных сигналов, обеспечиваетс запись и восстановление информации в/из буферного запоминающего устройства с меньшей затратой оборудовани , что приводит к упрощению устройства о
Claims (1)
- Формула изобретениБуферное запоминающее устройство, содержащее блок пам ти, блок формировани адреса, перва группа выходов которого соединена с адресными входами блока пам ти, а первый и второй входы блока формировани адреса вл ютс соответственно входами считывани и записи устройства, третий вход соединен с входом разрешени записи-считывани блока пам ти и вл етс входом разрешени записи- считывани устройства, первый и второй выходы вл ютс соответственно выходами заполненности и отсутстви информации устройства, отличающеес тем, что, с целью упрощени устройства, в него введен мультиплексор, перва группа информационных входов которого вл етс информационными входами устройства, втора группа информационных входов мультиплексора соединена с соответствующими выходами блока пам ти, информационные входы которого подключены к соответствующим выходам мультиплексора и вл ютс информационными выходами устройства, адресные входы мультиплексора соединены с выходами младших разр дов адреса бло51476476 .6ка формировани адреса, вход режима решени записи-считывани блока па- мультиплексора соединен с входом раз- м ти„Фиг.1Фиг.З
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU874289647A SU1476476A1 (ru) | 1987-06-29 | 1987-06-29 | Буферное запоминающее устройство |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU874289647A SU1476476A1 (ru) | 1987-06-29 | 1987-06-29 | Буферное запоминающее устройство |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1476476A1 true SU1476476A1 (ru) | 1989-04-30 |
Family
ID=21321519
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU874289647A SU1476476A1 (ru) | 1987-06-29 | 1987-06-29 | Буферное запоминающее устройство |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1476476A1 (ru) |
-
1987
- 1987-06-29 SU SU874289647A patent/SU1476476A1/ru active
Non-Patent Citations (1)
Title |
---|
Авторское свидетельство СССР № 1049968, кл« G 11 С 9/00, 1982. Авторское свидетельство СССР № 1163358, кл. G 06 F 13/00, 1984. * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR950004854B1 (ko) | 반도체 메모리 장치 | |
JPS5826055B2 (ja) | 並列アクセス記憶装置 | |
KR910006992A (ko) | 메모리 | |
KR960039947A (ko) | 낸드형 플래쉬메모리 아이씨(ic)카드 기록장치 | |
GB1108803A (en) | Address selection control apparatus | |
KR900005328A (ko) | 메모리카드(memory card) | |
SU1476476A1 (ru) | Буферное запоминающее устройство | |
US3938083A (en) | Parity checking a double-frequency coherent-phase data signal | |
KR840002133A (ko) | 데이타 재생장치 | |
SU673203A3 (ru) | Устройство дл контрол пам ти | |
US4932018A (en) | Integrated circuit for generating indexing data in a CD player | |
KR880000208B1 (ko) | 버블 카세트 메모리의 제어방법 및 장치 | |
SU942140A1 (ru) | Оперативное запоминающее устройство | |
SU849302A1 (ru) | Буферное запоминающее устройство | |
JPS5758280A (en) | Method for making memory address | |
SU382147A1 (ru) | Запол\инающее устройство | |
SU824319A1 (ru) | Запоминающее устройство с самоконтролем | |
KR0171907B1 (ko) | Dat시스템에 있어서 데이타 재생회로 | |
SU1163358A1 (ru) | Буферное запоминающее устройство | |
SU450233A1 (ru) | Запоминающее устройство | |
SU429466A1 (ru) | Запоминающее устройствофшд | |
SU1273999A1 (ru) | Запоминающее устройство на цилиндрических магнитных доменах | |
SU410465A1 (ru) | ||
KR970022776A (ko) | 메모리 억세스 장치 및 방법 | |
SU604036A1 (ru) | Резервное запоминающее устройство |