JPS5826055B2 - 並列アクセス記憶装置 - Google Patents

並列アクセス記憶装置

Info

Publication number
JPS5826055B2
JPS5826055B2 JP52141071A JP14107177A JPS5826055B2 JP S5826055 B2 JPS5826055 B2 JP S5826055B2 JP 52141071 A JP52141071 A JP 52141071A JP 14107177 A JP14107177 A JP 14107177A JP S5826055 B2 JPS5826055 B2 JP S5826055B2
Authority
JP
Japan
Prior art keywords
data
address
storage
bus
block
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP52141071A
Other languages
English (en)
Other versions
JPS5368922A (en
Inventor
フイリツプ・キーン・バルツア
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
RCA Corp
Original Assignee
RCA Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by RCA Corp filed Critical RCA Corp
Publication of JPS5368922A publication Critical patent/JPS5368922A/ja
Publication of JPS5826055B2 publication Critical patent/JPS5826055B2/ja
Expired legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
    • G09G5/39—Control of the bit-mapped memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/06—Addressing a physical block of locations, e.g. base addressing, module addressing, memory dedication
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/02—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the way in which colour is displayed
    • G09G5/022—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the way in which colour is displayed using memory planes

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Engineering & Computer Science (AREA)
  • Image Input (AREA)
  • Digital Computer Display Output (AREA)
  • Memory System (AREA)
  • Controls And Circuits For Display Device (AREA)
  • Processing Of Color Television Signals (AREA)

Description

【発明の詳細な説明】 この発明は、データ処理記憶装置に関する。
データ処理方式に用いられる記憶装置は、一時に１ワー
ドずつアクセスされるように設計されている。
その結果、記憶装置へのローディング時間（ｌｏａｄｉ
ｎｇ ｔｉｍｅ）が、その記憶装置のサイクルタイムと
記憶容量すなわち総語数の積に等しくなる。
（１語（ワード）は、１つの記憶位置に記憶され、１単
位として取扱われるデータの量である。
）キャラクタ速度の高い周辺装置に適用されるときはメ
モリサイクルタイムがそのシステムで使用し得るその周
辺装置の数を制限する重大な要因となる。
一時に１語ずつアクセスすることの制約は、たとえば、
１９７６年９月１３日付の米国特許出願第７２２，５８
４号（ＲＣＡ ７０，５８５）明細書記載のように、記
憶装置における１つの表示域を標準のテレビジョン装置
のブラウン管のラスタに写体する場合に現れて来る。
上記の出願には、１つの記憶域を白黒テレビジョンのラ
スタで表示することに速度上の制約のあることと、１つ
の記憶域をカラーテレビジョン装置で表示するにはメモ
リアクセス数の３倍（３個のカラー電子銃に１つずつ）
を必要とすることが開示されている。
この発明の装置は、記憶手段中の位置から各利用手段に
対して並列にデータを伝送するための並列アクセス記憶
装置である。
この装置は、複数個のブロックのアドレス信号を転送す
るためのアドレスバス（例えば後述のバス２８，３８”
）と；データ信号を転送するためのデータバス（例えば
後述のバス２０．３０）と；を備えている。
上記記憶手段は、上記データバスに結合されたデータポ
ートを有する少なくとも１つの第１の記憶ユニット（例
えば後述の装置２５．３５’）を有し：上記利用手段の
第１のもの（例えば後述の装置２４、回路３９）は上記
データバスに結合されていて上記データ信号を上記第１
の記憶ユニット中の位置から受取るようにされている。
また、上記第１の記憶ユニットは上記複数個のアドレス
信号ブロックのうちの第１のブロック（例えば後述のブ
ロックＡ）のアドレス信号に応答して、上記データバス
と上記第１のアドレス信号ブロックのアドレス信号によ
って指定される上記第１の記憶ユニットの記憶位置の１
つとを双方向性をもって結合するようにされている。
更に、上記記憶手段は、データ記憶位置を持ち且つアド
レスバス信号に応答する少なくとも１つの第２の記憶ユ
ニット（例えば後述の装置２３．３３）を有している。
その第２の記憶ユニットは、データバスに結合された端
子であって第２のアドレス信号ブロック（例えば後述の
ブロックＢ）のアドレス信号によって指定される記憶位
置の１つに記憶されるデータをデータバスから受取るた
めの第１のデータ端子と、上記アドレスバス上の第１の
アドレス信号ブロックのアドレス信号によって指定され
る記憶位置からデータを取出すための第２のデータ端子
とを備えるようにされている。
更に、上記利用手段のうちの第２のもの（例えば後述の
装置２１、回路３４）は上記第２の記憶ユニットの第２
のデータ端子に結合されていて上記第２の記憶ユニット
中の位置から転送されるデータを受取るようにされてい
る。
そして、上記第１と第２のブロックのアドレス信号を上
記アドレスバスに供給することによって上記データバス
から上記第１と第２の記憶ユニットの位置にロード（ｌ
ｏａｄ）されたデータが、アドレス信号のうちの上記第
１のブロックのアドレス信号だけを上記アドレスバスに
供給することによって上記第１と第２の記憶ユニット中
の位置から上記第１と第２の利用手段へ並列にそれぞれ
伝送され得るように構成されている。
以下、図を参照してこの発明による並列アクセス記憶装
置の実施例を説明する。
第１図においては、記憶装置が、スイッチング装置を用
いないで、並列のブロックアクセスのできるように構成
されている。
ｌユニットとしての記憶装置２５がワードアドレス信号
およびブロックアドレス信号を含むアドレスバス２８に
結合されている。
ブロックアドレスおよびワードアドレスの動作は通常の
方法で行なわれる。
すなわちワードアドレスは直接復号され、ブロックアド
レスは復号されて記憶ユニットから出力を生成する。
記憶装置２３は、２つのブロックアドレス並びにワード
アドレスを受入れるように結合されているが、また、デ
ータ出力端子とは別の端子に入力データを受入れる。
このような記憶装置は、たとえば、アール・シー・ニー
社の集積回路型式ＣＤＰ１８２２ ＳＤのように市販さ
れている。
第３図は第１図の記憶装置２３をアドレスバス２８を結
合するために利用できる回路の詳細を示す。
上記の集積回路型式ＣＤＰ １８２２ ＳＤのデー
タ集に示されているように、アドレスバス２８からのワ
ード線が記憶装置２３にその専用端子を介して直接結合
されている。
アドレス線は任意の形に区分できるが、第３図の例では
、アドレス線２８は１６本の線から戊り、そのうちの８
本がワードアドレス線、残りの８本がブロックアドレス
線とされている。
このブロックアドレスは、アドレス中の最上位の８ビツ
トであるが、ブロックアドレスのビットのすべての組合
せを用いる必要はない。
８本のブロックアドレス線が、２個のデコーダ４２．４
３に接続すれている。
これらのデコーダ４２．４３は、ブロックアドレスのビ
ットの異なる組合せに応答してアンドゲートへ出力信号
を供給する。
デコーダ４２は、あるブロックアドレスに応答して出力
信号を生じ、豆百不信号によって付勢されたＡＮＤゲー
ト４４を開いてオアゲート４７に出力信号を供給する。
また、デコーダ４３は、ビットの組合せの異なるブロッ
クアドレスに応答して出力信号を発生し、これかＭＷＲ
信号によって付勢されたＡＮＤゲート４５を開いてオア
ゲート４７へ出力信号を供給する。
このオアゲート４７の出力信号によって記憶装置２３が
付勢されるが、この記憶装置２３の他の付勢信号は常に
その動作電圧であって、この実施例では接地端子の信号
Ｃ３ｌ（論理「Ｏ」）である。
ＭＲＤ＠号は記憶装置２３の書入れ中論理「１」であり
、ＭＷＲ信号はその記憶装置の読出し中論理ｒｌＪであ
る。
この記憶装置に記憶させるデータは、データ読出し用の
端子とは別の端子に供給される。
したがって、第３図の回路は、記憶装置２３のあるアド
レスによって指定された位置にデータを書入れ、そのデ
ータをその位置から、書入れ用のアドレスとは別の（ブ
ロック）アドレスを用いて読出すことが可能である。
第１図へ戻って、記憶装置２５は、１つのブロックアド
レスに応動するデコーダを１個だけ持つ標準型の記憶装
置である。
第３の記憶装置２６は前記第２の記憶装置２３と同様に
アドレスバス２８に結合されている。
説明のために、記憶装置２５は、符号Ａで示されるアド
レスブロックにあるすべてのワードアドレスに応動する
ものとする。
記憶装置２３は、データの読出しのためにはブロックＡ
のすべてのワードアドレスに、また、データの書入れの
ためにはブロックＢのすべてのワードアドレスに応動す
る。
（これは第４図においてデコーダ４２がブロックＢに、
デコーダ４３がブロックＡに応動することを意味する。
）記憶装置２５のデータ端子は双方向性であって、通常
の方式でデータバス２０に接続されている。
このデータバス２０はまた記憶装置２３および２６の単
方向性データ入力端子に接続すれ、これらの記憶装置２
３．２６の単方向性データ出力端子が利用装置２１．２
２にそれぞれ接＠されている。
また他の利用装置２４が、入出力用周辺装置として通常
の方式でこのデータバスから情報を受入れるために接＠
されている。
前述のように、利用装置２Ｌ２２，２４をカラーテレビ
ジョン受像機の３つのカラー回路とし、ブロックＡで指
定されるワードアドレスを並列に走査して、３つの画像
を重ねて所望の色を作り出すことにより、記憶装置２３
，２５．２６に記憶されたデータを、カラーテレビジョ
ン受像機に表示することもできる。
第１図の回路を利用する記憶方式の通常の動作では、必
ずしも同一ではないが、ラスク上の同じ点に表示される
べき情報を、その点の色に依存するワードアドレスに対
応させて、記憶装置２３゜２５．２６に書入れる。
記憶装置２５はブロックＡのワードアドレスを用いて、
また記憶装置２３はブロックＢの、記憶装置２６はブロ
ックＣのワードアドレスを用いて、それぞれ書入れられ
る。
これらの記憶装置に書入れられるデータは、データバス
２０を介して供給される。
これらの記憶装置２３，２５．２６の情報がテレビジョ
ンのラスタに表示される（あるいは他の利用装置で用い
られる）べきものであるとき、すべての記憶装置２３．
２５，２６がブロックＡのワードアドレスに応動する。
各記憶装置がけ１−のワードアドレス信号を受けるから
、これら３個の記憶装置からのデータが並列にアクセス
される。
上述の構成では、コンピュータまたはデータ処理装置と
ともに用いるとき、すべての利用可能でアドレス可能な
記憶装置をその装置によって利用することができない。
換言すれば、第１図の構成によれば、ブロックＢのワー
ドアドレスに記憶されたデータをデータバス２０へ読出
してその装置へ送ることができない。
すべてのアドレス可能な位置を完全に利用できるように
するために、ブロックＡのワードアドレスに記憶装置２
５が応動するのと一様に、ブロックＢのワードアドレス
に応動する記憶装置２９が附加されている。
すなわち、記憶装置２３と２９とは並列に書入れられる
が、ブロックＢのワードアドレスを用いて行なわれる記
憶装置２９からのデータ読出しは、ブロックＢ用のデコ
ーダ４２（第３図）が書入れ命令のある間だけその記憶
装置へ付勢信号を供給するので、記憶装置２３には影響
を与えない。
同様にブロックＣ以下のために巨１様の記憶装置も付勢
することもできる。
第２図の装置においては、前記第１図の回路の記憶装置
２３．２５の場合と同様に、アドレスバス３８に、′記
憶装置３５と補助記憶装置３３とが結合されている。
主記憶装置３５は、全幅に亘るワードを持つ。
たとえば、記憶装置３５からのデータ出力信号は、バイ
ト配向方式用の８ビツトの幅を持ち、したがって、扉の
値が８である。
データバスと標準型のテレビジョン受像機３６とを結ぶ
ためのテレビインタフェース回路３９は、前記米国特許
願第７２２，５８４号に詳述されているように構成する
こともできる。
テレビインターフェース３９からの出力信号は、テレビ
ジョン受ｆｔ１３６の回路を働かせるためのスポット輝
度信号と複合巨１期信号である。
スポット色を制御するためには、４ビツトのデータすな
わち記憶装置３３からの４ビツト幅のデータワードを次
のように用いればよい。
色情報に用いられる３つのビットによって、８通りの色
の組合せを指定することができ、第４ビツトは、たとえ
ば光ペン３２のような装置の制御に利用することができ
る。
前記米国特許願第７２２，５８４号明細書記載のように
、記憶装置３５からの出力ビットはインタフェース回路
３９から直列的にシフトサれる。
したがって、主記憶装置３５からの関連出力ビットがテ
レビジョン受像機３６のラスク上に表示されている間、
記憶装置３３からの関連出力ビットがラッチ回路３４に
記憶される。
インタフェース回路３９からラッチ制御信号が取出され
、これがインタフェース回路３９によってデータバス３
０から情報を取出すタイミングに相当する。
ビットと記憶装置との数は、上に例示した値と異なるも
のとすることができる。
また、上記の装置並びに回路はこの発明の概念と実施態
様を説明するために例示したもので、当業者によれば、
この発明の範囲内で種々の改変が可能である。
【図面の簡単な説明】
第１図は、この発明の実施例を示すブロック線図、第２
図は、テレビジョン受像機とともに用いられるこの発明
の実施例を示すブロック線図、第３図は、この発明の実
施例において有用なアドレス回路を示す論理回路図であ
る。 ２０゜３０・・・・・・データバス、２１．３４・・・
・・・第２の利用手段、２３，３３・・・・・・第２の
記憶ユニット、２４，３９・・・・・・第１の利用手段
、２５，３５・・・・・・第１の記憶ユニット、２８．
３８・・・・・・アドレスバス、Ａ、Ｂ・・・・・・第
１及び第２のアドレス信号ブロック。

Claims (1)

  1. 【特許請求の範囲】 １ 記憶手段中の位置から各利用手段に対して並列にデ
    ータを伝送するための並列アクセス記憶装置であって： 複数個のブロックのアドレス信号を転送するためのアド
    レスバスと；データ信号を転送するためのデータバスと
    を備え； 上記記憶手段は、上記データバスに結合されたデータポ
    ートを有する少なくとも１つの第１の記憶ユニットを有
    し；上記利用手段の第１のものは上記データバスに結合
    されていて上記データ信号を上記第１の記憶ユニット中
    の位置から受取るようにされており； また、上記第１の記憶ユニットは上記複数個のアドレス
    信号ブロックのうちの第１のブロックのアドレス信号に
    応答して、上記データバスと上記第１のアドレス信号ブ
    ロックのアドレス信号によって指定される上記第１の記
    憶ユニットの記憶位置の１つとを双方向性をもって結合
    するようにされており； 更に、上記記憶手段は、データ記憶位置を持ち且つアド
    レスバス信号に応答する少なくとも１つの第２の記憶ユ
    ニットを有し、その第２の記憶ユニットは、データバス
    に結合された端子であって第２のアドレス信号ブロック
    のアドレス信号によって指定される記憶位置の１つに記
    憶されるデータをデータバスから受取るための第１のデ
    ータ端子と、上記アドレスバス上の第１のアドレス信号
    ブロックのアドレス信号によって指定される記憶位置か
    らデータを取出すための第２のデータ端子とを備えるよ
    うにされており； 更にまた、上記利用手段のうちの第２のものは、上記第
    ２の記憶ユニットの第２のデータ端子に結合されていて
    上記第２の記憶ユニット中の位置から転送されるデータ
    を受取るようにされており；上記第１と第２のブロック
    のアドレス信号を上記アドレスバスに供給することによ
    って上記データバスから上記第１と第２の記憶ユニット
    の位置にロードされたデータが、アドレス信号のうちの
    上記第１のブロックのアドレス信号だけを上記アドレス
    バスに供給することによって上記第１と第２の記憶ユニ
    ット中の位置から上記第１と第２の利用手段へ並列にそ
    れぞれ伝送され得るように構成された、並列アクセス記
    憶装置。
JP52141071A 1976-11-29 1977-11-24 並列アクセス記憶装置 Expired JPS5826055B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US05/746,430 US4092728A (en) 1976-11-29 1976-11-29 Parallel access memory system

Publications (2)

Publication Number Publication Date
JPS5368922A JPS5368922A (en) 1978-06-19
JPS5826055B2 true JPS5826055B2 (ja) 1983-05-31

Family

ID=25000810

Family Applications (2)

Application Number Title Priority Date Filing Date
JP52141071A Expired JPS5826055B2 (ja) 1976-11-29 1977-11-24 並列アクセス記憶装置
JP57190664A Expired JPS5840773B2 (ja) 1976-11-29 1982-10-28 並列アクセス記憶装置

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP57190664A Expired JPS5840773B2 (ja) 1976-11-29 1982-10-28 並列アクセス記憶装置

Country Status (6)

Country Link
US (2) US4092728A (ja)
JP (2) JPS5826055B2 (ja)
DE (1) DE2753063B2 (ja)
FR (1) FR2372492A1 (ja)
GB (1) GB1596523A (ja)
IT (1) IT1087769B (ja)

Families Citing this family (68)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5438724A (en) * 1977-09-02 1979-03-23 Hitachi Ltd Display unit
JPS5469031A (en) * 1977-11-12 1979-06-02 Sharp Corp Electronic desk computer
US4206457A (en) * 1977-12-27 1980-06-03 Rca Corporation Color display using auxiliary memory for color information
US4276594A (en) * 1978-01-27 1981-06-30 Gould Inc. Modicon Division Digital computer with multi-processor capability utilizing intelligent composite memory and input/output modules and method for performing the same
DE2837709C2 (de) * 1978-08-30 1985-01-31 Standard Elektrik Lorenz Ag, 7000 Stuttgart Schaltungsanordnung zur Behandlung von Teilwörtern in Rechnersystemen
US4236207A (en) * 1978-10-25 1980-11-25 Digital Equipment Corporation Memory initialization circuit
US4250487A (en) * 1978-10-27 1981-02-10 Arnold Robert D Vehicle speed recorder
US4232311A (en) * 1979-03-20 1980-11-04 Chyron Corporation Color display apparatus
US4321692A (en) * 1979-07-09 1982-03-23 National Semiconductor Corporation Bubble memory system having defective minor loops
US4309754A (en) * 1979-07-30 1982-01-05 International Business Machines Corp. Data interface mechanism for interfacing bit-parallel data buses of different bit width
HU180133B (en) * 1980-05-07 1983-02-28 Szamitastech Koord Equipment for displaying and storing tv picture information by means of useiof a computer access memory
US4383296A (en) * 1980-05-16 1983-05-10 Apple Computer, Inc. Computer with a memory system for remapping a memory having two memory output buses for high resolution display with scrolling of the displayed characters
US4344075A (en) * 1980-08-28 1982-08-10 Rca Corporation Timing circuit for the digital generation of composite luminance and chrominance video signal for non-interlaced television raster scan-line pattern
DE3141196A1 (de) * 1980-10-17 1982-06-24 Micro Consultants Ltd., Newbury, Berkshire Videobildverarbeitungsvorrichtung
US4449199A (en) * 1980-11-12 1984-05-15 Diasonics Cardio/Imaging, Inc. Ultrasound scan conversion and memory system
US4410964A (en) * 1980-12-08 1983-10-18 Nordling Karl I Memory device having a plurality of output ports
JPS57113166A (en) * 1980-12-29 1982-07-14 Fujitsu Ltd Data processor
JPS57113164A (en) * 1980-12-31 1982-07-14 Fujitsu Ltd Information processor
US4462028A (en) * 1981-02-19 1984-07-24 Honeywell Information Systems Inc. Access control logic for video terminal display memory
JPS57150190A (en) * 1981-02-27 1982-09-16 Hitachi Ltd Monolithic storage device
US4654781A (en) * 1981-10-02 1987-03-31 Raytheon Company Byte addressable memory for variable length instructions and data
DE3141882A1 (de) * 1981-10-22 1983-05-05 Agfa-Gevaert Ag, 5090 Leverkusen Dynamische schreib- und lesespeichervorrichtung
US4546451A (en) * 1982-02-12 1985-10-08 Metheus Corporation Raster graphics display refresh memory architecture offering rapid access speed
JPS58184668A (ja) * 1982-04-22 1983-10-28 Fanuc Ltd メモリの書込み制御方式
US4575814A (en) * 1982-05-26 1986-03-11 Westinghouse Electric Corp. Programmable interface memory
JPS58209784A (ja) * 1982-05-31 1983-12-06 株式会社東芝 メモリシステム
DE3221481A1 (de) * 1982-06-07 1983-12-08 Valerij Leonidovič Džchunian Halbleiterspeicher
US4636973A (en) * 1982-07-21 1987-01-13 Raytheon Company Vernier addressing apparatus
JPS5919367A (ja) * 1982-07-26 1984-01-31 Toshiba Corp メモリ付ゲ−トアレイ
US4488290A (en) * 1982-08-04 1984-12-11 M/A-Com Linkabit, Inc. Distributed digital exchange with improved switching system and input processor
JPS5930156A (ja) * 1982-08-09 1984-02-17 Sharp Corp マイクロコンピユ−タシステム
US4562435A (en) * 1982-09-29 1985-12-31 Texas Instruments Incorporated Video display system using serial/parallel access memories
US4507731A (en) * 1982-11-01 1985-03-26 Raytheon Company Bidirectional data byte aligner
US4595917A (en) * 1983-06-13 1986-06-17 Vectrix Corporation Data processing technique for computer color graphic system
JPS603771A (ja) * 1983-06-22 1985-01-10 Mitsubishi Electric Corp プログラマブルコントロ−ラのインタ−フエ−ス回路
US4580135A (en) * 1983-08-12 1986-04-01 International Business Machines Corporation Raster scan display system
US4620186A (en) * 1983-08-30 1986-10-28 Zenith Electronics Corporation Multi-bit write feature for video RAM
JPS6066291A (ja) * 1983-09-21 1985-04-16 富士通株式会社 メモリ・プレ−ン書込み制御方式
US4811007A (en) * 1983-11-29 1989-03-07 Tandy Corporation High resolution video graphics system
AU3475184A (en) * 1983-11-29 1985-06-06 Tandy Corp. High resolution video graphics system
US4644503A (en) * 1983-12-30 1987-02-17 International Business Machines Corporation Computer memory system with integrated parallel shift circuits
JPH0644814B2 (ja) * 1984-04-13 1994-06-08 日本電信電話株式会社 画像表示装置
JPS60230689A (ja) * 1984-05-01 1985-11-16 松下電器産業株式会社 表示メモリ−書込制御装置
US4648045A (en) * 1984-05-23 1987-03-03 The Board Of Trustees Of The Leland Standford Jr. University High speed memory and processor system for raster display
US4855903A (en) * 1984-12-20 1989-08-08 State University Of New York Topologically-distributed-memory multiprocessor computer
EP0192139A3 (en) * 1985-02-19 1990-04-25 Tektronix, Inc. Frame buffer memory controller
CA1262969A (en) * 1985-06-25 1989-11-14 Ascii Corporation Memory system
US4992979A (en) * 1985-10-28 1991-02-12 International Business Machines Corporation Memory structure for nonsequential storage of block bytes in multi bit chips
US4783732A (en) * 1985-12-12 1988-11-08 Itt Corporation Two-wire/three-port RAM for cellular array processor
US4773071A (en) * 1986-10-02 1988-09-20 Grumman Aerospace Corporation Memory for storing response patterns in an automatic testing instrument
GB2199678B (en) * 1987-01-13 1990-11-14 Ferranti Plc Pixel memory arrangement for information display system
US4958304A (en) * 1987-03-02 1990-09-18 Apple Computer, Inc. Computer with interface for fast and slow memory circuits
JPS63244245A (ja) * 1987-03-31 1988-10-11 Toshiba Corp 並列アクセス可能な多次元メモリ装置
NL8701392A (nl) * 1987-06-16 1989-01-16 Philips Nv In verschillende modes schakelbare geheugeninrichting.
US4953101A (en) * 1987-11-24 1990-08-28 Digital Equipment Corporation Software configurable memory architecture for data processing system having graphics capability
US5093807A (en) * 1987-12-23 1992-03-03 Texas Instruments Incorporated Video frame storage system
US5113508A (en) * 1988-03-08 1992-05-12 International Business Machines Corporation Data cache initialization
JPH01239439A (ja) * 1988-03-18 1989-09-25 Fuji Photo Film Co Ltd 表面検査装置
US5047760A (en) * 1988-03-23 1991-09-10 Dupont Pixel Systems Limited Crossbar converter
US5073969A (en) * 1988-08-01 1991-12-17 Intel Corporation Microprocessor bus interface unit which changes scheduled data transfer indications upon sensing change in enable signals before receiving ready signal
US5214777A (en) * 1989-03-27 1993-05-25 Ncr Corporation High speed read/modify/write memory system and method
JPH0367372U (ja) * 1989-11-07 1991-07-01
KR0181471B1 (ko) * 1990-07-27 1999-05-15 윌리암 피.브레이든 컴퓨터 데이타 경로배정 시스템
US5287512A (en) * 1990-08-06 1994-02-15 Ncr Corporation Computer memory system and method for cleaning data elements
US5530835A (en) * 1991-09-18 1996-06-25 Ncr Corporation Computer memory data merging technique for computers with write-back caches
EP0646971B1 (de) * 1993-09-30 1997-03-12 Siemens Aktiengesellschaft Zweipoliges SMT-Miniatur-Gehäuse für Halbleiterbauelemente und Verfahren zu dessen Herstellung
JPH09160476A (ja) * 1995-12-12 1997-06-20 Mitsuyuki Masaji 双方向学習の方式およびこれを実施する学習用教材
DE19953717C2 (de) * 1999-11-09 2002-01-17 Sandler C H Gmbh Fasermatte

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3210733A (en) * 1958-08-18 1965-10-05 Sylvania Electric Prod Data processing system
CA830119A (en) * 1963-10-16 1969-12-16 A. Cole Donald Digital storage and generation of video signals
IE37624B1 (en) * 1972-05-19 1977-08-31 Cit Alcatel Polychromatic graphic visual display assembly
JPS5218059B2 (ja) * 1972-08-07 1977-05-19
US3855580A (en) * 1974-01-11 1974-12-17 Gte Automatic Electric Lab Inc Memory system including addressing arrangement
US3858187A (en) * 1974-01-11 1974-12-31 Gte Automatic Electric Lab Inc Read only memory system
JPS559742B2 (ja) * 1974-06-20 1980-03-12

Also Published As

Publication number Publication date
US4150364A (en) 1979-04-17
FR2372492B1 (ja) 1980-08-22
IT1087769B (it) 1985-06-04
FR2372492A1 (fr) 1978-06-23
JPS5368922A (en) 1978-06-19
JPS5840773B2 (ja) 1983-09-07
JPS5890255A (ja) 1983-05-28
DE2753063C3 (ja) 1980-12-04
GB1596523A (en) 1981-08-26
DE2753063B2 (de) 1980-04-10
US4092728A (en) 1978-05-30
DE2753063A1 (de) 1978-06-01

Similar Documents

Publication Publication Date Title
JPS5826055B2 (ja) 並列アクセス記憶装置
US4104624A (en) Microprocessor controlled CRT display system
KR940002296B1 (ko) 반도체 집적회로 장치
US4158227A (en) Paged memory mapping with elimination of recurrent decoding
JP3016490B2 (ja) Ｉｃメモリカード
JPH0343646B2 (ja)
US4789963A (en) Display control apparatus for controlling to write image data to a plurality of memory planes
JPH0313796Y2 (ja)
US5444458A (en) Display data write control device
JPS5960488A (ja) カラ−グラフイツクメモリのデ−タ書き込み装置
JPS6113633B2 (ja)
JPH0346833B2 (ja)
JPS58136093A (ja) 表示制御装置
JPS59178487A (ja) デイスプレイ装置
JPS6122391A (ja) 表示装置の複写制御方式
JP3166323B2 (ja) 画像処理装置
JPS617769A (ja) イメ−ジメモリ書き込み制御方式
JPH01142849A (ja) 加入者線信号装置
JPS6221191A (ja) 表示制御装置
JPS6127584A (ja) デイスプレイ装置
JPH08235054A (ja) 共有メモリ
JPS6121541A (ja) 記憶回路
JPS5997185A (ja) 表示装置
JPS63142966A (ja) イメ−ジ出力装置
JPS5916064A (ja) 共有メモリ装置