DE2753063A1 - Speicherwerk - Google Patents

Speicherwerk

Info

Publication number
DE2753063A1
DE2753063A1 DE19772753063 DE2753063A DE2753063A1 DE 2753063 A1 DE2753063 A1 DE 2753063A1 DE 19772753063 DE19772753063 DE 19772753063 DE 2753063 A DE2753063 A DE 2753063A DE 2753063 A1 DE2753063 A1 DE 2753063A1
Authority
DE
Germany
Prior art keywords
data
memory
address
rail
storage unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19772753063
Other languages
English (en)
Other versions
DE2753063B2 (de
DE2753063C3 (de
Inventor
Phillip Keene Baltzer
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
RCA Corp
Original Assignee
RCA Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by RCA Corp filed Critical RCA Corp
Publication of DE2753063A1 publication Critical patent/DE2753063A1/de
Publication of DE2753063B2 publication Critical patent/DE2753063B2/de
Application granted granted Critical
Publication of DE2753063C3 publication Critical patent/DE2753063C3/de
Granted legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/36Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
    • G09G5/39Control of the bit-mapped memory
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02Addressing or allocation; Relocation
    • G06F12/06Addressing a physical block of locations, e.g. base addressing, module addressing, memory dedication
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/02Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the way in which colour is displayed
    • G09G5/022Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the way in which colour is displayed using memory planes

Description

2753Ü63
70854 / Kö
RCA 70,854 τ'
US-Ser. No. 746,4^50
Filed: November 29, 1976
RCA Corporation
New York, N.Y. (V.St.A.)
Speicherwerk
Die Erfindung betrifft ein Speicherwerk mit einer Adressenleitschiene zum Befördern einer Anzahl von Blöcken von Adressensignalen; mit einer Datenleitschiene zum Befördern von Datensignalen; mit einem Speicher mit mindestens einer einen Datenanschluß aufweisenden ersten Speichereinheit, die bei Empfang von Adressensignalen einer ersten Gruppe von Adressensignalblöcken die Datenleitschiene und die durch diese Gruppe spezifizierte Speicherzelle der ersten Speichereinheit bidirektional miteinander koppelt; und mit einer an die Datenleitschiene angekoppelten ersten Verbraucheranordnung für die Datensignale. Es handelt sich dabei um ein Speicherwerk für Datenverarbeitungszwecke.
In Datenverarbeitungsanlagen verwendete Speicherwerke sind so ausgebildet, daß Zugriff jeweils immer zu einem Wort erfolgt. Dies ergibt eine Speicherbeladezeit, die
809822/0956
-^- 2753U63
gleich ist dem Produkt aus der Zykluszeit des Speichers mal der Speicherkapazität, d.h. der Gesamtanzahl der Wörter. (Ein "Wort" umfaßt die in einer Zelle gespeicherte und als einzelne Einheit behandelte Datenmenge.) Werden periphere Organe mit schneller Zeichenfolge bedient, so wird die Speicherzykluszeit ein bedeutsamer Paktor für die Begrenzung der in der Anlage verwendbaren Anzahl solcher Organe. Die Begrenzung des Zugriffs auf jeweils immer nur ein Wort wird augenfällig, wenn man den Fall der Abbildung eines Bildfeldes in einem Speicher auf dem Raster einer Kathodenstrahlröhre oder, wie in der USA-Patentanmeldung Serial No. 722,584 (eingereicht am 13.9.1976) gezeigt, eines Standard-Fernsehgerätes betrachtet. Die genannte USA-Patentanmeldung zeigt, daß Geschwindigkeitsbegrenzungen bei der Abbildung eines Speicherfeldes auf einem Schwarz-Weiß-Fernsehraeter bestehen; bei einem Farbfernsehgerät erfordert die Abbildung eines Speicherfeldes die dreifache Anzahl von Speicherzugriffen, nämlich jeweils je einen für jedes des drei Farb-Strahlsysteme.
.. Der Erfindung liegt die Aufgabe zugrunde, ein Speicherte rkrm{tet?u9nff werk/zu schaffen, das diese Nachteile vermeidet.
Ein Speicherwerk der eingangs genannten Art ist erfindungsgemäß dadurch gekennzeichnet, daß der Speicher mindestens eine auf die Signale in der Adressenleitschiene ansprechende, Speicherzellen für die Datenspeicherung aufweisende zweite Speichereinheit mit einem an die Datenleitschiene angekoppelten ersten Datenanschluß für den Empfang von in einer durch eine zweite Gruppe von Blöcken von Adressensignalen spezifizierten Speicherzelle der zweiten Speichereinheit zu speichernden Daten und mit einem zweiten Datenanschluß zum Übertragen von Daten aus einer durch die erste Gruppe von Blöcken von Adressensignalen in der Adressenleitschiene spezifizierten Speicherzelle enthält; und daß an den zweiten Datenanschluß der zweiten Speichereinheit eine zweite Verbraucheranordnung für die von dort übertragenen Daten angekoppelt ist.
809822/0956
Erfindungsgemäß wird der Speicher durch Signale adressiert, die in Blockadressen- und Wortadressensignale aufgeteilt sind. Der Speicher ist in Einheiten aufgeteilt, die bei Aktivierung Daten zwischen einer durch die Wortadresse bezeichneten Zelle und Datenanschlüssen übertragen. Blockdecodierer aktivieren die durch die Blockadressensignale adressierte Einheit. Bei gleichzeitiger Aktivierung sämtlicher Einheiten werden die Datenanschlüsse so verkoppelt, daß die Daten von den adressierten Zellen parallel an die Verbraucheranordnungen ausgegeben werden.
Die Erfindung wird nachstehend anhand der Zeichnung im einzelnen erläutert. Es zeigen:
Fig. 1 das Blockschaltschema eines erfindungsgemäß unterteilten Speicherwerkes;
Fig. 2 das Blockschaltschema eines Speicherwerkes gemäß einer anderen Ausführungsform der Erfindung;
Fig. 3 das Blockschaltschema einer Anordnung mit Speicherwerk in der Ausführung nach Fig. 2 in Verbindung mit einem Fernsehempfänger; und
Fig. 4 das Logikschaltschema einer für die Ausführungsform nach Fig. 2 geeigneten Adressierschaltung.
Zu Erläuterungszwecken ist das in Fig. 1 gezeigte Datenspeicherwerk in drei Einheiten 11-13 unterteilt. Die Block- und die Wortadressenleitungen bilden zusammen die vollständige Adresse für jede der Datenspeichereinheiten 11-13, so daß im Normalbetrieb die drei Blöcke (Einheiten) 11-13 als ein einziger Speicher oder ein einziges Speicherwerk arbeiten. Jede der Einheiten spricht auf die gleiche Wortadresse an. Die Blockadresse für jede Einheit wird jeweils in einem eigenen Decodierer 14-16 decodiert. Im lformalbetrieb wird jeweils einer der Decodierer 14-16 durch die Blockadresse aktiviert, und durch das Ausgangssignal dieses Decodierers wird jeweils eines aus einer zugehörigen Gruppe von ODER-Gliedern 17-19 aufgetastet, deren Ausgangssignale die gewählten Speichereinheiten aktivieren. Das Wort in einer gewählten Einheit wird durch die Wortadresse bezeichnet oder spezifiziert.
809822/0956
_^_ 2753U63
Die ODER-Glieder 17-19 empfangen außerdem als auftastende Eingangsgröße ein spezielles Steuer- oder Q-Signal, das sämtliche Einheiten 11-13 gleichzeitig aktivieren kann. Bei an die Datenleitachiene (Datensammelleiter) angekoppelten Datenausgängen jeder Einheit könnten die einzelnen Einheiten von der Datenleitschiene parallel beladen werden. Das heißt, die in der Datenleitschiene anstehenden Daten könnten gleichzeitig an der selben Wortadresse gespeichert werden, wenn das Q-Signal eine logische "1" ist. (Eine gleichzeitige oder simultane Auslesung in eine gemeinsame Datenleitschiene würde zur Folge haben, daß das Datenwort in der Leitschiene die ODER-verknüpften Wörter aus jeder Einheit umfaßt.)
Die Datenleitungen für die einzelnen Speicherblöcke können jeweils an Schalteranordnungen 110-115 angekoppelt werden. Für die Schalteranordnungen kann man Relais oder, wie bei den Anordnungen 112 und 113 gezeigt, durch das Q-Signal betätigte Torschaltungen verwenden. (Eine geeignete Torschaltung ist z.B. die integrierte Schaltung Typ CD4O16A der Firma RCA Corporation.)
Das Q-Signal während des normalen Speicherbetriebs ist eine logische "0". Das Q-Signal "0" aktiviert die Schalter 110, 112 und 114. Wie beim Schalter 112 gezeigt, wird die typische Torschaltung 116 durch das Ausgangssignal eines in der Anordnung enthaltenen Inversionsgliedes 117, das den "O"-Wert des Q-Signals in eine 1M" umkehrt, eingeschaltet oder geöffnet. Das Inversionskreiszeichen zeigt eine interne Umkehranordnung wie das Inversionsglied 117 an. Im Schalter 113 spricht eine Torschaltung 118 auf den "1"-Wert des Q-Signals an. Wenn daher das Q-Signal "0" ist, sind die Datenanschlüsse der Speichereinheiten 11-13 über einzelne Torschaltungen bei jedem Anschluß an die Datenleitschiene angekoppelt. Sämtliche Torschaltungen in einem gegebenen der Schalter 110, 112, 114 sprechen auf das Ausgangssignal eines durch das Q-Signal gesteuerten Inversionsgliedes an. Wenn das Q-Signal "1" ist, sind
809822/09 56
die Datenanschlüsse von der Datenleitschiene entkoppelt und an die entsprechenden Datenanschlüsse von Verbrauchern (oder Eingabe/Ausgabe-Organen) 126-128 angekoppelt, von denen je einer jeder der Speichereinheiten 11-13 zugeordnet ist, wie noch erläutert wird. (Der Ausdruck "Datenanschlüsse" bezieht sich auf diejenigen Anschlüsse von Anordnungen, einschließlich Speichern, über die Datensignale von der betreffenden Anordnung empfangen oder ausgegeben werden.)
Eine Gruppe von Verbrauchern 126-128 ist in gleichartiger Weise an eine Gruppe von Schaltern 120-125 angekoppelt. Die Datenanschlüsse der Schalter sind über weitere Schalter 120, 122 und 124 an die Datenleitschiene angekoppelt. Wenn das Q-Signal "0" ist, sind die Datenanschlüsse der Verbraucher an die Datenleitschiene angekoppelt, und das System arbeitet in normaler Weise. Ist dagegen das Q-Signal eine "1", so ist jeder Verbraucher an eine zugehörige Speichereinheit angekoppelt, so daß parallele Datenübertragungen an gemeinsame Wortzellen in jeder Speichereinheit erfolgen können.
Soll beispielsweise, wie oben angegeben, ein Speicherfeld auf dem Raster eines Farbfernsehgerätes abgebildet werden, so werden die einzelnen Muster für die verschiedenen Farben jeweils in einer entsprechenden der Speichereinheiten 11-13 gespeichert. Die Verbraucher 126-128 sind in diesem Fall Schaltungen von der in der geannten USA-Patentanmeldung beschriebenen Art, d.h. TV-Zwischen- oder Koppeleinheiten, und zwar je eine für jedes Farb-Strahlsyetem des wiedergebenden Fernsehgerätes. Bei beladenen Speichereinheiten wird das Q-Signal auf "1" geschaltet, so daß jedes der ODER-Glieder 17-19 aktiviert und sämtliche Speichereinheiten 11-13 eingeschaltet werden. Zugleich werden durch den "1"-Wert des Q-Signals die Schalter 110,
112, 114, 120, 122 und 124 gesperrt und die Schalter 111,
113, 115, 121, 123 und 125 aktiviert. Die Schalter koppeln jetzt die Datenanschlüsse von jeder Speichereinheit auf die Datenanschlüsse des dazugehörigen Verbrauchers.
809822/09 5 6
-*- 2753Ü63
Die Wortadressenzellen sind der Reihe nach angeordnet oder sequenziert, so daß jede Speichereinheit durch sequentielle Zellen angesteuert wird und die Daten an die dazugehörigen Verbraucher parallel ausgegeben werden.
Soll der normale Betrieb wiederaufgenommen werden, so wird das Q-Signal auf w0w geschaltet. Dadurch werden die Speichereinheiten 11-13 und die Verbraucher 126-128 an die Datenleitschiene angekoppelt, die einzelnen Speichereinheiten vom dazugehörigen Verbraucher entkoppelt oder abgeschaltet und sämtliche Aktivierungseingänge der Speicherblöcke über die ODER-Glieder 17-19 entfernt.
Für die Schalteranordnungen in der Schaltung nach Fig. 1 kann man Relais, Torschaltungen oder anderweitige elektronische Signalschleusen oder Schalter bekannter Art verwenden.
In Fig. 2 ist der Speicher so ausgelegt, daß eine parallele Blockansteuerung ohne die Verwendung von Schalteranordnungen realisierbar ist. Ein Speicherblock 25 ist an eine Adressenleitschiene (Adressensammelleiter) 25 für sowohl Wortadressen- als auch Blockadressensignale angekoppelt. Die Block- und Wortadressierungen erfolgen in der üblichen Weise, d.h. die Wortadreseen werden direkt decodiert, und die Blockadresse wird zur Aktivierung der Ausgabe vom Speicherblock deoediert.
Ein Speicher 23 empfängt zwei Blockadressen sowie die Wortadressen. Der Speicher 23 empfängt außerdem Eingangsdaten an von den Datenausgängen verschiedenen Anschlüssen. Derartige Speicheranordnungen sind im Handel erhältlich, beispielsweise in Form der integrierten Schaltung Typ CDP1822SD der Firma RCA Corporation.
Fig. 4 zeigt im einzelnen eine Schaltung, die zum Koppeln des Speichers 23 (Fig. 2) mit der Adressenleitschiene 28 verwendet werden kann. Die Wortleitungen von
809822/0956
-^. 27531)63
der Adressenleitschiene 28 sind direkt an den Speichermodul 23 über dazu vorgesehene Anschlüsse angekoppelt, wie in den Datenblättern für die Anordnung CDP1822SD gezeigt. Während die Adressenleitungen an sich in beliebiger Weise aufgeteilt werden können, ist bei dem Ausführungsbeispiel nach Fig. 4 vorausgesetzt, daß die Adressenleitschiene 28 16 Leitungen aufweist, von denen acht die Wortadresse und die restlichen acht die Blockadresse führen. Die Elockadressen umfassen die acht höchststelligen Bits der Adresse. Es brauchen jedoch nicht alle Kombinationen von Blockadressenbits verwendet zu werden.
Die acht Blockadressenleitungen sind an zwei Decodierer 42 und 43 angekoppelt, von denen jeder auf eine andere Kombination von Blockadressenbits anspricht, indem er ein Ausgangssignal an ein UND-Glied schickt. Der Decodierer 42 erzeugt bei Empfang einer gegebenen Blockadresse ein Ausgangssignal, durch das ein UND-Glied 44 voraktiviert wird, welches bei Auftastung durch ein Si.jn^i MRD ein Ausgangssignal an ein ODER-Glied 47 schickt. Der Decodierer 43 erzeugt bei Empfang einer anderen Kombination von Blockadressenbits ein Ausgangssignal, durch das ein UND-Glied 45 voraktiviert wird, welches bei Auftastung durch ein Signal MWR ein Ausgangssignal an ein ODER-Glied 47 schickt. Das Ausgangssignal des ODER-Gliedes 47 aktiviert den Speicher 23, dessen anderes Aktivierungssignal permanent an seiner Aktivierspannung liegt; im vorliegenden Tall liegt CS1 an Masse (Signal logisch M0"). Das Signal HRB ist eine "1", wenn Daten in den Speicher 23 eingeschrieben werden. Das Signal MWR ist "1", wenn Daten vom Speicher ausgelesen werden. Die einzuspeichernden Daten werden auf Anschlüsse gegeben, die von den Anschlüssen, über welche die Daten ausgelesen werden, verschieden sind. Die Schaltung nach Fig. 4 ermöglicht daher die Einschreibung von Daten in den Speicher 23 in durch eine gegebene Adresse bezeichneten Zellen sowie die Auslesung der gleichen Daten aus den selben Zellen, die jedoch durch eine andere Adresse (Blockadresse) als die für das Einschreiben verwendete bezeichnet werden.
809822/0956
JB
In der Anordnung nach Fig. 2 ist der Speicher 25 ein Standardspeicher mit nur einem Decodierer, der auf jeweils eine Blockadresse anspricht. Ein dritter Speicher 26 ist in der gleichen Weise, wie für den zweiten Speicher 23 beschrieben, an die Adressenleitschiene 28 angekoppelt. Zu Erläuterungszwecken ist vorausgesetzt, daß der Speicher auf sämtliche Wortadressen in dem mit A bezeichneten Adressenblock anspricht. Der Speieher 23 spricht auf sämtliche Wortadressen im Block A durch Auslesen und im Block B durch Einschreiben von Daten an. (In Fig. 4 bedeutet dies, daß der Decodierer 42 auf den Block B und der Decodierer 43 auf den Block A ansprechen.)
Die Datenanschlüsse des Speichers 25 sind bidirektional (beidseitig gerichtet) und in der üblichen Weise an eine Datenleitschiene 20 angekoppelt. Die Datenleitschiene 20 ist außerdem an die unidirektionalen (einseitig gerichteten) Anschlüsse DATEI EIH der Speicher 23 und 26 angekoppelt. Die unidirektionalen Anschlüsse DATEN AUS der Speicher und 26 sind an Verbraucher 21 bzw. 22 angekoppelt. Ein weiterer Verbraucher 24 empfängt Informationen aus der Datenleitschiene in der üblichen Weise eines peripheren Eingabe/Ausgabe-Organs.
Wie erwähnt, können die Verbraucher 21, 22 und 24 die drei Farbschaltungen eines Fernsehempfängers sein, so daß in den Speichern 23, 25 und 26 gespeicherte Daten durch parallele Abtastung der Wortadressen im bezeichneten Block A und Überlagerung der drei Bilder unter Erzeugung verschiedener Farben nach Wunsch auf dem Farbfernsehempfänger wiedergegeben oder abgebildet werden können.
Im Normalbetrieb eines Systems unter Verwendung der Schaltung nach Fig. 2 werden die Speicher 23, 25 und 26 mit Informationen beladen, die nicht notwendig gleich sind, jedoch an der gleichen Stelle auf dem Raster, entsprechend einer Wortadresse je nach der Farbe an der betreffenden Stelle, abgebildet werden sollen. Es werden
809822/0956
der Speicher 25 unter Verwendung von Wortadressen im Block A, der Speicher 23 von solchen im Block B und der Speicher 26 von solchen im Block C beladen. Die in die Speicher einzugebenden Daten werden über die Datenleitschiene 20 angeliefert. Soll die Information in den Speichern 23, 25 und 26 auf einem Fernsehraster abgebildet (oder von anderweitigen Verbrauchern benutzt) werden, so sprechen alle drei Speicher 23, 25 und 26 auf die Wortadressen im Block A an. Da jeder Speicher die gleichen Wortadressensignale empfängt, werden die Daten aus den drei Speichern parallel angesteuert und abgerufen.
Bei Anwendung in Verbindung mit einem Computer oder einer Datenverarbeitungsanlage schließt die oben beschriebene Anordnung die Verwendung sämtlicher verfügbaren adressierbaren Speicherzellen durch das System aus. Das heißt, die an den Wortadressen im Block B gespeicherten Daten können mit der Anordnung nach Fig. 2 nicht in die Datenleitschiene 20 und von dort in das System bzw. die Anlage ausgelesen werden. Um die volle Ausnützung aller adressierbaren Zellen zu ermöglichen, ist ein zusätzlicher Speicher 29 vorgesehen, der auf Wortadressen im Block B in der gleichen Weise wie der Speicher 25 auf Wortadressen im Block A anspricht. Und zwar werden die Speicher 23 und 29 parallel beladen, während aber durch eine Auelesung aus dem Speicher 29 mit Hilfe einer Wortadreese im Block B der Speicher 23 nicht beeinflußt wird, da der Decodierer 42 (Fig. 4) für den Block B den Speicher lediglich während eines Schreibbefehls mit einem Aktivierungssignal beliefert. Zusätzliche Speicher für den Block C etc. können in der gleichen Weise vorgesehen werden.
In der Anordnung nach Fig. 3 sind ein Speicher 35 und ein Hilfsspeicher 33 an eine Adressenleitschiene 38 in der für dip Speicher 23 und 25 der Schaltung nach Fig. 2 beschriebenen Weise angekoppelt. Der Hauptspeicher 35 hat volle Wortbreite. Beispielsweise sind die Ausgangedatensignale from Speicher 35, für ein Byte-orientiertes
809822/0956
2753Ü63
System, acht Bits breit, d.h. m = 8. Für die Ankopplung
der Satenleitechiene an einen Standard-Fernsehempfänger 36 ist eine TV-Kopplerschaltung 39 vorgesehen, die in der im einzelnen in der eingangs genannten USA-Patentanmeldung Serial No. 722,584 beschriebenen Weise ausgebildet sein kann. Am Ausgang des TV-Kopplers 39 erscheinen die Fleck-Leuchtdichte- und Synchronsignalgemische für die Aktivierung der Schaltungen im Fernsehempfänger 36. Zum Steuern der Fleckfarbe können vier Latenbits - die Breite des Datenwortes aus dem Speicher 33 - in folgender rf/eise verwendet werden: Mit drei für die Farbinformation verwendeten Bits lassen sich acht Farbkombinationen darstellen oder spezifizieren. Das vierte Bit kann für die Steuerung eines Organes wie des Lichtgriffels 32 verwendet werden.
Wie in der genannten USA-Patentanmeldung^ Serial No. 722,584 erläutert, werden die Bits aus dem Speicher 35 seriell von der Kopplerschaltung 39 verschoben. Die Ausgangsbits vom Speicher 33 können daher während der Darstellung der dazugehörigen Bits aus dem Hauptspeicher 35 auf dem Raster des Fernsehempfängers in einem Zwischenspeicher oderMffer 34 gespeichert werden. Das Steuersignal für den Puffer 34 wird der Kopplerschaltung 39 entnommen und entspricht zeitlich der Informationsentnahme aus der Datenleitschiene 30 durch die Kopplerschaltung 39·
Die Anzahl der Bits und Speicher kann gegenüber den vorstehend zu Erläuterungszwecken oder beispielsweise angegebenen Werten geändert werden. Auch"anderweitige Änderungen und Abwandlungen sind im Rahmen der Erfindung möglich.
809822/0956
Leerseite

Claims (9)

  1. ->r- 2753Ü63
    Patentansprüche
    Speicherwerk mit einer Adressenleitschiene zum Befördern einer Anzahl von Blöcken von Adressensignalen; mit einer Datenleitschiene zum Befördern von Datensignalen; mit einem Speicher mit mindestens einer einen Datenanschluß aufweisenden ersten Speichereinheit, die bei Empfang von Adressensignalen einer ersten Gruppe von Adressensignalblöcken die Datenleitschiene und die durch diese Gruppe spzifizierte Speicherzelle der ersten Speichereinheit bidirektional miteinander koppelt; und mit einer an die Datenleitschiene angekoppelten ersten Verbraucheranordnung für die Datensignale, dadurch gekennzeichnet, daß der Speicher mindestens eine auf die Signale in der Adressenleitschiene ansprechende, Speicherzellen für die Datenspeicherung aufweisende zweite Speichereinheit (23, 33) mit einem an die Datenleitschiene angekoppelten ersten Datenanschluß (EIN) für den Empfang von in einer durch eine zweite Gruppe von Blöcken (B) von Adressensignalen spezifizierten Speicherzelle der zweiten Speichereinheit zu speichernden Daten und mit einem zweiten Datenanschluß (AUS) zum Übertragen von Daten aus einer durch die erste Gruppe von Blöcken (A) von Adressensignalen in der Adressenleitschiene spezifizierten Speicherzelle enthält; und daß an den zweiten Datenanschluß der zweiten Speichereinheit eine zweite Verbraucheranordnung (21, 34) für die von dort übertragenen Daten angekoppelt ist.
  2. 2. Speicherwerk nach Anspruch 1, dadurch gekennzeichnet, daß die erste Sjeichereinheit (25, 35) eine zusätzliche Einheit (29) aufweist, die auf die Adressensignale der zweiten Blockgruppe (B) anspricht.
  3. 3. Speicherwerk nach Anspruch 2, insbesondere für die Wiedergabe von in den Zellen der ersten Speiehereinheit gespeicherter Information auf einem Bilddarsteller, der an die Datenleitschiene angekoppelt ist und die aus den
    809822/0956
    OFUGINAL INSPECTED
    - .%* . 17 b 3 U b
    Zellen der ersten Speichereinheit über die Datenleitschiene herausgeholten Informationen abbildet, dadurch gekennzeichnet, daß die zweite Speichereinheit (33) als Hilfsspeicher dient und mit ihrem zweiten Datenanschluß für die Übertragung der Daten aus adressierten Zellen zwecks Modifikation der abgebildeten Informationen an den Bilddarsteller angekoppelt ist.
  4. 4. Speicherwerk nach Anspruch 3, dadurch gekennzeichnet, daß der Bilddarsteller einen Fernsehempfänger enthält.
  5. 5. Speicherwerk nach Anspruch 4, dadurch gekennzeichnet, daß durch die Modifikation der Informationen aus der zweiten Speichereinheit die Farbe der abgebildeten Informationen bestimmt wird.
  6. 6. Speicherwerk nach Anspruch 3, dadurch gekennzeichnet, daß der Bilddarsteller eine an den zweiten Datenanschluß der zweiten Speichereinheil (33) angekoppelte Pufferanordnung (34) für die Zwischenspeicherung der an den Bilddarsteller übertragenen Daten enthält.
  7. 7. Speicherwerk nach Anspruch 3 oder 5, dadurch gekennzeichnet, daß an den zweiten Datenanschluö der zweiten Speichereinheit (33) ein Darstell-Wechselwirkungsorgan (32) angekoppelt ist, das Signale entsprechend dem Isformationslnhalt der Darstellung und der Modifikationsinformation erzeugt.
  8. 8. Speicherwerk nach Anspruch 7, dadurch gekennzeichnet, daß das Wechselwirkungsorgan einen Lichtgriffel enthält.
  9. 9. Speicherwerk für parallelen Zugriff mit einer in Blockadressenleitungen und Wortadressenleitungen aufgeteilten Adressenleitschiene; mit einer Datenleitschiene; mit eine® in mehrere Einheiten aufgeteilten Datenspeicher, wobei jede Einheit auf ein Aktivierungssignal und Signale in den Leitungen der Adressenleitschiene anspricht und
    809822/0956
    Daten zwischen einer durch Signale in den Wortadressenleitungen spezifizierten Zelle der betreffenden Einheit und einem Ausgangsanschluß der Einheit überträgt; mit einer Anzahl von Blockdecodierern, die auf Signale in den Blockadressenleitungen unter Abgabe eines Aktivierungssignals an eine entsprechende der Einheiten ansprechen; mit ersten Koppelanordnungen, welche die Datenanschlüsse der einzelnen Speichereinheiten mit der Datenleitschiene koppeln; durch eine Anzahl von Verbraucheranordnungen mit je einem Datenanschluß; und mit zweiten Koppelanordnungen, welche die Datenanschlüsse der einzelnen Verbraucheranordnungen mit der Datenleitschiene koppeln, dadurch gekennzeichnet, daß einzelne der ersten und der zweiten Koppelanordnungen (z.B. 110, 111 und 120, 121) entsprechende erste und zweite Schalteranordnungen (1 ΙΟΙ 15, 120-125) enthalten, die bei kollektiver Betätigung in einem ersten Zustand die Datenanschlüsse der Speichereinheiten und der Verbraucheranordnungen mit der Datenleitschiene verbinden und in einem zweiten Zustand diese Datenanschlüsse von der Datenleitschiene trennen und den Datenanschluß jeder Verbraucheranordnung mit dem Datenanschluß einer zugehörigen Speichereinheit verbinden; und daß Anordnungen (17, 18, 19 und Anschlüsse nach 11Ο115 und 120-125) vorgesehen sind, die bei Empfang eines Steuersignals (Q) die Speichereinheiten mit einem Aktivierungssignal beliefern und die Schalteranordnungen vom ersten in den zweiten Zustand umschalten.
    809822/09R6
DE2753063A 1976-11-29 1977-11-28 Speicherwerk Granted DE2753063B2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US05/746,430 US4092728A (en) 1976-11-29 1976-11-29 Parallel access memory system

Publications (3)

Publication Number Publication Date
DE2753063A1 true DE2753063A1 (de) 1978-06-01
DE2753063B2 DE2753063B2 (de) 1980-04-10
DE2753063C3 DE2753063C3 (de) 1980-12-04

Family

ID=25000810

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2753063A Granted DE2753063B2 (de) 1976-11-29 1977-11-28 Speicherwerk

Country Status (6)

Country Link
US (2) US4092728A (de)
JP (2) JPS5826055B2 (de)
DE (1) DE2753063B2 (de)
FR (1) FR2372492A1 (de)
GB (1) GB1596523A (de)
IT (1) IT1087769B (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2837709A1 (de) * 1978-08-30 1980-03-06 Standard Elektrik Lorenz Ag Schaltungsanordnung zur behandlung von teilwoertern in rechnersystemen

Families Citing this family (67)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5438724A (en) * 1977-09-02 1979-03-23 Hitachi Ltd Display unit
JPS5469031A (en) * 1977-11-12 1979-06-02 Sharp Corp Electronic desk computer
US4206457A (en) * 1977-12-27 1980-06-03 Rca Corporation Color display using auxiliary memory for color information
US4276594A (en) * 1978-01-27 1981-06-30 Gould Inc. Modicon Division Digital computer with multi-processor capability utilizing intelligent composite memory and input/output modules and method for performing the same
US4236207A (en) * 1978-10-25 1980-11-25 Digital Equipment Corporation Memory initialization circuit
US4250487A (en) * 1978-10-27 1981-02-10 Arnold Robert D Vehicle speed recorder
US4232311A (en) * 1979-03-20 1980-11-04 Chyron Corporation Color display apparatus
US4321692A (en) * 1979-07-09 1982-03-23 National Semiconductor Corporation Bubble memory system having defective minor loops
US4309754A (en) * 1979-07-30 1982-01-05 International Business Machines Corp. Data interface mechanism for interfacing bit-parallel data buses of different bit width
HU180133B (en) * 1980-05-07 1983-02-28 Szamitastech Koord Equipment for displaying and storing tv picture information by means of useiof a computer access memory
US4383296A (en) * 1980-05-16 1983-05-10 Apple Computer, Inc. Computer with a memory system for remapping a memory having two memory output buses for high resolution display with scrolling of the displayed characters
US4344075A (en) * 1980-08-28 1982-08-10 Rca Corporation Timing circuit for the digital generation of composite luminance and chrominance video signal for non-interlaced television raster scan-line pattern
DE3141196A1 (de) * 1980-10-17 1982-06-24 Micro Consultants Ltd., Newbury, Berkshire Videobildverarbeitungsvorrichtung
US4449199A (en) * 1980-11-12 1984-05-15 Diasonics Cardio/Imaging, Inc. Ultrasound scan conversion and memory system
US4410964A (en) * 1980-12-08 1983-10-18 Nordling Karl I Memory device having a plurality of output ports
JPS57113166A (en) * 1980-12-29 1982-07-14 Fujitsu Ltd Data processor
JPS57113164A (en) * 1980-12-31 1982-07-14 Fujitsu Ltd Information processor
US4462028A (en) * 1981-02-19 1984-07-24 Honeywell Information Systems Inc. Access control logic for video terminal display memory
JPS57150190A (en) * 1981-02-27 1982-09-16 Hitachi Ltd Monolithic storage device
US4654781A (en) * 1981-10-02 1987-03-31 Raytheon Company Byte addressable memory for variable length instructions and data
DE3141882A1 (de) * 1981-10-22 1983-05-05 Agfa-Gevaert Ag, 5090 Leverkusen Dynamische schreib- und lesespeichervorrichtung
US4546451A (en) * 1982-02-12 1985-10-08 Metheus Corporation Raster graphics display refresh memory architecture offering rapid access speed
JPS58184668A (ja) * 1982-04-22 1983-10-28 Fanuc Ltd メモリの書込み制御方式
US4575814A (en) * 1982-05-26 1986-03-11 Westinghouse Electric Corp. Programmable interface memory
JPS58209784A (ja) * 1982-05-31 1983-12-06 株式会社東芝 メモリシステム
DE3221481A1 (de) * 1982-06-07 1983-12-08 Valerij Leonidovič Džchunian Halbleiterspeicher
US4636973A (en) * 1982-07-21 1987-01-13 Raytheon Company Vernier addressing apparatus
JPS5919367A (ja) * 1982-07-26 1984-01-31 Toshiba Corp メモリ付ゲ−トアレイ
US4488290A (en) * 1982-08-04 1984-12-11 M/A-Com Linkabit, Inc. Distributed digital exchange with improved switching system and input processor
JPS5930156A (ja) * 1982-08-09 1984-02-17 Sharp Corp マイクロコンピユ−タシステム
US4562435A (en) * 1982-09-29 1985-12-31 Texas Instruments Incorporated Video display system using serial/parallel access memories
US4507731A (en) * 1982-11-01 1985-03-26 Raytheon Company Bidirectional data byte aligner
US4595917A (en) * 1983-06-13 1986-06-17 Vectrix Corporation Data processing technique for computer color graphic system
JPS603771A (ja) * 1983-06-22 1985-01-10 Mitsubishi Electric Corp プログラマブルコントロ−ラのインタ−フエ−ス回路
US4580135A (en) * 1983-08-12 1986-04-01 International Business Machines Corporation Raster scan display system
US4620186A (en) * 1983-08-30 1986-10-28 Zenith Electronics Corporation Multi-bit write feature for video RAM
JPS6066291A (ja) * 1983-09-21 1985-04-16 富士通株式会社 メモリ・プレ−ン書込み制御方式
EP0148564B1 (de) * 1983-11-29 1992-05-06 Tandy Corporation Graphisches Videoanzeigesystem mit grosser Auflösung
US4811007A (en) * 1983-11-29 1989-03-07 Tandy Corporation High resolution video graphics system
US4644503A (en) * 1983-12-30 1987-02-17 International Business Machines Corporation Computer memory system with integrated parallel shift circuits
JPH0644814B2 (ja) * 1984-04-13 1994-06-08 日本電信電話株式会社 画像表示装置
JPS60230689A (ja) * 1984-05-01 1985-11-16 松下電器産業株式会社 表示メモリ−書込制御装置
US4648045A (en) * 1984-05-23 1987-03-03 The Board Of Trustees Of The Leland Standford Jr. University High speed memory and processor system for raster display
US4855903A (en) * 1984-12-20 1989-08-08 State University Of New York Topologically-distributed-memory multiprocessor computer
EP0192139A3 (de) * 1985-02-19 1990-04-25 Tektronix, Inc. Steuergerät für einen Rasterpufferspeicher
CA1262969A (en) * 1985-06-25 1989-11-14 Ascii Corporation Memory system
US4992979A (en) * 1985-10-28 1991-02-12 International Business Machines Corporation Memory structure for nonsequential storage of block bytes in multi bit chips
US4783732A (en) * 1985-12-12 1988-11-08 Itt Corporation Two-wire/three-port RAM for cellular array processor
US4773071A (en) * 1986-10-02 1988-09-20 Grumman Aerospace Corporation Memory for storing response patterns in an automatic testing instrument
GB2199678B (en) * 1987-01-13 1990-11-14 Ferranti Plc Pixel memory arrangement for information display system
US4958304A (en) * 1987-03-02 1990-09-18 Apple Computer, Inc. Computer with interface for fast and slow memory circuits
JPS63244245A (ja) * 1987-03-31 1988-10-11 Toshiba Corp 並列アクセス可能な多次元メモリ装置
NL8701392A (nl) * 1987-06-16 1989-01-16 Philips Nv In verschillende modes schakelbare geheugeninrichting.
US4953101A (en) * 1987-11-24 1990-08-28 Digital Equipment Corporation Software configurable memory architecture for data processing system having graphics capability
US5093807A (en) * 1987-12-23 1992-03-03 Texas Instruments Incorporated Video frame storage system
US5113508A (en) * 1988-03-08 1992-05-12 International Business Machines Corporation Data cache initialization
JPH01239439A (ja) * 1988-03-18 1989-09-25 Fuji Photo Film Co Ltd 表面検査装置
US5047760A (en) * 1988-03-23 1991-09-10 Dupont Pixel Systems Limited Crossbar converter
US5073969A (en) * 1988-08-01 1991-12-17 Intel Corporation Microprocessor bus interface unit which changes scheduled data transfer indications upon sensing change in enable signals before receiving ready signal
US5214777A (en) * 1989-03-27 1993-05-25 Ncr Corporation High speed read/modify/write memory system and method
JPH0367372U (de) * 1989-11-07 1991-07-01
KR0181471B1 (ko) * 1990-07-27 1999-05-15 윌리암 피.브레이든 컴퓨터 데이타 경로배정 시스템
US5287512A (en) * 1990-08-06 1994-02-15 Ncr Corporation Computer memory system and method for cleaning data elements
US5530835A (en) * 1991-09-18 1996-06-25 Ncr Corporation Computer memory data merging technique for computers with write-back caches
EP0646971B1 (de) * 1993-09-30 1997-03-12 Siemens Aktiengesellschaft Zweipoliges SMT-Miniatur-Gehäuse für Halbleiterbauelemente und Verfahren zu dessen Herstellung
JPH09160476A (ja) * 1995-12-12 1997-06-20 Mitsuyuki Masaji 双方向学習の方式およびこれを実施する学習用教材
DE19953717C2 (de) * 1999-11-09 2002-01-17 Sandler C H Gmbh Fasermatte

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3210733A (en) * 1958-08-18 1965-10-05 Sylvania Electric Prod Data processing system
CA830119A (en) * 1963-10-16 1969-12-16 A. Cole Donald Digital storage and generation of video signals
IE37624B1 (en) * 1972-05-19 1977-08-31 Cit Alcatel Polychromatic graphic visual display assembly
JPS5218059B2 (de) * 1972-08-07 1977-05-19
US3858187A (en) * 1974-01-11 1974-12-31 Gte Automatic Electric Lab Inc Read only memory system
US3855580A (en) * 1974-01-11 1974-12-17 Gte Automatic Electric Lab Inc Memory system including addressing arrangement
JPS559742B2 (de) * 1974-06-20 1980-03-12

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2837709A1 (de) * 1978-08-30 1980-03-06 Standard Elektrik Lorenz Ag Schaltungsanordnung zur behandlung von teilwoertern in rechnersystemen

Also Published As

Publication number Publication date
IT1087769B (it) 1985-06-04
DE2753063B2 (de) 1980-04-10
GB1596523A (en) 1981-08-26
FR2372492A1 (fr) 1978-06-23
US4150364A (en) 1979-04-17
JPS5368922A (en) 1978-06-19
FR2372492B1 (de) 1980-08-22
US4092728A (en) 1978-05-30
JPS5826055B2 (ja) 1983-05-31
JPS5840773B2 (ja) 1983-09-07
DE2753063C3 (de) 1980-12-04
JPS5890255A (ja) 1983-05-28

Similar Documents

Publication Publication Date Title
DE2753063A1 (de) Speicherwerk
DE69432886T2 (de) Datenverarbeitungssystem
DE3318829C2 (de) Ausgangsstufe einer Schnittstelle in einem Bussystem
DE2703578A1 (de) Videospeicher
DE2646163B2 (de) Schaltungsanordnung zum Ersetzen fehlerhafter Informationen in Speicherplätzen eines nicht veränderbaren Speichers
DE2803989A1 (de) Wahlfreie zugriffsspeichervorrichtung fuer digitale daten
DE2713648A1 (de) Stromzufuhr-steuervorrichtung fuer speichervorrichtungen
DE3015875A1 (de) Speicherzugriffssystem und verfahren fuer einen zugriff zu einem digitalen speichersystem
DE3207210A1 (de) Monolithische speichervorrichtung
DE3618136C2 (de)
DE3043100C2 (de)
DE2432684B2 (de)
DE2531382A1 (de) Halbleiterspeicher zum blockorientierten lesen und schreiben
DE3218815A1 (de) Verfahren zur verwendung einer speichervorrichtung fuer ein anzeigesystem
DE4022149A1 (de) Halbleiterspeichereinrichtung und betriebsverfahren fuer diese
DE68929514T2 (de) Integrierter Schaltkreis mit synchronem Halbleiterspeicher, ein Verfahren zum Zugriff auf den besagten Speicher sowie ein System, das einen solchen Speicher beihaltet.
DE3200880A1 (de) Halbleiterspeicher
DE3248978T1 (de) Bildanzeigeeinrichtung
DE3743924A1 (de) Speichereinrichtung
DE2218630B2 (de) Schaltungsanordnung zur Steuerung von Unterbrechungssignalen in Datenverarbeitungsanlagen
EP0185260A2 (de) Schnittstelle für direkten Nachrichtenaustausch
DE4137336A1 (de) Ic-karte
DE3422649A1 (de) Interface-schaltung
DE3713111C2 (de)
DE2332555A1 (de) Schadhafte speicherzellen enthaltendes monolithisches halbleiterchip geringer verlustleistung

Legal Events

Date Code Title Description
OAP Request for examination filed
OD Request for examination
C3 Grant after two publication steps (3rd publication)
8339 Ceased/non-payment of the annual fee