DE4137336A1 - Ic-karte - Google Patents
Ic-karteInfo
- Publication number
- DE4137336A1 DE4137336A1 DE4137336A DE4137336A DE4137336A1 DE 4137336 A1 DE4137336 A1 DE 4137336A1 DE 4137336 A DE4137336 A DE 4137336A DE 4137336 A DE4137336 A DE 4137336A DE 4137336 A1 DE4137336 A1 DE 4137336A1
- Authority
- DE
- Germany
- Prior art keywords
- data
- signal
- pull
- attribute information
- card
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G07—CHECKING-DEVICES
- G07F—COIN-FREED OR LIKE APPARATUS
- G07F7/00—Mechanisms actuated by objects other than coins to free or to actuate vending, hiring, coin or paper currency dispensing or refunding apparatus
- G07F7/08—Mechanisms actuated by objects other than coins to free or to actuate vending, hiring, coin or paper currency dispensing or refunding apparatus by coded identity card or credit card or other personal identification means
- G07F7/10—Mechanisms actuated by objects other than coins to free or to actuate vending, hiring, coin or paper currency dispensing or refunding apparatus by coded identity card or credit card or other personal identification means together with a coded signal, e.g. in the form of personal identification information, like personal identification number [PIN] or biometric data
- G07F7/1008—Active credit-cards provided with means to personalise their use, e.g. with PIN-introduction/comparison system
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
- G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
- G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
- G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
- G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06Q—INFORMATION AND COMMUNICATION TECHNOLOGY [ICT] SPECIALLY ADAPTED FOR ADMINISTRATIVE, COMMERCIAL, FINANCIAL, MANAGERIAL OR SUPERVISORY PURPOSES; SYSTEMS OR METHODS SPECIALLY ADAPTED FOR ADMINISTRATIVE, COMMERCIAL, FINANCIAL, MANAGERIAL OR SUPERVISORY PURPOSES, NOT OTHERWISE PROVIDED FOR
- G06Q20/00—Payment architectures, schemes or protocols
- G06Q20/30—Payment architectures, schemes or protocols characterised by the use of specific devices or networks
- G06Q20/34—Payment architectures, schemes or protocols characterised by the use of specific devices or networks using cards, e.g. integrated circuit [IC] cards or magnetic cards
- G06Q20/341—Active cards, i.e. cards including their own processing means, e.g. including an IC or chip
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06Q—INFORMATION AND COMMUNICATION TECHNOLOGY [ICT] SPECIALLY ADAPTED FOR ADMINISTRATIVE, COMMERCIAL, FINANCIAL, MANAGERIAL OR SUPERVISORY PURPOSES; SYSTEMS OR METHODS SPECIALLY ADAPTED FOR ADMINISTRATIVE, COMMERCIAL, FINANCIAL, MANAGERIAL OR SUPERVISORY PURPOSES, NOT OTHERWISE PROVIDED FOR
- G06Q20/00—Payment architectures, schemes or protocols
- G06Q20/38—Payment protocols; Details thereof
- G06Q20/40—Authorisation, e.g. identification of payer or payee, verification of customer or shop credentials; Review and approval of payers, e.g. check credit lines or negative lists
- G06Q20/409—Device specific authentication in transaction processing
- G06Q20/4097—Device specific authentication in transaction processing using mutual authentication between devices and transaction partners
Landscapes
- Engineering & Computer Science (AREA)
- Business, Economics & Management (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Accounting & Taxation (AREA)
- Theoretical Computer Science (AREA)
- Strategic Management (AREA)
- General Business, Economics & Management (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Finance (AREA)
- Computer Security & Cryptography (AREA)
- Computer Networks & Wireless Communication (AREA)
- Computer Hardware Design (AREA)
- Credit Cards Or The Like (AREA)
- Read Only Memory (AREA)
Description
Die Erfindung betrifft eine IC-Karte mit einem Schaltkreis
zur Ausgabe von Attributauskunft (beispielsweise: Typ, Lei
stungsvermögen und Zugriffszeit des IC-Kartenspeichers) .
Fig. 4 ist ein Blockschaltbild, das die Innenstruktur einer
konventionellen bekannten IC-Karte zeigt, die Halbleiter-ROMs
verwendet. Fig. 4 zeigt eine Übergangsstelle 1, eine Be
triebsartsteuerschaltung 2 und einen Adreßdecodierer 3. 4 bis
7 bezeichnen ROMs, und 8 ist ein Adreßeingabepufferspeicher.
9 ist ein Datenausgabepufferspeicher, 10 eine Attributaus
kunft-Erzeugungsschaltung und 11 ein Attributausgabepuffer
speicher.
Ein Betriebsartsteuersignal 21 und ein Kartenfreigabesignal
22, die über die Übergangsstelle 1 eingegeben werden, werden
der Betriebsartsteuerschaltung 2 zugeführt. Eines der Aus
gangssignale der Betriebsartsteuerschaltung 2 ist ein Spei
cherfreigabesignal 23. Das Speicherfreigabesignal 23 wird in
den Adreßdecodierer 3 und den Datenausgabepufferspeicher 9
eingegeben. Dem Adreßdecodierer 3 und dem Adreßeingabepuf
ferspeicher 8 wird über die Übergangsstelle 1 ein Addres
siersignal 26 zugeführt. Der Adreßdecodierer 3 gibt ein Chip
freigabesignal 25 zur Aktivierung eines der ROMs 4 bis 7 aus.
Ein vom Pufferspeicher ausgegebenes Adressiersignal 27 wird
von dem Adreßeingabepufferspeicher 8 in die ROMs 4 bis 7 ein
gegeben. Ein Datensignal 28 oder ein Ausgangssignal der ROMs
4 bis 7 wird als Datensignal 29 über den Datenausgabepuffer
speicher 9 der Übergangsstelle 1 zugeführt. Die Datensignale
28 und 29, die Adressiersignale 26, 26a und 27 und das Chip
freigabesignal 25 sind parallele Signale, die deshalb über
einen Datenbus, einen Adreßbus bzw. einen Signalbus über
tragen werden.
Ein weiteres Ausgangssignal der Betriebsartsteuerschaltung 2
ist ein Attributausgabe-Pufferspeicherfreigabesignal 24.
Dieses Signal wird in einen Attributausgabepufferspeicher 11
eingegeben. Entsprechend der Anzahl von Anschlüssen vorgese
hene Pull-up- und Pull-down-Widerstände 10, die zum Setzen
von Attributauskunft dienen, sind mit dem Attributausgabe
pufferspeicher 11 verbunden. Ein Attributdatensignal 30 zum
Übertragen von Attributauskunft wird als Datensignal 29 über
den Attributausgabepufferspeicher 11 an die Übergangsstelle 1
ausgegeben.
Nachstehend wird die Funktionsweise des oben genannten Aus
führungsbeispiels erläutert.
Die Betriebsartsteuerschaltung 2 wird von zwei Eingangssigna
len, nämlich einem Betriebsartsteuersignal 21 und einem Kar
tenfreigabesignal 22, gesteuert. Wenn das Kartenfreigabe
signal 22 den Hochpegel (H-Pegel) hat, aktiviert das Spei
cherfreigabesignal 23 den Adreßdecodierer 3 und den Daten
ausgabepufferspeicher 9 nicht, und zwar ohne Rücksicht auf
den Pegel des Betriebsartsteuersignals 21. Ferner aktiviert
das Attributausgabe-Pufferspeicherfreigabesignal 24 den
Attributausgabepufferspeicher 11 nicht (im folgenden wird ein
bestimmtes Signal, das einen Schaltkreis nicht aktiviert, als
inaktiv bezeichnet; umgekehrt wird ein bestimmtes Signal, das
einen Schaltkreis aktiviert, als aktiv bezeichnet). Wenn das
Kartenfreigabesignal 22 den Niedrigpegel (L-Pegel) hat, wird
bei H-Pegel des Betriebsartsteuersignals 21 das Speicherfrei
gabesignal 23 aktiv und das Attributausgabe-Pufferspeicher
freigabesignal 24 inaktiv. Wenn das Kartenfreigabesignal 22
den L-Pegel hat, wird das Attributausgabe-Pufferspeicher
freigabesignal 24 aktiv und das Speicherfreigabesignal 23 in
aktiv, wenn das Betriebsartsteuersignal 21 ebenfalls L-Pegel
hat.
Daher hat diese Art von IC-Karte drei Ausgabezustände. Diese
sind:
In diesem Zustand sind sowohl das Speicherfreigabesignal 23
als auch das Attributausgabe-Pufferspeicherfreigabesignal 24
inaktiv. Der Adreßdecodierer 3, die damit verbundenen ROMs 4
bis 7, der Datenausgabepufferspeicher 9 und der Attribut
ausgabepufferspeicher 11 sind nicht aktiviert. In diesem Fall
wird das Datensignal 29 hochohmig gehalten. Um diesen Zustand
zu erreichen, muß das Kartenfreigabesignal 22 auf den H-Pegel
getrieben werden.
In diesem Zustand werden Daten aus ROMs ausgelesen. Das Spei
cherfreigabesignal 23 ist aktiv und der Adreßdecodierer 3 und
der Datenausgabepufferspeicher 9 sind aktiviert. Der Attri
butausgabepufferspeicher 11 ist jedoch nicht aktiviert. Zu
diesem Zeitpunkt wird irgendeiner der ROMs 4 bis 7 nach Maß
gabe der H-Pegel-Adresse 26a des Adressiersignals 26 ausge
wählt und dann durch das Chipfreigabesignal 25 aktiviert.
Daraufhin werden Daten, auf die nach Maßgabe der L-Pegel-
Adresse zugegriffen wird, ausgelesen und als Datensignal 28
herausgeführt und dann als Datensignal 29 über den Datenaus
gabepufferspeicher 9 an die Übergangsstelle 1 ausgegeben. Um
diesen Zustand zu erreichen, muß das Kartenfreigabesignal 22
auf den L-Pegel und das Betriebsartsteuersignal 21 auf den H-
Pegel getrieben werden. Da der Attributausgabepufferspeicher
11 nicht aktiviert ist, wird das Ausgangssignal zu diesem
Zeitpunkt hochohmig gehalten und unterbricht daher nicht den
Datenauslesebetrieb für die ROMs.
In diesem Zustand wird Attributauskunft ausgelesen. Der
Adreßdecodierer 3 und der Datenausgabepufferspeicher 9 sind
nicht aktiviert, das Attributausgabe-Pufferspeicherfreigabe
signal 24 ist aktiv, und der Attributausgabepufferspeicher 11
ist aktiviert. Zu diesem Zeitpunkt ist keiner der ROMs 4 bis
7 aktiviert, sondern die ROMs sind hochohmig gehalten. Der
von den Pull-up- und Pull-down-Widerständen 10 eingestellte
Pegel wird als Attributausgabeinformation ausgelesen und als
Datensignal 29 herausgeführt.
Um diesen Zustand zu erreichen, muß das Kartenfreigabesignal
22 auf den L-Pegel und das Betriebsartsteuersignal 21 eben
falls auf den L-Pegel getrieben werden.
Der Adreßeingabepufferspeicher 8 und der Datenausgabepuffer
speicher 9 sind unbedingt erforderlich, um die Last an der
Übergangsstelle 1 zu verringern und dadurch die Schnittstel
lencharakteristik der Übergangsstelle 1 zu verbessern.
Fig. 5 ist ein Schaltbild, das den Abschnitt B von Fig. 4
ausführlicher zeigt. In Fig. 5 bilden Abschnitte C und D und
ein Teil der Funktionen des Adreßdecodierers eine Betriebs
artsteuerschaltung 2.
Fig. 6 ist ein Schaltbild, das die Innenstruktur einer wei
teren, aus der JP-OS 63-2 37 191 bekannten IC-Karte zeigt. Da
bei werden ein Zugriffsanforderungssignal 50, ein Adressen
auswahlsignal 51 und Einschreibdaten 52 von einer Einheit mit
höherem Niveau, die eine IC-Speicherkarte verarbeitet, über
tragen und in einer Steuerschaltung 53 empfangen. Die Steuer
schaltung 53 steuert alle Komponenten der IC-Speicherkarte
und führt einem Speicherbausteinfeld 54, einer Attribut
signalsetzschaltung 55 und einer Attributsignalsteuerschal
tung 56 jeweilige Steuersignale 57 und 59 zu. Das Speicher
bausteinfeld 54 gibt Auslesedaten 59 aus. Bei einer Betäti
gung der Schalter setzt die Attributsignalsetzschaltung 55
ein Signal, das das Attribut der IC-Speicherkarte anzeigt,
und überträgt dann das Setzsignal 58 an die Attributsignal
steuerschaltung 56. Diese steuert verschiedene Arten von
Attributsignalen. Daraufhin wird das Ausgangssignal 60 zu der
Einheit mit höherem Niveau übertragen.
Die bekannten IC-Karten haben die oben genannte Konfigura
tion, die einige Probleme bereitet. Beispielsweise ist bei
dem ersten bekannten Ausführungsbeispiel ein Ausgabepuffer
speicher zum Auslesen von Daten aus ROMs unabhängig von einem
Attributausgabepufferspeicher zum Auslesen von Attributaus
gabedaten vorgesehen. Bei dem zweiten bekannten Ausführungs
beispiel ist ein Ausgabekanal eines Speicherbausteinfelds
getrennt von einem Ausgabekanal für eine Attributsignalsetz
schaltung und eine Attributsignalsteuerschaltung vorgesehen,
die einen Attributausgabepufferspeicher aufweisen soll. So
wohl das erste als auch das zweite Ausführungsbeispiel be
nötigen also eine große Anzahl von Komponenten, was zu einer
komplexen Schaltungskonfiguration einer IC-Karte führt und
dadurch die Zuverlässigkeit der IC-Karte beeinträchtigt.
Die Erfindung soll die oben genannten Probleme lösen. Aufgabe
der Erfindung ist somit, die Schaltungskonfiguration einer
IC-Karte durch Verringerung der Anzahl von Komponenten zu
vereinfachen, eine Schaltung zur Ausgabe von Attributauskunft
hinzuzufügen und dadurch die Zuverlässigkeit zu verbessern.
Diese Aufgabe wird gemäß der Erfindung durch eine IC-Karte
gelöst, die aufweist: Datenspeichereinrichtungen, eine Über
gangsstelle als Schnittstelle mit der externen Einheit, eine
Sende/Empfangseinrichtung, die Steuersignale, Adressier
signale und Daten über die Übergangsstelle an die externe
Einheit überträgt, eine Puffereinrichtung, die den Speicher
einrichtungen zugeordnet und mit der zwischen der Übergangs
stelle und den Speichereinrichtungen angeordneten Sende/Emp
fangseinrichtung verbunden ist, eine Steuereinrichtung, die
aufgrund der von der externen Einheit ausgesandten Steuer
signale den aktiven oder inaktiven Zustand der Speicherein
richtungen und der Puffereinrichtung steuert, und eine
Attributauskunftsetzeinrichtung, die mit der zwischen den
Speichereinrichtungen und der Puffereinrichtung angeordneten
Sende/Empfangseinrichtung verbunden ist und die Attribut
auskunft der IC-Karte enthält. Wenn unter Steuerung durch die
Steuereinrichtung die Speichereinrichtungen inaktiviert sind
während gleichzeitig die Puffereinrichtung aktiviert ist,
wird die in der Attributauskunftsetzeinrichtung enthaltene
Attributauskunft über die Puffereinrichtung und die Über
gangsstelle an die externe Einheit ausgegeben.
Bei der erfindungsgemäßen IC-Karte wird die Attributauskunft,
die in der Attributauskunftsetzeinrichtung enthalten ist, die
mit der zwischen den Speichereinrichtungen und der Pufferein
richtung angeordneten Sende/Empfangseinrichtung verbunden
ist, über die Sende/Empfangseinrichtung an eine externe Ein
heit ausgegeben, wenn aufgrund der Steuerung durch die
Steuereinrichtung die Speichereinrichtungen nicht aktiviert
sind und die den Speichereinrichtungen zugeordnete Pufferein
richtung aktiviert ist.
Die Erfindung wird nachstehend auch hinsichtlich weiterer
Merkmale und Vorteile anhand der Beschreibung von Ausfüh
rungsbeispielen und unter Bezugnahme auf die beiliegenden
Zeichnungen näher erläutert. Die Zeichnungen zeigen in:
Fig. 1 ein Blockschaltbild, das die Innenstruktur einer
IC-Karte nach einem ersten Ausführungsbeispiel der
Erfindung zeigt;
Fig. 2 ein Prinzipschaltbild des Ausgabeteils der IC-Karte
von Fig. 1;
Fig. 3 ein Prinzipschaltbild des Hauptteils der IC-Karte
von Fig. 1;
Fig. 4 ein Blockschaltbild, das die Innenstruktur einer
konventionellen IC-Karte zeigt;
Fig. 5 ein Prinzipschaltbild des Hauptteils der IC-Karte
von Fig. 4; und
Fig. 6 ein Blockschaltbild, das die Innenstruktur einer
anderen bekannten IC-Karte zeigt.
Fig. 1 ist ein Blockschaltbild, das die Innenstruktur einer
IC-Karte nach einem Ausführungsbeispiel zeigt, wobei als
Speichereinrichtungen ROMs verwendet werden. Die Bezugs
zeichen 1 bis 10 bezeichnen die gleichen Komponenten wie bei
den bekannten Ausführungsbeispielen und werden daher nicht
erläutert.
Das Ausführungsbeispiel von Fig. 1 unterscheidet sich von den
bekannten Ausführungsbeispielen dadurch, daß kein Attribut
ausgabepufferspeicher 11 vorgesehen ist und daß Pull-up- und
Pull-down-Widerstände 10 oder sonstige Schaltungselemente,
die eine Attributauskunftsetzschaltung zum Setzen von Attri
butauskunft bilden, zwischen den Datenanschlüssen der ROMs 4
bis 7 und einer Datenausgabepufferspeicherschaltung 9 ange
ordnet sind.
Ein Betriebsartsteuersignal 21 und ein Kartenfreigabesignal
22, die über die Übergangsstelle 1 eingegeben werden, werden
der Betriebsartsteuerschaltung 2 zugeführt. Eines der Aus
gangssignale der Betriebsartsteuerschaltung 2 ist ein Spei
cherfreigabesignal 23, das ausschließlich in den Adreßde
codierer 3 eingegeben wird. Ein anderes Ausgangssignal der
Betriebsartsteuerschaltung 2 ist ein Ausgabepufferspeicher
freigabesignal 24a, das in einen Datenausgabepufferspeicher 9
eingegeben wird. Ein Adressiersignal 26 wird über die Über
gangsstelle 1 in den Adreßdecodierer 3 und den Adreßeingabe
pufferspeicher 8 eingegeben. 26a ist ein H-Pegel-Adressier
signal. Ein Chipfreigabesignal 25 wird von dem Adreßdecodie
rer 3 ausgegeben, wodurch ein Halbleiter-Speicherelement,
etwa einer der ROMs 4 bis 7, aktiviert wird, und ein vom
Pufferspeicher ausgegebenes Adressiersignal 27 wird von dem
Adreßeingabepufferspeicher 8 in die ROMs 4 bis 7 eingegeben.
Dadurch werden Ausgabedaten bezeichnet. Ein Datensignal 28
oder ein Ausgangssignal der ROMs 4 bis 7 wird als Datensignal
29 über die Attributauskunftsetzschaltung 10, die entspre
chend der Anzahl von Anschlüssen vorgesehene Pull-up- und
Pull-down-Widerstände aufweist, sowie über den Datenausgabe
pufferspeicher 9 ausgegeben.
Wenn der Datenausgabepufferspeicher 9 von einem Ausgabepuf
ferspeicherfreigabesignal 24a aktiviert ist und die ROMs 4
bis 7 von einem Speicherfreigabesignal 23 inaktiviert sind,
wird ein Attributdatensignal, das durch die Pull-up- und
Pull-down-Widerstände 10 bezeichnete Attributauskunft ent
hält, als Datensignal 29 von der Übergangsstelle 1 über den
Datenausgabepufferspeicher 9 an eine externe Einheit ausge
geben.
Die Attributauskunftsetzschaltung 10, die eine Vielzahl von
Pull-up- und Pull-down-Widerständen aufweist, wird nachste
hend erläutert. Die Datensignale 28 und 29, die ähnliche wie
Adressiersignale parallele Signale sind, werden auf einem
Datenbus übertragen. Der Datenbus ist ein Bündel von Viel
fach-Datenleitungen (Fig. 3). Mit jeder Datenleitung ist ein
Pull-up- oder ein Pull-down-Widerstand verbunden (Fig. 2 und
3). Je nach der Kombination von Pull-up- und Pull-down-Wider
ständen werden parallele Signale, die bestimmungsgemäß auf
den L-Pegel oder den H-Pegel getrieben werden, als Attribut
auskunft erzeugt.
Bei dem Ausführungsbeispiel von Fig. 1 bilden die ROMs 4 bis
7 Speichereinrichtungen. Der Datenausgabepufferspeicher 9
dient als Puffereinrichtung. Das Ausgabebetriebsartsteuer
signal 21, das Kartenfreigabesignal 22, das Speicherfreigabe
signal 23, das Ausgabepufferspeicherfreigabesignal 24a, das
Chipfreigabesignal 25, die Adressiersignale 26, 26a und 27,
die Datensignale 28 und 29, der Adreßdecodierer 3 und der
Adreßeingabepufferspeicher 8 bilden eine Sende/Empfangsein
richtung. Die Betriebsartsteuerschaltung 2 arbeitet als
Steuereinrichtung. Die eine Vielzahl von Pull-up- und Pull-
down-Widerständen 10 aufweisende Attributauskunftsetzschal
tung wirkt als Attributauskunftsetzeinrichtung. Ein Steuer
signal repräsentiert das Betriebsartsteuersignal 21 und das
Kartenfreigabesignal 22.
Nachstehend wird die Funktionsweise des oben genannten Aus
führungsbeispiels erläutert.
Die Betriebsartsteuerschaltung 2 wird von zwei Eingangssigna
len, nämlich einem Betriebsartsteuersignal 21 und einem Kar
tenfreigabesignal 22, gesteuert. Wenn das Kartenfreigabe
signal 22 den H-Pegel hat, werden ein Speicherfreigabesignal
23 und ein Ausgabepufferspeicherfreigabesignal 24a inaktiv,
und zwar ohne Rücksicht auf den Pegel des Betriebsartsteuer
signals 21. Wenn das Kartenfreigabesignal 22 den L-Pegel hat,
werden bei H-Pegel des Betriebsartsteuersignals 21 das Spei
cherfreigabesignal 23 und das Ausgabepufferspeicherfreigabe
signal 24a aktiv. Wenn das Kartenfreigabesignal 22 den L-
Pegel hat, wird bei L-Pegel des Betriebsartsteuersignals 21
das Speicherfreigabesignal 23 inaktiv und das Ausgabepuffer
speicherfreigabesignal 24a aktiv.
Ähnlich wie die bekannten IC-Karten hat die vorliegende IC-
Karte die folgenden drei Zustände:
In diesem Zustand sind das Speicherfreigabesignal 23 und das
Ausgabepufferspeicherfreigabesignal 24a inaktiv, der Adreß
decodierer 3, die damit verbundenen ROMs 4 bis 7 und der Da
tenausgabepufferspeicher 9 sind nicht aktiviert, und das Da
tensignal 29 wird hochohmig gehalten.
Um diesen Zustand zu erreichen, muß das Kartenfreigabesignal
22 auf den H-Pegel getrieben werden.
In diesem Zustand erfolgt ein Auslesen aus ROMs. Der Adreß
decodierer 3 und der Datenausgabepufferspeicher 9 sind akti
viert.
Um diesen Zustand zu erreichen, muß ein Kartenfreigabesignal
22 auf den L-Pegel und ein Betriebsartsteuersignal 21 auf den
H-Pegel getrieben werden. Zu diesem Zeitpunkt wird irgend
einer der ROMs 4 bis 7 nach Maßgabe der H-Pegel-Adresse 26a
des Adressiersignals 26 von einem Chipfreigabesignal 25 aus
gewählt. Ferner werden gemäß der L-Pegel-Adresse bezeichnete
Daten ausgelesen und als Datensignal 28 herausgeführt und
dann als Datensignal 29 über den Datenausgabepufferspeicher 9
an die Übergangsstelle 1 ausgegeben.
Zu diesem Zeitpunkt wird das Datensignal 29 von irgendeinem
der ROMs 4 bis 7 getrieben. Weder die Pull-up- noch die Pull-
down-Widerstände 10 beeinflussen diesen Betrieb. Dies wird
unter Bezugnahme auf Fig. 2 erläutert. In dem Schaltbild von
Fig. 2 ist eine ROM-Ausgabeschaltung 40 beispielsweise als
Komplementär-Metalloxid-Halbleiter (CMOS) gebildet. Ein Pull
up-Widerstand 10 ist mit einer Datenleitung zwischen einem
ROM-Datenanschluß und dem Datenausgabepufferspeicher 9 ver
bunden. Gemäß Fig. 2 ist ein Schaltungselement der Ausgabe
schaltung 40 als CMOS gebildet, wobei ein p-Kanal-Transistor
und ein n-Kanal-Transistor in dieser Reihenfolge zwischen der
Stromversorgung und Masse in Reihe geschaltet sind, jedem der
Transistorgates ein Datensignal zugeführt wird und eine Da
tenleitung mit dem Verbindungspunkt der Transistoren verbun
den ist.
Gemäß Fig. 2 wird bei L-Pegel eines Ausgangsdatensignals
einer ROM-Arbeitsspeicher-IC 41 der p-Kanal-Transistor aus-
und der n-Kanal-Transistor eingeschaltet. Wenn der Wider
standswert eines Pull-up-Widerstands 10 so eingestellt ist,
daß von diesem kommender Strom geringer als die Stromauf
nahmefähigkeit des n-Kanal-Transistors ist, nimmt der n-
Kanal-Transistor von dem Pull-up-Widerstand 10 fließenden
Strom auf. Infolgedessen wird ein L-Pegel-Signal an den
Datenausgabepufferspeicher 9 übertragen. Bei H-Pegel des
Ausgangssignals der ROM-Arbeitsspeicher-IC 41 wird der p-
Kanal-Transistor ein- und der n-Kanal-Transistor ausge
schaltet, so daß von dem Pull-up-Widerstand 10 kein Strom
hereinfließt. Infolgedessen wird ein H-Pegel-Signal an den
Datenausgabepufferspeicher 9 übertragen. Auf gleiche Weise
wird, selbst wenn ein Pull-down-Widerstand angeschlossen ist,
ein von einem ROM-Ausgabekreis ausgegebenes Signal ohne Pe
geländerung an den Datenausgabepufferspeicher 9 übertragen.
In diesem Fall sollte der Widerstandswert des Pull-down-
Widerstands so eingestellt sein, daß bei eingeschaltetem p-
Kanal-Transistor die Datenleitung durch den von der Strom
versorgung durch den p-Kanal-Transistor fließenden Strom hoch
gehalten wird.
In diesem Zustand wird Attributauskunft ausgelesen. Der
Adreßdecodierer 3 ist inaktiv, während der Datenausgabe
pufferspeicher aktiv ist.
Um diesen Zustand zu erreichen, müssen das Kartenfreigabe
signal 22 und das Betriebsartsteuersignal 21 auf den L-Pegel
getrieben werden. Zu diesem Zeitpunkt arbeitet keiner der
ROMs 4 bis 7, und alle ROMs bleiben hochohmig. Deshalb nimmt
das Datensignal 28 einen von den Pull-up- oder Pull-down-
Widerständen 10 bezeichneten Pegel an. Die Information des
Datensignals 28 wird daher über den Datenausgabepufferspei
cher 9 als Attributauskunft ausgelesen und dann als Daten
signal 29 an die Übergangsstelle 1 ausgegeben. Fig. 3 ist ein
Schaltbild, das den Teil A von Fig. 1 ausführlicher zeigt.
Gemäß Fig. 3 bildet ein Teil der Funktionen des Adreßdecodie
rers eine Betriebsartsteuerschaltung 2.
Bei dem oben erläuterten Ausführungsbeispiel werden ROMs in
der Karte vorgesehen. Es können auch statische RAMs, EEPROMs,
OPTROMs oder andere Speichereinrichtungen zum Aufbau der
gleichen Schaltung verwendet werden. Bei Verwendung von
statischen RAMs oder anderen Schreibspeichereinrichtungen
wird anstelle eines Ausgabepufferspeichers ein Eingabe/Aus
gabepufferspeicher mit einer Datenleitung zwischen den sta
tischen RAMs und der Übergangsstelle verbunden. Die Schal
tungskonfiguration der Attributauskunftsetzschaltung mit
Pull-up- und Pull-down-Widerständen ist mit der des oben
erläuterten Ausführungsbeispiels identisch. Sie wird daher
nicht im einzelnen erläutert.
Die Schaltung kann als integrierte Hybridschaltung oder als
monolithische integrierte Schaltung auf einem Halbleiter
substrat gebildet sein.
Der Datenausgabepufferspeicher arbeitet auch als Attributaus
gabepufferspeicher. Dadurch wird die Anzahl von Komponenten
in der IC-Karte verringert und infolgedessen die Zuverlässig
keit verbessert.
Claims (4)
1. IC-Karte mit der Funktion, ihre eigene Attributauskunft an
eine externe Einheit auszugeben,
gekennzeichnet durch
Datenspeichereinrichtungen (4-7);
eine Übergangsstelle (1) als Schnittstelle mit der externen Einheit;
eine Sende/Empfangseinrichtung, die Steuersignale, Adressier signale und Daten über die Übergangsstelle (1) an die externe Einheit überträgt;
eine Puffereinrichtung, die den Speichereinrichtungen (4-7) zugeordnet und mit der zwischen der Übergangsstelle (1) und den Speichereinrichtungen (4-7) angeordneten Sende/Empfangs einrichtung verbunden ist;
eine Steuereinrichtung (2), die aufgrund der von der externen Einheit ausgesandten Steuersignale den aktiven oder inaktiven Zustand der Speichereinrichtungen (4-7) und der Pufferein richtung steuert; und
eine Attributauskunftsetzeinrichtung (10), die mit der zwi schen den Speichereinrichtungen (4-7) und der Puffereinrich tung angeordneten Sende/Empfangseinrichtung verbunden ist und die Attributauskunft der IC-Karte enthält;
wobei die in der Attributauskunftsetzeinrichtung (10) enthal tene Attributauskunft von der Sende/Empfangseinrichtung über die Puffereinrichtung und die Übergangsstelle (1) an die ex terne Einheit ausgegeben wird, wenn unter Steuerung durch die Steuereinrichtung (2) die Speichereinrichtungen (4-7) inakti viert sind, während gleichzeitig die Puffereinrichtung akti viert ist.
Datenspeichereinrichtungen (4-7);
eine Übergangsstelle (1) als Schnittstelle mit der externen Einheit;
eine Sende/Empfangseinrichtung, die Steuersignale, Adressier signale und Daten über die Übergangsstelle (1) an die externe Einheit überträgt;
eine Puffereinrichtung, die den Speichereinrichtungen (4-7) zugeordnet und mit der zwischen der Übergangsstelle (1) und den Speichereinrichtungen (4-7) angeordneten Sende/Empfangs einrichtung verbunden ist;
eine Steuereinrichtung (2), die aufgrund der von der externen Einheit ausgesandten Steuersignale den aktiven oder inaktiven Zustand der Speichereinrichtungen (4-7) und der Pufferein richtung steuert; und
eine Attributauskunftsetzeinrichtung (10), die mit der zwi schen den Speichereinrichtungen (4-7) und der Puffereinrich tung angeordneten Sende/Empfangseinrichtung verbunden ist und die Attributauskunft der IC-Karte enthält;
wobei die in der Attributauskunftsetzeinrichtung (10) enthal tene Attributauskunft von der Sende/Empfangseinrichtung über die Puffereinrichtung und die Übergangsstelle (1) an die ex terne Einheit ausgegeben wird, wenn unter Steuerung durch die Steuereinrichtung (2) die Speichereinrichtungen (4-7) inakti viert sind, während gleichzeitig die Puffereinrichtung akti viert ist.
2. IC-Karte nach Anspruch 1,
dadurch gekennzeichnet,
daß die Speichereinrichtungen (4-7) eine als CMOS gebildete
Ausgabeschaltung (40) aufweisen, wobei die Sende/Empfangsein
richtung wenigstens eine zwischen der Ausgabeschaltung (40)
der Speichereinrichtungen (4-7) und der Übergangsstelle (1)
angeschlossene Datenleitung aufweist, die Puffereinrichtung
eine in die wenigstens eine Datenleitung eingefügte Puffer
speicherschaltung aufweist und ein Pull-up- bzw. ein Pull
down-Widerstand der Attributauskunftsetzeinrichtung (10) je
weils mit den Datenleitungen zwischen den Speichereinrich
tungen (4-7) und der Puffereinrichtung verbunden ist.
3. IC-Karte nach Anspruch 2,
dadurch gekennzeichnet,
daß die Sende/Empfangseinrichtung eine Vielzahl von Daten
leitungen zwischen der Ausgabeschaltung (40) der Speicher
einrichtungen (4-7) und der Übergangsstelle (1) aufweist, die
Puffereinrichtung eine gemeinsam in die Vielzahl von Daten
leitungen eingefügte Pufferspeicherschaltung aufweist und ein
Pull-up- bzw. ein Pull-down-Widerstand der Attributauskunft
setzeinrichtung (10) jeweils mit der Vielzahl von Datenlei
tungen zwischen den Speichereinrichtungen (4-7) und der Puf
fereinrichtung verbunden ist.
4. IC-Karte nach Anspruch 2,
dadurch gekennzeichnet,
daß ein als CMOS gebildetes Schaltungselement der Ausgabe schaltung (40) der Speichereinrichtungen (4-7) aus einem p- Kanal-Transistor und einem n-Kanal-Transistor besteht, die in dieser Reihenfolge zwischen einer Stromversorgung und Masse in Reihe geschaltet sind, den Transistorgates ein Datensignal zugeführt wird und die wenigstens eine Datenleitung mit einem Verbindungspunkt der Transistoren verbunden ist, und gekennzeichnet durch
einen mit der wenigstens einen Datenleitung verbundenen Pull- up-Widerstand, dessen Widerstandswert geringer als die Strom aufnahmefähigkeit des n-Kanal-Transistors bei eingeschaltetem n-Kanal-Transistor ist, und einen mit der wenigstens einen Datenleitung verbundenen Pull-down-Widerstand mit einem Wi derstandswert, der zuläßt, daß die wenigstens eine Datenlei tung durch den von dem p-Kanal-Transistor kommenden Strom auf dem H-Pegel gehalten wird, wenn der p-Kanal-Transistor ein geschaltet ist.
daß ein als CMOS gebildetes Schaltungselement der Ausgabe schaltung (40) der Speichereinrichtungen (4-7) aus einem p- Kanal-Transistor und einem n-Kanal-Transistor besteht, die in dieser Reihenfolge zwischen einer Stromversorgung und Masse in Reihe geschaltet sind, den Transistorgates ein Datensignal zugeführt wird und die wenigstens eine Datenleitung mit einem Verbindungspunkt der Transistoren verbunden ist, und gekennzeichnet durch
einen mit der wenigstens einen Datenleitung verbundenen Pull- up-Widerstand, dessen Widerstandswert geringer als die Strom aufnahmefähigkeit des n-Kanal-Transistors bei eingeschaltetem n-Kanal-Transistor ist, und einen mit der wenigstens einen Datenleitung verbundenen Pull-down-Widerstand mit einem Wi derstandswert, der zuläßt, daß die wenigstens eine Datenlei tung durch den von dem p-Kanal-Transistor kommenden Strom auf dem H-Pegel gehalten wird, wenn der p-Kanal-Transistor ein geschaltet ist.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2308170A JPH04178791A (ja) | 1990-11-13 | 1990-11-13 | Icカード |
Publications (2)
Publication Number | Publication Date |
---|---|
DE4137336A1 true DE4137336A1 (de) | 1992-05-14 |
DE4137336C2 DE4137336C2 (de) | 1994-07-28 |
Family
ID=17977746
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE4137336A Expired - Fee Related DE4137336C2 (de) | 1990-11-13 | 1991-11-13 | IC-Karte |
Country Status (4)
Country | Link |
---|---|
US (1) | US5426432A (de) |
JP (1) | JPH04178791A (de) |
DE (1) | DE4137336C2 (de) |
GB (1) | GB2250361B (de) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE4316894A1 (de) * | 1992-05-20 | 1993-12-02 | Mitsubishi Electric Corp | Eingabe/Ausgabe-Steuerschaltung für eine Chipkarte |
FR2693581A1 (fr) * | 1992-07-10 | 1994-01-14 | Mitsubishi Electric Corp | Dispositif de mémorisation à semi-conducteurs et méthode d'accès à ce dispositif. |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0706692B1 (de) * | 1992-10-26 | 2003-04-16 | Intellect Australia Pty. Ltd. | Host-benutzer-transaktionssystem |
WO1995004328A1 (en) * | 1993-07-30 | 1995-02-09 | Intellect Australia Pty. Ltd. | Device and method for ic cards |
US6145739A (en) * | 1993-10-26 | 2000-11-14 | Intellect Australia Pty Ltd. | System and method for performing transactions and an intelligent device therefor |
JP2845839B2 (ja) * | 1996-09-25 | 1999-01-13 | 静岡日本電気株式会社 | 無線選択呼出受信機 |
US6279114B1 (en) * | 1998-11-04 | 2001-08-21 | Sandisk Corporation | Voltage negotiation in a single host multiple cards system |
US6901457B1 (en) | 1998-11-04 | 2005-05-31 | Sandisk Corporation | Multiple mode communications system |
GB9925227D0 (en) | 1999-10-25 | 1999-12-22 | Internet Limited | Data storage retrieval and access system |
JP2006107049A (ja) * | 2004-10-04 | 2006-04-20 | Toshiba Corp | 半導体装置及びその半導体装置を備えたメモリカード |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE3809795A1 (de) * | 1987-03-26 | 1988-10-13 | Mitsubishi Electric Corp | Informationsuebertragungssystem unter verwendung von ic-karten |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4025906A (en) * | 1975-12-22 | 1977-05-24 | Honeywell Information Systems, Inc. | Apparatus for identifying the type of devices coupled to a data processing system controller |
CA1150426A (en) * | 1980-10-03 | 1983-07-19 | Robert H. Joyce | Buffering speech signals in a tasi system |
JP2564480B2 (ja) * | 1985-07-16 | 1996-12-18 | カシオ計算機株式会社 | Icカ−ドシステム |
JPS63228281A (ja) * | 1987-03-17 | 1988-09-22 | Nec Corp | メモリカ−ド |
JPH0259937A (ja) * | 1988-08-26 | 1990-02-28 | Hitachi Maxell Ltd | Icカード |
-
1990
- 1990-11-13 JP JP2308170A patent/JPH04178791A/ja active Pending
-
1991
- 1991-11-12 GB GB9124027A patent/GB2250361B/en not_active Expired - Lifetime
- 1991-11-13 DE DE4137336A patent/DE4137336C2/de not_active Expired - Fee Related
-
1994
- 1994-04-28 US US08/234,614 patent/US5426432A/en not_active Expired - Fee Related
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE3809795A1 (de) * | 1987-03-26 | 1988-10-13 | Mitsubishi Electric Corp | Informationsuebertragungssystem unter verwendung von ic-karten |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE4316894A1 (de) * | 1992-05-20 | 1993-12-02 | Mitsubishi Electric Corp | Eingabe/Ausgabe-Steuerschaltung für eine Chipkarte |
FR2693581A1 (fr) * | 1992-07-10 | 1994-01-14 | Mitsubishi Electric Corp | Dispositif de mémorisation à semi-conducteurs et méthode d'accès à ce dispositif. |
US5371793A (en) * | 1992-07-10 | 1994-12-06 | Mitsubishi Denki Kabushiki Kaisha | Data storage device and method of accessing the data storage device |
Also Published As
Publication number | Publication date |
---|---|
GB2250361A (en) | 1992-06-03 |
GB9124027D0 (en) | 1992-01-02 |
US5426432A (en) | 1995-06-20 |
GB2250361B (en) | 1994-06-15 |
JPH04178791A (ja) | 1992-06-25 |
DE4137336C2 (de) | 1994-07-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE4110173C2 (de) | Adressenansteuereinrichtung für einen SRAM und Verfahren zum Betreiben derselben | |
DE3916784C2 (de) | Speicherzellenfeld und Verfahren zum Schreiben von Daten in das Speicherzellenfeld | |
DE4025151C2 (de) | Halbleiterspeichereinrichtung und Betriebsverfahren für eine Halbleiterspeichereinrichtung | |
DE4433143C2 (de) | Verfahren und Vorrichtung zum Steuern des Abschlusses stromgetriebener Schaltungen | |
DE3930932C2 (de) | ||
DE2753063A1 (de) | Speicherwerk | |
DE4210857A1 (de) | Halbleiterspeichereinrichtung und verfahren zum uebertragen von daten | |
DE3015992A1 (de) | Programmierbare logische anordnung | |
DE4222273A1 (de) | Zweikanalspeicher und verfahren zur datenuebertragung in einem solchen | |
DE102005012099A1 (de) | Inhaltsadressierbare Speicherzelle und zugehöriges Speicherzellenfeld | |
DE4138340A1 (de) | Halbleiterspeichervorrichtung vom geteilten leseverstaerkertyp | |
DE4018296C2 (de) | ||
DE19849560C2 (de) | Ausgangspufferschaltung zum Steuern einer Anstiegsrate | |
DE60100612T2 (de) | Synchrone Halbleiterspeichervorrichtung | |
DE2645341C2 (de) | ||
DE4137336A1 (de) | Ic-karte | |
DE3200880A1 (de) | Halbleiterspeicher | |
DE2364253A1 (de) | Schaltungsanordnung fuer mikroprogrammierte geraete der datenverarbeitung | |
DE3434436A1 (de) | Befehls-subsitutionssystem fuer eine pruefeinrichtung fuer ein datenverarbeitungssystem | |
DE2131787C3 (de) | Schaltungsanordnung zur Fehlerfeststellung bei Datenverarbeitungssystemen | |
DE4138102C2 (de) | Halbleiterspeichereinrichtung und Verfahren zum Betreiben einer Halbleiterspeichereinrichtung | |
DE4417594C2 (de) | Seriell-Zugriffsspeichervorrichtung | |
DE4406258C2 (de) | Informationsverarbeitungsvorrichtung | |
DE3700403A1 (de) | Halbleiterspeichereinrichtung | |
WO2004025493A1 (de) | Integrierter schaltkreis mit umschaltung durch multiplexer zwischen normalbetrieb und testbetrieb |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
D2 | Grant after examination | ||
8364 | No opposition during term of opposition | ||
8320 | Willingness to grant licences declared (paragraph 23) | ||
8339 | Ceased/non-payment of the annual fee |