DE2645341C2 - - Google Patents
Info
- Publication number
- DE2645341C2 DE2645341C2 DE19762645341 DE2645341A DE2645341C2 DE 2645341 C2 DE2645341 C2 DE 2645341C2 DE 19762645341 DE19762645341 DE 19762645341 DE 2645341 A DE2645341 A DE 2645341A DE 2645341 C2 DE2645341 C2 DE 2645341C2
- Authority
- DE
- Germany
- Prior art keywords
- signal
- coupler
- output
- value
- transmission path
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/40—Bus structure
- G06F13/4004—Coupling between buses
- G06F13/4027—Coupling between buses using bus bridges
- G06F13/404—Coupling between buses using bus bridges with address mapping
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/36—Handling requests for interconnection or transfer for access to common bus or bus system
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/40—Bus structure
- G06F13/4004—Coupling between buses
- G06F13/4027—Coupling between buses using bus bridges
- G06F13/4045—Coupling between buses using bus bridges where the bus bridge performs an extender function
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Small-Scale Networks (AREA)
- Bus Control (AREA)
- Multi Processors (AREA)
- Information Transfer Systems (AREA)
- Exchange Systems With Centralized Control (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
Description
Die Erfindung bezieht sich auf eine Koppleranordnung gemäß
dem Oberbegriff des Patentanspruchs 1.
Eine solche Koppleranordnung ist aus "pdp peripherals
handbook, digital equipment corporation, 1973, S. 4-46
bis 4-58" bekannt. In dieser bekannten Anordnung kann
eine Verbindung zwischen einer mit einem Bus verbundenen
Zentraleinheit und einem Speicher hergestellt werden, der
zu einer mit einem zweiten Bus verbundenen Zentraleinheit
gehört. Die Herstellung der Verbindung zwischen den beiden
Übertragungswegen erfolgt programmgesteuert, nämlich unter
der Steuerung von Programmbefehlen, die von Interrupt-
Signalen ausgelöst werden. Dabei ist ein Schnittstellen
register für jeden Übertragungsweg vorgesehen, das aus
schließlich von dem ihm zugeordneten Rechner gesteuert
wird.
Aus der US-PS 38 86 524 ist ein asynchroner Übertragungs
weg bekannt, der 16 parallele Datenleitungen, 20 parallele
Adreßleitungen und 11 zusätzliche Steuerleitungen auf
weist. Der Übertragungsweg ermöglicht die Herstellung von
Verbindungen zwischen den in einer Datenverarbeitungsan
ordnung enthaltenen Haupt- und Nebeneinrichtungen. In der
nachfolgenden Beschreibung wird eine solche Anzahl von
Haupt- und Nebeneinrichtungen zusammen mit dem sie unter
einander verbindenden Übertragungsweg als ein Multipro
zessor bezeichnet. Wenn dem Multiprozessor zusätzliche
Haupt- und Nebeneinrichtungen zugefügt werden, wird ein
Punkt erreicht, an welchem die Kanalkapazität des Über
tragungsweges überschritten wird. Jenseits dieses Punkts
wird der Übertragungsweg zum begrenzenden Element des
Multiprozessors. Das Rechenvermögen der Anordnung kann
gesteigert werden, indem ein zweiter Multiprozessor vor
gesehen wird, der mehrere Haupt- und Nebeneinrichtungen
enthält, die untereinander durch einen zweiten Übertragungs
weg verbunden sind. In einer solchen Kombination ist es
manchmal erwünscht, daß Haupteinrichtungen, die mit einem
der Übertragungswege in Verbindung stehen, in der Lage
sind, mit Nebeneinrichtungen in Verbindung zu treten, die
an den anderen Übertragungsweg angeschlossen sind. Allge
meiner ausgedrückt ist es erwünscht, daß Haupteinrichtungen,
die mit irgendeinem von mehreren Übertragungswegen in Ver
bindung stehen, in der Lage sind, mit Nebeneinrichtungen
in Verbindung zu treten, die an einen oder an mehrere
andere Übertragungswege angeschlossen sind. Eine solche
Kombination von Multiprozessoren wird, wenn sie die ge
wünschten Verbindungen zwischen den Übertragungswegen enthält,
als ein Polysystem bezeichnet.
Der Erfindung liegt die Aufgabe zugrunde, eine Koppler
anordnung der eingangs angegebenen Art zu schaffen, die
in sehr einfacher Weise ohne besondere Programmsteuerung
die Herstellung von Verbindungen zwischen Übertragungs
wegen ermöglicht.
Diese Aufgabe wird gemäß der Erfindung mit den im Kenn
zeichen des Patentanspruchs angegebenen Merkmalen gelöst.
In der erfindungsgemäßen Anordnung muß die Haupteinrichtung,
die eine Verbindung mit einem Speicher an einem anderen
Übertragungsweg herstellen will, keine besonderen Steuer
signale für den Koppler an ihrem eigenen Übertragungs
weg erzeugen, insbesondere den Koppler nicht mit Pro
grammbefehlen steuern, sondern sie erzeugt lediglich ein
Initialisierungssignal und eine Adresse, wie sie dies
auch dann tun würde, wenn sie mit einem ihr unmittelbar
zugeordneten Speicher über einen eigenen Übertragungsweg
in Verbindung treten will. Sollte die Adresse zu einem an
ihrem eigenen Übertragungsweg angeschlossenen Übertra
gungsweg angeschlossenen Speicher gehören, dann wird ein
fach über diesen Übertragungsweg eine Verbindung mit dem
zugehörigen Speicher hergestellt. Liegt die Adresse aber
nicht in dem über den eigenen Übertragungsweg erreichbaren
Bereich, dann werden das Initialisierungssignal und die
Adresse zum anderen Übertragungsweg durchgeschaltet, wo
bei dieses Durchschalten von den Kopplern automatisch
durchgeführt wird, ohne daß eine eigene Programmsteuerung
erforderlich ist. Bei Anwendung der erfindungsgemäßen
Koppleranordnung wird der der auslösenden Haupteinrichtung
zugeordnete Übertragungsweg über die Koppler praktisch
um den anderen Übertragungsweg erweitert, was darauf hinausläuft,
daß der über diesen eigenen Übertragungsweg erreichbare
Adressenbereich um den am anderen Übertragungsweg
verfügbaren Adressenbereich vergrößert wird.
Ausführungsbeispiele der Erfindung sind nachfolgend anhand
von Zeichnungen beschrieben. In den Zeichnungen zeigt:
Die Fig. 1a und 1b Diagramme zur Veranschaulichung
des Konzepts der Erfindung,
Fig. 2 ein Schaltbild der Zugriffssteuer
logik eines Kopplers,
Fig. 3 ein Schaltbild von weiteren Steuer
logikschaltungen eines Kopplers,
Fig. 4 ein Schaltbild der Logik eines Kopplers zur Lösung
des Problems des gleichzeitigen Zugriffs,
die Fig. 5a und 5b die Adressenübertragungsschaltungen,
Fig. 6 die Datenübertragungsschaltungen, und
Fig. 7 ein Impulsdiagramm für die Logik zur
Lösung des Problems des gleichzeitigen
Zugriffs.
Fig. 1a zeigt in Form eines Blockschaltbildes eine Ausführungsform
der zu beschreibenden Koppleranordnung zum Herstellen einer Verbindung
zwischen zwei Übertragungswegen.
Zwei Multiprozessoren sind mit
10 bzw. 12 bezeichnet. Der Multiprozessor 10 enthält
Haupteinrichtungen 14 und 16, Nebeneinrichtungen 18 und 20
und einen Übertragungsweg 22. Ebenso enthält der Multipro
zessor 12 Haupteinrichtungen 24 und 26, Nebeneinrichtungen
28 und 30 und einen Übertragungsweg 32. Die dargestellten
Multiprozessoren 10 und 12 enthalten zwar jeweils zwei
Haupteinrichtungen und zwei Nebeneinrichtungen, jeder
Multiprozessor kann jedoch eine größere oder kleinere Anzahl
von Haupt- und Nebeneinrichtungen enthalten. Außerdem ist
ein Koppler 34 mit dem Übertragungsweg 22 verbunden und
diesem zugeordnet. Ebenso ist ein Koppler 36 mit dem Über
tragungsweg 32 verbunden und diesem zugeordnet. Schließlich
sind die Koppler 34 und 36 durch einen Kopplerverbindungs
weg 38 gegenseitig verbunden, der mehrere Datenleitungen,
Adreßleitungen und Steuerleitungen enthält. Es ist zu erkennen,
daß eine Haupt/Neben-Übertragung, beispielsweise
zwischen der Haupteinrichtung 16 und der Nebeneinrichtung
28, über den Übertragungsweg 22, den Koppler 34, den
Kopplerverbindungsweg 38, den Koppler 36 und den Übertra
gungsweg 32 erfolgt. Während Fig. 1a eine Ausführungsform
der Erfindung zeigt, ist die Erfindung stärker verallge
meinert in dem Diagramm von Fig. 1b dargestellt.
In Fig. 1b stellen die Kreise 50 bis 55 jeweils einen Multi
prozessor dar, wie beispielsweise die Multiprozessoren 10
und 12 von Fig. 1a. Die Leitungen in Fig. 1b, wie etwa
die Leitungen 60, 61 und 62, stellen jeweils eine Koppler
verbindung dar, wie beispielsweise die die Koppler 34
und 36 und den Kopplerverbindungsweg 38 enthaltende Verbindung
von Fig. 1a. Fig. 1b zeigt ein Polysystem, welches
mehrere Multiprozessoren enthält, wobei jeder Multiprozessor
mit jedem anderen Multiprozessor durch eine direkte Kopp
lerverbindung gekoppelt ist. Es ist jedoch nicht immer
notwendig oder erwünscht, daß eine direkte Kopplerverbin
dung zwischen jedem Multiprozessorpaar vorhanden ist. Es
könnte beispielsweise erwünscht sein, die Kopplerverbindung
60 wegzulassen. Selbst ohne die Kopplerverbindung 60 kön
nen jedoch die Multiprozessoren 50 und 51 noch miteinander
über die Kopplerverbindung 61, den Übertragungsweg des
Multiprozessors 55 und die Kopplerverbindung 62 miteinander
in Verbindung treten. Die Kopplerverbindungen, die nun
ausführlicher beschrieben werden, bilden eine wirksame
und äußerst flexible Einrichtung zum Miteinanderkoppeln
der verschiedenen Multiprozessoren eines Polysystems.
Fig. 2 zeigt ein Schaltbild eines Teils eines Kopplers,
etwa des Kopplers 34 von Fig. 1a. In den Schaltbildern
der Fig. 2-6 sind zwei verschiedene Arten von äußeren
Klemmen gezeigt: (1) Diejenigen Klemmen, die zu dem Über
tragungsweg führen, dem der Koppler zugeordnet ist, und
mit einer einzelnen Pfeilspitze gekennzeichnet sind,
und (2) diejenigen Klemmen, die zu dem Kopplerverbindungs
weg führen und mit einer Doppelpfeilspitze gekennzeichnet
sind. Bei den hier verwendeten Signalen wird ein Komplement
durch ein Symbol mit anschließendem Strich (-) gekenn
zeichnet. Die Signale an denjenigen Klemmen, die zu dem
Übertragungsweg führen, sind in der genannten US-PS
38 86 524 definiert. Die folgende ausführliche Beschrei
bung wird jedoch zeigen, daß sich der Koppler gegenüber
diesen Signalen manchmal nach Art einer Nebeneinrichtung
und manchmal nach Art einer Haupteinrichtung verhält.
Zunächst werden diejenigen Klemmen betrachtet, die zu dem
Kopplerverbindungsweg führen. Eine erste solche Klemme
START(EIN)- ist durch eine Leitung in dem Kopplerverbin
dungsweg mit einer Klemme START(AUS)- in dem zugeordneten
Koppler verbunden. Die Klemme START(EIN)-, die über einen
Widerstand 72 auf eine positive Versorgungsspannung V cc
bezogen ist, ist über eine Leitung 74 und einen Inverter 76
mit einem Eingang einer NAND-Schaltung 78 verbunden. Der
Ausgang der NAND-Schaltung 78 steuert den Voreinstellein
gang PRE eines Flipflops 80. Dieser Voreinstelleingang PRE
ist außerdem durch einen Widerstand 88 mit der Versorgungs
spannung V cc verbunden.
Die Eingänge C und
D des Flipflops 80 liegen beide an der Versorgungsspannung
V cc . Der Ausgang des Flipflops 80 ist durch eine Leitung
90 mit einem Eingang einer UND-Schaltung 92 und durch
einen Inverter 94 mit einem Eingang einer UND-Schaltung
96 gekoppelt. Ein zweiter Eingang der UND-Schaltung 92 und
der UND-Schaltung 96 ist über eine Leitung 98 mit einer
äußeren Klemme TLAG(EIN) und durch einen Widerstand 100
mit der Versorgungsspannung V cc verbunden. Der dritte Ein
gang der UND-Schaltung 92 ist über eine Leitung 102 mit
dem Ausgang des Flipflops 82 verbunden. Der Ausgang der
UND-Schaltung 96 ist über eine Leitung 104 mit einem Ein
gang einer NAND-Schaltung 106 und über einen Inverter 108,
eine NAND-Schaltung 110 und ein RC-Zeitverzögerungsnetz
werk 112 mit einem zweiten Eingang der NAND-Schaltung 106
gekoppelt. Die Klemme D und die Voreinstellklemme PRE
des Flipflops 82 liegen an der Versorgungsspannung V cc .
Der dritte Eingang der NAND-Schaltung 106 ist über einen
Inverter 116 mit der Klemme R 3 einer Empfänger/Treiber
einheit 70 verbunden.
Tatsächlich enthält die Einheit
70 vier unabhängige Empfänger/Treibereinheiten, die in
Fig. 2 mit den Indizes 1-4 bezeichnet sind. Somit enthält
eine erste solche unabhängige Einheit, die mit dem Index 1
bezeichnet ist, eine Empfängerklemme R 1, an welcher der
Signalwert immer entgegengesetzt zu dem an der Verbindungswegklemme
B 1 ist, und eine Treiberklemme D 1, die die Verbindungswegklemme
B 1 steuert, wenn die Freigabeklemme E
in einem L-Zustand ist. Diese Steuerung erfolgt so, daß
die Klemme B 1 im L-Zustand immer dann ist, wenn die Klemme
D 1 im H-Zustand ist, während L-Wert-Signale an der Klemme
D 1 keinen Einfluß auf den Signalwert an der Klemme B 1
haben.
Das Ausgangssignal der NAND-Schaltung 106 wird über einen
Inverter 118 mit dem Eingang C des Flipflops 82 gekoppelt.
Der Ausgang Q des Flipflops 82 ist über eine Leitung 120
mit dem Eingang D 3 der Einheit 70 und über eine Leitung 122
mit einem Eingang einer NOR-Schaltung 124 gekoppelt. Der
Ausgang des Flipflops 82 liefert ein Eingangssignal
einer NOR-Schaltung 126, deren Ausgang mit dem Eingang C
des Flipflops 84 verbunden ist. Der zweite Eingang der
NOR-Schaltung 126 ist mit der Klemme R 4 der Einheit 70 über
eine Leitung 128 verbunden. Die Voreinstellklemme PRE
und die Klemme D des Flipflops 84 liegen an der Versorgungsspannung
V cc . Der Ausgang Q des Flipflops 84 ist über eine
Leitung 130 mit der Klemme D 4 der Einheit 70, über eine
Leitung 132 mit dem zweiten Eingang der NOR-Schaltung 124 und
über einen Inverter 134 mit beiden Eingängen einer
NOR-Schaltung 136 gekoppelt. Der Ausgang der NOR-Schaltung
136 steuert den Löscheingang CLR des Flipflops 86 über ein
RC-Zeitverzögerungsnetzwerk 138. Der Ausgang des Inverters
134 ist außerdem über eine Leitung 140 mit einem Eingang
einer UND-Schaltung 142 gekoppelt. Der Ausgang des Flip-
flops 84 ist durch eine NAND-Schaltung 144 über ein RC-
Zeitverzögerungsnetzwerk 146 mit einem Eingang einer
NAND-Schaltung 148 gekoppelt. Der Ausgang Q des Flip
flops 84 liefert über eine Leitung 150 das zweite Ein
gangssignal der NAND-Schaltung 148, deren Ausgang die
Voreinstellklemme PRE des Flipflops 86 steuert. Der Eingang
D des Flipflops 86 liegt an der Versorgungsspannung V cc .
Das Signal TMA, das an der Klemme R 1 der Einheit 70
erscheint, bildet ein erstes Eingangssignal einer NAND-Schaltung
152. Das zweite Eingangssignal der NAND-Schal
tung 152 sowie ein erstes Eingangssignal einer NAND-Schaltung
154 werden von einem Signal ADREN geliefert, das an dem Ausgang
eines Inverters 350 in Fig. 5a verfügbar ist. Der Ausgang
der NAND-Schaltung 152 ist mit dem Eingang C des Flip
flops 86 und über einen Widerstand 156 mit einer Klemme
COMP(AUS)- verbunden. Diese Klemme ist über eine Leitung
in dem Kopplerverbindungsweg mit der Klemme COMP(EIN)-
in dem zugeordneten Koppler verbunden. Der Ausgang des
Flipflops 86 ist über eine Leitung 158 mit einem ersten
Eingang einer UND-Schaltung 160 verbunden. Das zweite
Eingangssignal an der NAND-Schaltung 154 ist ein Signal
START(EIN), das an dem Ausgang eines Inverters 76 ver
fügbar ist. Das Ausgangssignal der NAND-Schaltung 154
liefert beide Eingangssignale einer NAND-Schaltung 162,
die über einen Widerstand 164 ebenfalls auf die
Versorgungsspannung V cc bezogen sind. Der Ausgang der NAND-Schaltung
162 ist mit der Klemme D 2 der Einheit 70 verbunden.
Der Ausgang einer NOR-Schaltung 124 liefert ein erstes
Eingangssignal für eine UND-Schaltung 166. Das zweite
Eingangssignal jeder der UND-Schaltungen 142, 160 und
166 wird über eine Leitung 168 von dem Ausgang einer
UND-Schaltung 170 geliefert. Ein Eingangssignal der UND-
Schaltung 170 ist das Signal TLPRES-, das auf einer der
Leitungen des Übertragungsweges erscheint. Das zweite Ein
gangssignal der UND-Schaltung 170 ist das Signal WAITB-,
das an dem Ausgang des Flipflops 262 in Fig. 4 erscheint.
Die Ausgänge der UND-Schaltungen 166, 142 und 160 steuern
die Löscheingänge CLR der Flipflops 80 bzw. 82 bzw. 84.
Der Ausgang der UND-Schaltung 166 liefert außerdem ein
zweites Eingangssignal für die NAND-Schaltung 78.
Fig. 3 zeigt ein Schaltbild eines weiteren Teils des Kopp
lers. Eines der Eingangssignale dieses Teils der Schaltung
ist das Signal GOA, das auf einer Leitung 180 erscheint
und von der Klemme R 2 der Einheit 70 in Fig. 2 geliefert
wird. Das Signal GOA ist über einen Inverter 182 mit bei
den Eingängen einer NAND-Schaltung 184 gekoppelt und geht
von dieser aus über ein RC-Zeitverzögerungsnetzwerk 186
zu einem Eingang einer NAND-Schaltung 188. Ein zweites
Eingangssignal der NAND-Schaltung 188 ist das Signal GOA,
das auf der Leitung 180 erscheint, und das dritte Eingangs
signal wird über eine Leitung 190 von dem Ausgang einer
NAND-Schaltung 192 geliefert. Der Ausgang der NAND-Schaltung
188 ist über einen Inverter 194 mit dem Eingang C eines
Flipflops 196 verbunden. Der Eingang D des Flipflops 196
ist das Signal ADROK, das an dem Ausgang einer NOR-Schal
tung 340 in Fig. 5a verfügbar ist. Das Eingangssignal
an dem Löscheingang CLR des Flipflops 196 ist das Signal GOA,
das auf der Leitung 180 erscheint, während das Eingangs
signal an dem Voreinstelleingang PRE von der Versorgungs
spannung V cc geliefert wird.
Der Ausgang Q des Flipflops 196 liefert ein Eingangssignal
für eine NAND-Schaltung 198, deren zweites Eingangs
signal von dem Signal TLPRES- gebildet wird, das von dem
Übertragungsweg geliefert wird. Das zweite Eingangs
signal des Flipflops 198 ist über einen Widerstand 200 in
den Zeiten auf die Versorgungsspannung V cc bezogen, in denen
das Signal TLPRES- einen H-Wert hat. Der Ausgang der
NAND-Schaltung 198 ist über einen Leitungsanpassungs
widerstand 202 mit einem Kopplerverbindungsweg-Ausgangs
signal START(AUS)- gekoppelt. Diese Leitung in dem Kopp
lerverbindungsweg ist mit einem Eingang START(EIN)- des
zugeordneten Kopplers verbunden.
Ein zweites Eingangssignal der Anordnung von Fig. 3 ist
das Signal COMP(EIN)- von dem Kopplerverbindungsweg.
Dieses Signal wird von dem zugeordneten Koppler an seiner
Klemme COMP(AUS)- abgegeben. Das Signal COMP(EIN)-,
das auf einer Leitung 204 erscheint, ist über einen Widerstand
206 auf die Versorgungsspannung V cc bezogen und
bildet ein Eingangssignal eines Inverters 208. Das Ausgangssignal
des Inverters 208 wird nach dem Durchgang
durch Inverter 210 und 212 über ein RC-Zeitverzögerungs
netzwerk 214 einem Eingang der NAND-Schaltung 192 zuge
führt. Das Ausgangssignal des Inverters 208 bildet außerdem
das zweite Eingangssignal der NAND-Schaltung 192 auf
einer Leitung 216. Der Ausgang der NAND-Schaltung 192
ist über einen Inverter 218 mit dem Eingang C eines Flip
flops 220 gekoppelt. Die Voreinstelleingänge PRE der Flip
flops 220 und 222 sowie der Eingang D des Flipflops 220
sind alle auf die Versorgungsspannung V cc bezogen. Die
Löscheingangssignale der Flipflops 220 und 222 werden von
dem auf der Leitung 180 erscheinenden Signal GOA gebildet.
Der Ausgang Q des Flipflops 220 ist über eine Leitung 224
mit einem Eingang einer UND-Schaltung 226 verbunden. Das
Eingangssignal an dem Eingang D des Flipflops 222 wird
von dem Ausgang R 1 einer Empfänger/Treibereinheit 228 geliefert.
An der entsprechenden Übertragungswegklemme B 1 der Einheit 228 liegt das Signal TLREAD
in dem Übertragungsweg. Das Eingangssignal an dem Eingang C
des Flipflops 222 wird von dem Ausgang des Inverters 194
geliefert. Das Ausgangssignal an dem Ausgang Q des Flip
flops 222 ist als ein Signal READ(AUS- an anderen Tei
len der Kopplerschaltung verfügbar. Das Ausgangssignal
an dem Ausgang des Flipflops 222 ist an anderen Teilen
der Kopplerschaltung als ein Signal READ(AUS) verfügbar
und ist außerdem über einen Leitungsanpassungswiderstand
230 mit der Leitung READ(AUS) des Kopplerverbindungsweges
gekoppelt. Diese Leitung ist an ihrem anderen Ende mit
einer Klemme READ(EIN) des zugeordneten Kopplers gekoppelt.
Das Signal READ(EIN), das auf einer Leitung 230 erscheint,
wird von einer Leitung in dem Kopplerverbindungsweg ge
liefert, die an ihrem anderen Ende mit der Klemme READ(AUS)
des zugeordneten Kopplers verbunden ist. Dieses auf der
Leitung 230 erscheinende Signal liegt über einen Inverter
232 an einem Eingang einer UND-Schaltung 234 an. Das zweite
Eingangssignal der UND-Schaltung 234 bildet das Signal
ADREN, das an dem Ausgang eines Inverters 350 in Fig. 5a
verfügbar ist. Der Ausgang der UND-Schaltung 234 ist mit
der Klemme D 1 der Einheit 228 verbunden. Der Ausgang des
Inverters 232 ist außerdem mit einem Inverter 236 verbunden,
dessen Ausgangssignal ein Signal READ(EIN)A zur Verwendung
anderswo in der Schaltung bildet. Ein weiteres Eingangssignal
von dem Übertragungsweg ist das Signal TLWAIT-,
das an der Übertragungswegklemme B 2 der Einheit 228 anliegt.
Die entsprechende Empfängerklemme R 2 ist über eine Lei
tung 238 mit einem Eingang einer NAND-Schaltung 240 verbunden.
Das andere Eingangssignal der NAND-Schaltung 240
wird von dem Signal WAITB- gebildet, das an dem Ausgang
eines Flipflops 262 in Fig. 4 abgegeben wird. Das Ausgangs-
signal der NAND-Schaltung 240 ist ein Signal WAITA- zur
Verwendung anderswo in der Schaltung. Die Treiberklemme D 2
der Einheit 228 ist über eine Leitung 242 mit dem Signal
WAITB an dem Ausgang Q des Flipflops 262 in Fig. 4 gekoppelt.
Ein zweites Eingangssignal der UND-Schaltung 226
ist das Signal MER(EIN), das von einer Leitung in dem
Kopplerverbindungsweg geliefert wird. Diese Leitung ist
an dem anderen Ende des Kopplerverbindungsweges mit der
Klemme MER(AUS) des zugeordneten Kopplers verbunden. Der
Ausgang der UND-Schaltung 226 ist mit der Treiberklemme
D 3 der Einheit 228 verbunden. Die Empfängerklemme R 3 der
Einheit 228 ist über einen Leitungsanpassungswiderstand
244 mit der Klemme MER(AUS) verbunden, die über eine Leitung
in dem Kopplerverbindungsweg mit der Klemme MER(EIN)
des zugeordneten Kopplers verbunden ist. In der Einheit
228 ist die zugeordnete Übertragungswegklemme B 3 mit der
Leitung TLMER- des Übertragungsweges verbunden. Bei den
Flipflops 196, 222 und 220 kann es sich jeweils um eine
integrierte Schaltung handeln.
Fig. 4 ist ein Schaltbild desjenigen Teils der Kopplerlogik,
die Signale zur Lösung des Problems des gleichzeitigen Zugriffs
erzeugt, das sich sonst ergeben würde, wenn Haupteinrichtungen
auf zwei gekoppelten Übertragungswegen gleichzeitig
Zugang zu einer Nebeneinrichtung des entgegengesetzten
Übertragungsweges suchen. Das Signal START(EIN) steht an
dem Ausgang des Inverters 76 in Fig. 2 zur Verfügung, während
das Signal START(AUS) an dem Ausgang Q des Flipflops 196
von Fig. 3 zur Verfügung steht. Diese beiden Signale bilden
die Eingangssignale einer UND-Schaltung 250, deren Ausgang
über einen Inverter 252, eine NAND-Schaltung 254 und eine
RC-Zeitverzögerungsschaltung 256 mit einem Eingang einer
NAND-Schaltung 258 gekoppelt ist. Das Ausgangssignal der
UND-Schaltung 250 bildet außerdem das andere Eingangssignal
der NAND-Schaltung 258, deren Ausgangssignal ein Eingangssignal
einer NAND-Schaltung 260 bildet. Das zweite Eingangssignal
der NAND-Schaltung 260 ist ein Signal INHWAIT, das
an der Verbindung mit dem Kopplerverbindungsweg geliefert
wird. In dem Kopplerverbindungsweg gibt es keine Leitung
zum Führen des Signals INHWAIT. Statt dessen ist an einem
der Koppler die Klemme INHWAIT an Masse, während an dem
anderen der beiden Koppler diese Klemme massefrei ge
lassen ist. Es ist deshalb zu erkennen, daß der zweite
Eingang der NAND-Schaltung 260 auf Massepotential sein
wird bei demjenigen Koppler, dessen entsprechende Eingangsklemme
an Masse liegt, und auf einem hohen Potential V cc
bei demjenigen Koppler sein wird, dessen Eingang INHWAIT
massefrei gelassen ist. Das Ausgangssignal der NAND-Schal
tung 260 bildet das Takteingangssignal des Flipflops
262. Der Voreinstelleingang
PRE und der Eingang D des Flipflops 262 sind mit
der Versorgungsspannung V cc gekoppelt. Das Ausgangssignal
an dem Ausgang des Flipflops 262 steht als ein Signal
WAITB- zur Verfügung und bildet beide Eingangssignale
einer NAND-Schaltung 264. Das Ausgangssignal der NAND
Schaltung 264 ist über eine Zeitverzögerungsschaltung 266
mit einem Eingang einer NAND-Schaltung 268 gekoppelt.
Das Ausgangssignal an dem Ausgang Q des Flipflops 262
bildet ein Signal WAITB sowie das andere Eingangssignal
der NAND-Schaltung 268. Das Ausgangssignal der NAND-Schal
tung 268 steht als ein Signal WAITD- zur Verwendung
in anderen Teilen der Schaltung zur Verfügung. Das Aus
gangssignal an dem Ausgang Q des Flipflops 262 bildet
außerdem ein erstes Eingangssignal einer NAND-Schaltung
270. Das Ausgangssignal der NAND-Schaltung 270 bildet ein
Eingangssignal einer UND-Schaltung 272, deren Ausgang
den Löscheingang CLR des Flipflops 262 ansteuert.Das zweite
Eingangssignal der UND-Schaltung 272 ist das Signal
TLPRES-, das von dem Übertragungsweg geliefert wird. Das
Signal START(EIN) wird außerdem über einen Inverter 274
mit einem Eingang einer UND-Schaltung 276 gekoppelt.
Das Signal TMA, das an der Klemme R 1 der Einheit 70 in
Fig. 2 verfügbar ist, wird über eine NAND-Schaltung 278
mit dem anderen Eingang der UND-Schaltung 276 gekoppelt.
Das Ausgangssignal der UND-Schaltung 276 steuert den zweiten
Eingang der NAND-Schaltung 270 an.
Die Fig. 5a und 5b zeigen, zusammengenommen, schematisch
denjenigen Teil des Kopplers, der den Fluß von Adreßsignalen
durch den Koppler und zwischen seinem Übertragungsweg
und seinem Kopplerverbindungsweg steuert. Der rechte
Rand von Fig. 5a soll sich neben dem linken Rand von Fig. 5b
befinden, um den Fluß von Signalen zwischen den beiden
Figuren zu veranschaulichen. Gemäß Fig. 5a sind die Adreßleitungen
des Übertragungsweges mit den Übertragungsweg
klemmen der Empfänger/Treibereinheiten 290, 292 und 294
gekoppelt.
In der bevorzugten Ausführungsform wird der Übertragungsweg
eine 20-Bit-Adresse tragen und der Koppler wird fünf
Empfänger/Treibereinheiten, wie beispielsweise eine Ein
heit 290, enthalten. Der Übersichtlichkeit halber sind
zwei der Empfänger/Treibereinheiten nicht explizit in
Fig. 5a dargestellt worden. In der bevorzugten Ausführungs
form sind die vier höchstwertigen Bits der Adresse mit
den Übertragungswegklemmen der Einheit 290 gekoppelt,
die nächsten vier höchstwertigen Bits sind mit den Über
tragungswegklemmen der Einheit 292 gekoppelt und die
nächsten vier höchstwertigen Bits sind mit den Übertragungswegklemmen
der Einheit 294 gekoppelt. Es ist deshalb zu
erkennen, daß die acht niedrigstwertigen Bits der Adresse
mit den Empfänger/Treibereinheiten gekoppelt sind, die
nicht dargestellt sind. Die Einheit 294 dient zusammen mit
ihren zugeordneten Schaltungen zum Festlegen der Art der
Verbindung der fehlenden Empfänger/Treibereinheiten.
Es werden zuerst die vier niedrigstwertigen Adreßbits betrachtet,
die in Fig. 5a gezeigt sind, d.h. die Bits, die
mit den Übertragswegklemmen der Einheit 294 gekoppelt sind,
wenn der Freigabeeingang E der Einheit 294 in dem H-Zustand
ist, wobei die Treiberklemmen von den erstgenannten Übertragungswegklemmen
getrennt sind. In diesem Fall erschei
nen die mit den Übertragungswegklemmen über den Über
tragungsweg gekoppelten Adreßbits auch an den entsprechenden
Leseklemmen R der Einheit 294. Die vier Leseklemmen
R 1 - R 4 der Einheit 294 sind mit den vier Eingangsklemmen
2, 5, 9 und 12 eines Gatters 296 verbunden.
Beim Gatter 296 sind
vier Steuerklemmen 1, 4, 10 und 13 gemeinsam über eine
Leitung 302 mit dem Ausgang der NAND-Schaltung 304 ver
bunden. Wenn der Ausgang einer NAND-Schaltung 304 in dem
L-Zustand ist, sind die vier Eingangsklemmen 2, 5, 9 und 12
mit Ausgangsklemmen 3 bzw. 6 bzw. 8 bzw. 11 elektrisch
verbunden. Die vier Adreßbits sind dann über Leitungsan
passungswiderstände 306 mit den passenden vier Adreßleitungen
in dem Kopplerverbindungsweg gekoppelt. Es ist
somit zu erkennen, daß, wenn der Freigabeeingang E der
Einheit 294 in dem H-Zustand ist und wenn das Steuer
eingangssignal auf der Leitung 302 an dem Gatter 296 in
dem L-Zustand ist, die auf dem Übertragungsweg erscheinen
den Adreßbits zu den entsprechenden Adreßleitungen des
Kopplerverbindungsweges übertragen werden.
Wenn stattdessen das Steuereingangssignal auf der Leitung
302 an dem Gatter 296 in dem H-Zustand ist, sind die Aus
gänge des Gatters 296 von den Eingängen isoliert und die
Anordnung von Fig. 5a übt keine Kontrolle über das Signal
aus, das auf den Kopplerverbindungswegadreßleitungen
erscheint. Wenn in diesem Fall der Freigabeeingang E der
Einheit 294 in dem L-Zustand ist, so steuern die betreffen
den Treiberklemmen der Einheit 294 die entsprechenden
Übertragungswegklemmen. In diesem Fall werden die vier
Adreßbits, die auf den vier Adreßleitungen des Koppler
verbindungsweges erscheinen, über die Einheit 294 mit den
entsprechenden Adreßleitungen des Übertragungsweges ge
koppelt. Die acht niedrigstwertigen Bits der Adresse
(die, die in den Fig. 5a und 5b nicht explizit gezeigt
sind) werden durch eine Anordnung verarbeitet, die den
gleichen Aufbau hat wie die soeben beschriebene.
Die vorstehende Beschreibung gilt im wesentlichen auch
für die Verarbeitung der acht höchstwertigen Adreßbits,
aber mit einer leichten Modifizierung. Es ist beispiels
weise zu erkennen, daß die Freigabeeingänge E sämtlicher
Empfänger/Treibereinheiten durch dasselbe Signal ge
steuert werden, d.h. durch das Ausgangssignal einer NOR
Schaltung 308. Somit werden in irgendeinem gegebenen Zeit
punkt sämtliche Übertragungswegklemmen dieser Einheiten
mit den entsprechenden Empfängerklemmen der Einheiten in
Verbindung sein oder, umgekehrt, es werden sämtliche
Übertragungswegklemmen unter der Steuerung der entsprechen
den Treiberklemmen stehen. Ebenso liefert der Ausgang
der NAND-Schaltung 304 die Steuereingangssignale für die
Gatter 298 und 300 sowie für das Gatter 296. Wenn somit
der Freigabeeingang E der Empfänger/Treibereinheiten in
dem H-Zustand ist und wenn der Ausgang der NAND-Schal
tung 304 in dem L-Zustand ist, so werden die acht höchst
wertigen Adreßbits durch die Empfänger/Treibereinheiten
übertragen und durch die Gatter 298 und 300 über Anpassungs
widerstandsbänke 310 und 312 mit den acht höchstwertigen
Adreßbitleitungen in dem Kopplerverbindungsweg gekoppelt.
Stattdessen werden wiederum, wenn der Ausgang der NAND
Schaltung 304 in dem H-Zustand ist und wenn das Freigabe
signal an dem Eingang E der Empfänger/Treibereinheit einen
L-Wert hat, die acht höchstwertigen Adreßbits, die auf
dem Kopplerverbindungsweg erscheinen, über die Einheiten
290 und 292 zu den acht höchstwertigen Bitleitungen des
Übertragungsweges übertragen. Es ist somit zu erkennen,
daß die Anordnung von Fig. 5a und 5b für eine
Zweirichtungsübertragung von Adreßdaten zwischen dem Übertragungs
weg und dem Kopplerverbindungsweg sorgt. In dem Fall der
Übertragung von dem Übertragungsweg zu dem Kopplerver
bindungsweg ist jedoch eine Anordnung zum Modifizieren
der acht höchstwertigen Adreßbits vorgesehen, wie im fol
genden beschrieben.
Der Grund für das Vorsehen einer Anordnung zum Modifi
zieren der acht höchstwertigen Adreßbits, die auf einem
Übertragungsweg erscheinen, wird anhand von Fig. 1a
verständlich. Es sei angenommen, daß die Haupteinrichtung
14 an dem Übertragungsweg 22 eine Verbindung mit der Neben
einrichtung 28 an dem Übertragungsweg 32 sucht und daß
die Nebeneinrichtung 28 eine Speichereinheit ist. Aus
Gründen, die dem Computerfachmann bekannt sind, ist es
häufig erwünscht, daß Speichereinheiten, wie beispielsweise
die Nebeneinrichtung 28, die niedrigsten verfügbaren Speicherplätze
haben. So können beispielsweise der Nebeneinrichtung
28 die Adreßspeicherstellen 0 bis 4095 zugeordnet werden.
Es ist jedoch wahrscheinlich, daß eine der Nebeneinrichtungen,
die mit dem Übertragungsweg 22 gekoppelt sind,
ebenfalls eine Speichereinheit sein wird und Adreßspeicher
stellen 0 bis 4095 haben wird. Wenn somit die Haupteinrichtung
14 eine Verbindung mit der Nebeneinrichtung 28
sucht, indem sie eine Adresse überträgt, die in den Adreß
block 0 bis 4095 fällt, wird es der Haupteinrichtung 14
stattdessen gelingen, mit einer Nebeneinrichtung Verbindung
herzustellen, die an ihrem eigenen Übertragungsweg 22
liegt. Zur Lösung dieser Schwierigkeit werden die Adreßspeicherstellen
sämtlicher Nebeneinrichtungen, die mit dem Übertragungsweg
32 verbunden sind, um 4096 erhöht, bevor die
se Adreßstellen in den mit dem Übertragungsweg 22 gekoppelten
Haupteinrichtungen gespeichert werden. Wenn die
Haupteinrichtung 14 eine Verbindung mit der Nebeneinrichtung 28
sucht, wird sie deshalb eine Adresse übertragen, die in
den Block 4096 bis 8191 fallen. Der Koppler A dekrementiert
dann die von der Haupteinrichtung 14 übertragene Adresse
um den Wert 4096, bevor er die Adresse an den Koppler
verbindungsweg 38 weitergibt. Die dekrementierte Adresse
fällt dann in den Block von Adressen, die der Nebenein
richtung 28 zugeordnet sind, d.h. 0 bis 4095. Diese selektive
Dekrementierung wird durch die in Fig. 5b dargestell
te Schaltung ausgeführt.
Die acht höchstwertigen Adreßbits, die von dem Übertragungs
weg über die Empfängerklemmen der Einheiten 290 und 292
empfangen werden, werden über Addierschaltungen 314 und 316
mit den Gattern 298 und 300 gekoppelt.
Die Addierschaltungen 314 und 316 bilden,
wenn sie in der in Fig. 5b gezeigten
Weise in Kaskade geschaltet sind, ein 8-Bit-Binär
addierglied. Eine 8-Bit-Binärzahl zur Verwendung bei der
Dekrementierung der acht höchstwertigen Adreßbits wird durch
die Kombination aus einer Schalterbank 318 und Wider
standsbänken 320 und 322 erzeugt. Der geeignete Dekrement
wert wird durch selektives Schließen von einzelnen Schal
tern innerhalb der Schalterbank 318 gebildet. Das 8-Bit-Dekrementsignal
wird dann mit den acht höchstwertigen
Adreßbits in den Einheiten 314 und 316 verknüpft, so daß
den Gattern 298 und 300 eine dekrementierte Adresse ge
liefert wird. Es ist zu erkennen, daß die Dekrementierung
nicht erfolgt, wenn die Adresse von dem Kopplerverbindungsweg
mit dem Übertragungsweg zu koppeln ist.
Weiter ist in den Fig. 5a und 5b eine Schaltung gezeigt,
die sicherstellt, daß der Koppler nur dann Daten von dem
Übertragungsweg zu dem Kopplerverbindungsweg überträgt,
wenn die auf dem Übertragungsweg erscheinende Adresse
in einen vorgewählten Adressenbereich fällt.
Bei Kaskadenschaltung, wie in
Fig. 5a gezeigt, bilden die 4-Bit-Größenkomparatoren
324 und 326 einen 8-Bit-Größenkomparator. Die acht höchst
wertigen Adreßbits, die von den Empfängerklemmen der Ein
heiten 290 und 292 empfangen werden, bilden eines der
8-Bit-Eingangssignale an diesem 8-Bit-Komparator. Eine
zweite 8-Bit-Binärzahl, die die niedrigste zulässige
Grenze für diese acht höchstwertigen Adreßbits darstellt
wird durch die Kombination aus einer Schalterbank 328
und Widerstandsbänken 330 und 332 erzeugt. Der 8-Bit
Komparator vergleicht diese beiden 8-Bit-Binärzahlen und
gibt an einer Klemme 5 ein Ausgangssignal an eine Leitung
334 ab, die nur dann in dem L-Zustand ist, wenn die acht
höchstwertigen Adreßbits größer oder gleich der vorgewählten
unteren Grenze sind. In gleicher Weise vergleicht
die praktisch identische Logikschaltung, die in Fig. 5b
in ihrer Gesamtheit mit 336 bezeichnet ist, die acht höchst
wertigen Adreßbits mit einer vorgewählten oberen Grenze.
In diesem Fall wird jedoch das Ausgangssignal an eine
Leitung 338 von einer Klemme 7 eines der 4-Bit-Komparatoren
abgegeben und befindet sich nur dann in dem L-Zustand,
wenn die acht höchstwertigen Adreßbits kleiner sind als
die vorgewählte obere Grenze. Infolgedessen hat das Aus
gangssignal einer NOR-Schaltung 340, d.h. ein Signal ADROK
nur dann einen H-Wert, wenn die acht höchstwertigen Bits
der Adresse, die auf dem Übertragungsweg erscheinen, in
die vorgewählten Grenzen fallen. Das Signal ADROK wird
anderswo in dem Koppler benutzt, um die Übertragung von
Daten zu dem Kopplerverbindungsweg zu blockieren, wenn
die Adresse auf dem Übertragungsweg nicht die vorge
nannten Kriterien erfüllt.
Ein Eingangssignal der NAND-Schaltung 304 ist das Signal
START(AUS), das an der Klemme Q des Flipflops 196 in Fig. 3
erscheint. Das zweite Eingangssignal der NAND-Schaltung 304
ist das Signal WAITB-, das an dem Ausgang des Flipflops
262 in Fig. 4 abgegeben wird. Normalerweise wird das
Signal WAITB- einen H-Wert haben, so daß ein H-Wert
Signal START(AUS) zu einem L-Wert-Steuereingangssignal
an den Gattern 296, 298 und 300 führt, so daß die Kopp
lerverbindungswegadreßleitungen angesteuert werden.
Dieses L-Wert-Ausgangssignal der NAND-Schaltung 304 wird
durch die NAND-Schaltung 342 verknüpft, um ein Digital
signal ADEN zu erzeugen, welches die Tatsache anzeigt,
daß die Kopplerverbindungswegadreßleitungen angesteuert
sind.
Ein erstes Eingangssignal der UND-Schaltung 344 ist das
Signal ZUGRIFF, das von dem Ausgang Q des Flipflops 84
in Fig. 2 abgegeben wird. Das zweite Eingangssignal der
UND-Schaltung 344 ist das Signal WAITA-, das von der
NAND-Schaltung 240 in Fig. 3 geliefert wird. Da das Signal
WAITA- normalerweise einen H-Wert hat, ergibt sich
durch ein H-Wert-Signal ZUGRIFF ein H-Signalwert an
einem Eingang der NOR-Schaltung 308. Beide Eingangssig
nale der NAND-Schaltung 346 werden durch das Signal WAITD
gebildet, das an dem Ausgang der NAND-Schaltung 268 in
Fig. 4 erscheint. In dem normalen Fall, in welchem das
Signal WAITD- einen H-Wert hat, ist das L-Ausgangssignal
der NAND-Schaltung 346 über die UND-Schaltung 348
mit dem zweiten Eingang der NOR-Schaltung 308 gekoppelt.
Wenn somit das Signal ZUGRIFF in dem H-Zustand ist,
wird das Ausgangssignal der NOR-Schaltung 308 einen L-Wert
haben und die Einheiten 290, 292 und 294 werden freige
geben, damit die Kopplerverbindungswegadreßbits zu dem
Übertragungsweg übertragen werden. Stattdessen, wenn das
Signal ZUGRIFF in dem L-Zustand ist, wird das Ausgangs
signal der NOR-Schaltung 308 einen H-Wert haben und
dadurch die Übertragung von Adreßbits von dem Koppler
verbindungsweg zu dem Übertragungsweg blockieren. Das
Ausgangssignal der NOR-Schaltung 308 wird einem Inverter
350 zugeführt, um ein Digitalsignal ADREN zu erzeugen,
das, wenn es einen H-Wert hat, angibt, daß die Adreßbits
von dem Kopplerverbindungsweg zu dem Übertragungsweg ge
leitet werden.
Die übrige Anordnung, die in Fig. 6 gezeigt ist, ist der
jenige Teil des Kopplers, der für die Zweirichtungsüber
tragung der Datenbits selbst zwischen dem Übertragungs
weg und dem Kopplerverbindungsweg sorgt. Die in der
Beschreibung und in den Ansprüchen benutzten Ausdrücke
"Daten", "Datenbits" und "Datenwörter" sollen entweder
numerische Daten oder Befehle darstellen. In der bevor
zugten Ausführungsform besteht jedes Datenwort aus
16 Bits. In Fig. 6 ist mit 360 insgesamt die Schaltung
bezeichnet, die zur Ausführung dieser Zweirichtungsüber
tragung von vier Bits des Datenwortes erforderlich ist.
Gleiche Schaltungen sind in jedem der gestrichelten
Rechtecke 362, 364 und 366 vorgesehen zur Ausführung der
Übertragung der übrigen zwölf Bits jedes Datenwortes.
Bei der Schaltung 360 sind vier der Datenleitungen in dem
Übertragungsweg mit den vier Übertragungswegklemmen der
Empfänger/Treibereinheit 368 gekoppelt.
Die Empfängerklemmen
R 1-R 4 der Einheit 368 sind mit Klemmen 2, 5, 9
und 12 eines Gatters 370 gekoppelt.
Ausgangsklemmen
3, 6, 8 und 11 des Gatters 370 sind über Leitungsanpassungs
widerstände 372 mit vier der Datenleitungen in dem Koppler
verbindungsweg gekoppelt. Diese vier Kopplerverbindungs
wegdatenleitungen sind außerdem mittels Leitungen 374 auf
die Treiberklemmen der Einheit 368 rückgekoppelt. Die
Schaltung 360 arbeitet in der oben in Verbindung mit Fig. 5a
beschriebenen Weise und bewirkt eine Zweirichtungskopplung
von vier Datenbits zwischen dem Übertragungsweg und dem
Kopplerverbindungsweg. Diese Operation wird durch die
Ausgangssignale von NOR-Schaltungen 376 und 378 gesteuert.
Die NOR-Schaltungen 376 und 378 werden ihrerseits durch
die Ausgangssignale von UND-Schaltungen 380, 382, 384 und
386 gesteuert. Es ist zu erkennen, daß das Signal ADREN,
das an dem Ausgang des Inverters 350 in Fig. 5a erscheint,
ein Eingangssignal jeder UND-Schaltung 382 und 380 bildet.
Ebenso bildet das Signal ADEN, das an dem Ausgang der
NAND-Schaltung 342 in Fig. 5a erscheint, ein Eingangssig
nal jeder UND-Schaltung 384 und 386. Wie im folgenden
im Einzelnen näher erkennbar werden wird, wird das Signal
ADEN einen H-Wert und das Signal ADREN einen L-Wert haben,
wenn der Koppler als eine Nebeneinrichtung unter der
Steuerung einer Haupteinrichtung an seinem Übertragungs
weg arbeitet. Unter diesen Umständen werden die Ausgangssignale
beider UND-Schaltungen 380 und 382 einen L-Wert
haben, aber bei beiden UND-Schaltungen 384 und 386 wird
eines ihrer Eingangssignale einen H-Wert haben. Das
Eingangssignal READ(AUS) an der UND-Schaltung 384 und das
Eingangssignal READ(AUS)- an der UND-Schaltung 386 werden
von dem Ausgang bzw. dem Ausgang Q des Flipflops 222
in Fig. 3 geliefert. Wie im folgenden näher erläutert,
wird, wenn die Haupteinrichtung danach trachtet, über den
Koppler in eine Nebeneinrichtung an einem anderen Übertra
gungsweg einzuschreiben, das Signal READ(AUS) einen
L-Wert haben, während das Signal READ(AUS)- einen H-Wert
haben wird. Demgemäß bleibt der Ausgang der UND-Schaltung
384 im L-Zustand, der Ausgang der NOR-Schaltung 376
bleibt im H-Zustand und die Einheit 368 bleibt gesperrt,
so daß ihre Empfängerklemmen R 1-R 4 die Datenbits von dem
Übertragungsweg mit dem Gatter 370 koppeln. Die UND-Schaltung
386 hat jedoch ein Ausgangssignal mit einem
H-Wert und bewirkt dadurch, daß das Ausgangssignal der
NOR-Schaltung 378 einen L-Wert annimmt und das Gatter 370
freigibt, damit diese Datenbits zu den entsprechenden vier
Datenleitungen in dem Kopplerverbindungsweg und schließlich
zu einer entfernten Nebeneinrichtung geleitet werden. Wenn
umgekehrt die steuernde Haupteinrichtung danach trachtet,
Daten aus einer entfernten Nebeneinrichtung zu lesen,
so wird das Signal READ(AUS) einen H-Wert und das Signal
READ(AUS)- einen L-Wert haben. In diesem Fall wird die
Einheit 368 freigegeben, während das Gatter 370 gesperrt
wird und Datenbits von dem Kopplerverbindungsweg zu dem
Übertragungsweg übertragen werden, von welchem sie durch
die steuernde Haupteinrichtung abgelesen werden können.
In dem Fall, in welchem der Koppler als eine Haupteinrichtung
unter der Steuerung ihres zugeordneten Kopplers
arbeitet, wird das Signal ADREN einen H-Wert haben,
während das Signal ADEN einen L-Wert haben wird. In diesem
Fall erfolgt das alternative Freigeben der Einheit 368
und des Gatters 370 unter der Steuerung der UND-Schaltungen
380 und 382 und schließlich ihrer Eingangssignale READ(EIN)-
und READ(EIN)A. Gemäß Fig. 3 sind diese beiden Signale
das Komplement voneinander und bewirken, daß der Fluß
von Datenbits durch den Koppler in geeigneter Weise richtungsgesteuert
wird.
Der Gesamtbetrieb des Kopplers kann anhand eines besonderen
Beispiels verständlich gemacht werden. Es sei deshalb
angenommen, daß die Haupteinrichtung 14 von Fig. 1a ein
Datenwort in eine Nebeneinrichtung 28 einzuschreiben sucht.
In diesem Fall arbeitet der Koppler 34 im Unterordnungsbetrieb
in bezug auf die Haupteinrichtung 14, während der
Koppler 36 im Führungsbetrieb in bezug auf die Nebeneinrichtung
28 arbeitet. Zur Initialisierung bewirkt die
Übertragungshaupteinrichtung 14, daß die Leitung TLGO-
des Übertragungsweges 22 in den L-Zustand übergeht, was
zu einem H-Wert-Signal GOA an der Klemme R₂ der Einheit
70 in Fig. 2 führt. Das H-Wert-Signal GOA auf der Leitung
180 von Fig. 3 bewirkt, daß ein Eingangssignal der NAND-Schaltung
188 sofort einen H-Wert annimmt und daß ein zweites
Eingangssignal einen H-Wert nach der Zeitverzögerung
annimmt, die durch das Zeitverzögerungsnetzwerk 186 hervorgerufen
wird. Diese Zeitverzögerung, die in der Größenordnung
von 100 ns liegt, wird erzeugt, um sicherzustellen,
daß die Schaltungen von Fig. 5a und 5b ausreichend Zeit
gehabt haben, um ein geeignetes Signal ADROK zu erzeugen,
bevor das Flipflop 196 getaktet wird. Wenn die Haupteinrichtung
14 die Leitung TLGO- auf einen L-Wert bringt,
koppelt sie außerdem die Daten, die sie einzuschreiben
wünscht, und die Adresse in der Nebeneinrichtung 28, an
welcher sie einzuschreiben wünscht, mit dem Übertragungsweg.
Sämtliche Nebeneinheiten, die mit dem Übertragungsweg
22 gekoppelt sind, werden das L-Wert-Signal TLGO-
erkennen, aber nur diejenige Nebeneinrichtung, deren Adressenkomplement
die von der Haupteinrichtung 14 übertragene
Adresse enthält, wird ansprechen. Das Adressenkomplement
der Nebeneinrichtung 28 wird selbstverständlich innerhalb
des Adressenkomplements des untergeordneten Kopplers 34 enthalten
sein (unter Berücksichtigung der Adressendekrementierung,
die in den Schaltungen von Fig. 5a und 5b ausgeführt
wird), so daß ein H-Wert-Signal ADROK an dem Ausgang der
NOR-Schaltung 340 erscheinen wird. Da das auf der Leitung
190 erscheinende Signal an diesem Punkt in dem Betriebszyklus
normalerweise einen H-Wert hat, folgt daraus, daß,
wenn das Ausgangssignal der NAND-Schaltung 184 einen H-Wert
annimmt, das Ausgangssignal der NAND-Schaltung 188 einen
L-Wert annimmt, was zu einem positivgehenden Übergang an dem
Takteingang des Flipflops 196 führt. Mit dem H-Wert-Signal
ADROK führt das dazu, daß der Ausgang Q des Flipflops 196
auf einen H-Signalwert umschaltet. Da das Signal TLPRES-
normalerweise einen H-Wert hat, hat das zur Folge, daß das
Ausgangssignal der NAND-Schaltung 198 einen L-Wert annimmt,
wodurch ein L-Wert-Signal START(AUS)- an den Kopplerverbindungsweg
abgegeben wird, der zu dem Führungskoppler 36
führt.
In dem gleichen Zeitpunkt, in dem die Haupteinrichtung 14
die Leitung TLGO- in den L-Zustand bringt, bringt sie
die Leitung TLREAD des Übertragungsweges 22 in den L-Zustand
und zeigt dadurch an, daß sie in eine entfernte Nebeneinrichtung
einzuschreiben wünscht. Dieser L-Signalwert
an der Klemme B₁ der Einheit 228 (Fig. 3) führt zu
einem H-Signalwert an der entsprechenden Empfängerklemme
R₁ und dem Eingang D des Flipflops 222. Das Flipflop 222
wird gleichzeitig mit dem Flipflop 196 durch das Ausgangssignal
des Inverters 194 getaktet und ihr Ausgang geht
in den L-Zustand über, wodurch ein L-Wert-Signal an der
Klemme READ(AUS) des Kopplers abgegeben wird. Gleichzeitig
geht der Ausgang Q des Flipflops 222 in den H-Zustand über.
Gemäß Fig. 5a ist das Signal START(AUS), das von dem Ausgang
Q des Flipflops 196 (Fig. 3) geliefert wird, ein H-Wert-Signal
und es sei daran erinnert, daß das Signal WAITB-
normalerweise einen H-Wert hat. Infolgedessen ist der Ausgang
der NAND-Schaltung 304 im L-Zustand und gibt dadurch
die Gatter 296, 298 und 300 frei, so daß die Adressen von
dem Übertragungsweg 22 zu dem Kopplerverbindungsweg übertragen
werden. Das Digitalsignal ADEN wird einen H-Wert
haben. Da das Signal WAITD- seinen normalerweise vorhandenen
H-Wert hat und da das Signal ZUGRIFF einen L-Wert
hat, haben beide Eingangssignale der NOR-Schaltung 308
einen L-Wert und dessen H-Wert-Ausgangssignal wird die
Treiber der Einheiten 290, 292 und 294 sperren. Das Signal
ADREN hat einen L-Wert.
Da gemäß Fig. 6 das Signal ADREN einen L-Wert hat, kann
keine der UND-Schaltungen 380 oder 382 einen H-Ausgangszustand
haben. Das Signal ADEN hat jedoch einen H-Wert
und, wie oben dargelegt, ist das Signal READ(AUS)- in dem
H-Zustand. Die UND-Schaltung 386 wird ein H-Wert-Ausgangssignal
haben, was zu einem L-Wert-Ausgangssignal der NOR-Schaltung
378 führt. Dieses L-Wert-Ausgangssignal gibt
das Gatter 370 frei, so daß die auf dem Übertragungsweg
22 erscheinenden Datenbits zu dem Kopplerverbindungsweg
übertragen werden. Da das Signal READ(AUS) einen L-Wert
hat, bleibt der Ausgang der NOR-Schaltung 376 in dem H-Zustand
und sperrt dadurch die Treiberklemme der Einheit
368. Faßt man den Betrieb bis zu diesem Punkt zusammen,
so hat der untergeordnete Koppler 34 sowohl die Adreßbits
als auch die Datenbits von dem Übertragungsweg 22 mit dem
Kopplerverbindungsweg 38 gekoppelt. Weiter hat der untergeordnete
Koppler 34 ein L-Wert-Signal START(AUS)- und
ein L-Wert-Signal READ(AUS)- an den Kopplerverbindungsweg
abgegeben.
Bei der folgenden Betrachtung des Führungskopplers 36
sei daran erinnert, daß die letztgenannten beiden Signale
auf dem Kopplerverbindungsweg an dem Führungskoppler
36 als ein Signal START(EIN)- bzw. als ein Signal
READ(EIN) empfangen werden. Betrachtet man nun die Fig. 2 bis 6,
um den Aufbau des Führungskopplers 36 darzustellen, und
insbesondere Fig. 2, so ist zu erkennen, daß das L-Wert-Signal
START(EIN)- nach Inversion in dem Inverter 76 ein
H-Wert-Signal an einem Eingang der NAND-Schaltung 78
bildet. Da das andere Eingangssignal der NAND-Schaltung 78
in seinem normalerweise vorhandenen H-Zustand ist, wird
durch den sich ergebenden L-Signalwert an dem Ausgang
der NAND-Schaltung 78 das Flipflop 80 voreingestellt, was
zur Folge hat, daß das Ausgangssignal an seinem Ausgang
einen L-Wert annimmt. Dieser L-Signalwert an dem Eingang
der UND-Schaltung 92 ergibt ein L-Wert-Signal TLAG(AUS) auf
dem Übertragungsweg 32. Dieses Signal meldet sämtlichen
Haupteinrichtungen an dem Übertragungsweg 32, die dem
Koppler 36 untergeordnet sind, daß der Koppler 36 Zugriff
zu dem Übertragungsweg 32 sucht. Zusätzlich bewirkt das
L-Wert-Signal, nach Inversion in dem Inverter 94, daß das
Ausgangssignal der UND-Schaltung 96 einen H-Wert erhält,
unter der Annahme, daß keine Haupteinrichtung an dem Übertragungsweg
32, die dem Koppler 36 übergeordnet ist,
Zugriff zu gewinnen versucht, was durch ein L-Wert-Signal
TLAG(EIN) auf der Leitung 98 angezeigt würde. Ferner,
wenn das Signal TLAK- einen H-Wert hat und dadurch
anzeigt, daß keine Haupteinrichtung an dem Übertragungsweg
32 in einem Bestätigungszustand ist,
ist die Klemme R₃ der Einheit 70 in dem L-Zustand und der
Inverter 116 wird ein zweites H-Wert-Eingangssignal an
die NAND-Schaltung 106 abgeben. Schließlich bewirkt der
H-Zustand an dem Ausgang der UND-Schaltung 96 nach einer
Zeitverzögerung, die durch die RC-Zeitkonstante des RC-Netzwerks
112 festgelegt ist, daß der Ausgang der NAND-Schaltung
110 den H-Zustand annimmt. Diese drei H-Signalwerte
an dem Eingang der NAND-Schaltung 106 führen zu
einem positivgehenden Übergang an dem Takteingang des
Flipflops 82. Da der Eingang D des Flipflops 82 auf
eine positive Versorgungsspannung bezogen ist, hat das
zur Folge, daß das Ausgangssignal an seinem Ausgang Q
einen H-Wert und das Ausgangssignal an seinem Ausgang
einen L-Wert annimmt. Das H-Wert-Ausgangssignal an dem
Ausgang Q, der mit der Klemme D₃ der Einheit 70 gekoppelt
ist, führt zu einem L-Wert-Signal TLAK- auf dem Übertragungsweg
32 und zeigt dadurch sämtlichen anderen Haupteinrichtungen
an dem Übertragungsweg 32 an, daß der
Koppler 36 in dem Bestätigungszustand ist. Dieses Signal
mit dem Wert H an dem Ausgang Q bewirkt außerdem, daß
der Ausgang der NOR-Schaltung 124 in den L-Zustand geht,
was zu einem L-Wert-Signal an dem Ausgang der UND-Schaltung
166 zum Löschen des Flipflops 80 in Vorbereitung
auf den nächsten Betriebszyklus führt. Das L-Wert-Ausgangssignal
an dem Ausgang des Flipflops 82 bewirkt
jedoch, daß der Ausgang der UND-Schaltung 92 in dem L-Zustand
bleibt und sämtlichen untergeordneten Haupteinrichtungen
an dem Übertragungsweg 32 anzeigt, daß der
Koppler 36 Zugang zu dem Übertragungsweg sucht. Wenn
keine Haupteinrichtung an dem Übertragungsweg 32 Zugang
zu dem Übertragungsweg hat, so behält das Signal TLAV
seinen H-Wert und der Signalwert an der Klemme R₄ der
Einheit 70 bleibt ein L-Wert. Wenn somit der Ausgang
des Flipflops 82 in den L-Zustand geht, führt das zu
einem positivgehenden Übergang an dem Eingang C des
Flipflops 84, so daß sein Ausgang Q in den H-Zustand
umschaltet und sein Ausgang in den L-Zustand umschaltet.
Der H-Signalwert an dem Ausgang Q ist mit der Klemme D₄
der Einheit 70 gekoppelt und führt zu einem L-Wert-Signal
TLAV auf dem Übertragungsweg 32, wodurch sämtlichen
anderen Haupteinheiten angezeigt wird, daß der Koppler
36 Zugriff erhalten hat. Das H-Wert-Ausgangssignal an dem
Ausgang Q ist außerdem mit einem zweiten Eingang der NOR-Schaltung
124 gekoppelt, um sicherzustellen, daß das
Flipflop 80 in dem Löschzustand gehalten wird, solange
das Flipflop 84 in dem Zugriffszustand bleibt. Darüberhinaus
ist, wenn der Ausgang Q des Flipflops 84 in dem
H-Zustand ist, der Ausgang des Inverters 134 in dem L-Zustand,
was dazu führt, daß von dem Ausgang der UND-Schaltung
142 ein L-Wert-Löscheingangssignal an dem
Flipflop 82 anliegt. Dieses löscht das Flipflop 82,
was bewirkt, daß sein Ausgang Q den L-Zustand und sein
Ausgang den H-Zustand annimmt. Das Ausgangssignal des
Inverters 134 wird außerdem benutzt, um den Löscheingang
CLR des Flipflops 86 freizumachen, wobei dieses
Flipflop schließlich zum Löschen des Flipflops 84
am Ende des Zugriffszustandes benutzt wird. Normalerweise
hat der Ausgang des Inverters 134 den H-Zustand,
so daß der Ausgang der NOR-Schaltung 136 den L-Zustand
hat, wodurch das Flipflop 86 in dem Rücksetzzustand gehalten
wird. Wenn so das Ausgangssignal an seinem Ausgang
ein H-Wert-Signal ist, bewirkt es, wenn es mit dem
H-Wert-Signal auf der Leitung 168 verknüpft wird, daß
der Ausgang der UND-Schaltung 160 in dem H-Zustand ist,
so daß der Löscheingang CLR des Flipflops 84 normalerweise
frei ist, was dem Flipflop gestattet, durch sein
Takteingangssignal getaktet zu werden. Wenn der Ausgang
des Inverters 134 den L-Zustand annimmt, führt das jedoch
zu einem positivgehenden Übergang in dem Ausgangssignal
der NOR-Schaltung 136, das zu dem Löscheingang CLR
des Flipflops 86 nach einer Zeitverzögerung übertragen
wird, die sich durch das RC-Netzwerk 138 ergibt. Das
führt zu keinem Übergang in den Ausgangszuständen des
Flipflops 86, macht aber das Flipflop frei, so daß sein
Zustand durch positivgehende Übergänge an dem Takteingang
geändert werden kann.
Das Ausgangssignal an dem Ausgang des Flipflops 84 bildet
ein Eingangssignal für das Netzwerk, das aus den NAND-Schaltungen
144 und 148 und aus dem RC-Zeitverzögerungsnetzwerk
146 besteht. Dieses Netzwerk wird benutzt, um
den Zugriffszustand ungefähr 10 Mikrosekunden nach seiner
Einleitung in denjenigen Fällen zu beenden, in denen
aufgrund einer Funktionsstörung der Zugriffszustand nicht
in seiner normalen Periode von ungefähr einer Mikrosekunde
beendet wird. Demgemäß wird das L-Wert-Ausgangssignal
an dem Ausgang des Flipflops 84 in dem Zugriffszustand
durch die NAND-Schaltung 144 in ein H-Wert-Signal
umgekehrt, welches einem Eingang der NAND-Schaltung 148
nach einer Zeitverzögerung von ungefähr 10 Mikrosekunden
zugeführt wird, die durch das Zeitverzögerungsnetzwerk 146
hervorgerufen wird. Das auf der Leitung 150 erscheinende
Signal, das von dem Ausgang Q des Flipflops 84 stammt,
hat ebenfalls einen H-Wert, so daß der Ausgang der NAND-Schaltung
148 in den L-Zustand geht. Das somit an dem Voreinstelleingang
PRE des Flipflops 86 anliegende L-Wert-Eingangssignal
bewirkt, daß das Signal an seinem Ausgang
einen L-Wert annimmt. Dieses L-Wert-Eingangssignal an der
UND-Schaltung 160 führt zu einem L-Wert-Ausgangssignal der
UND-Schaltung 160, wodurch das Flipflop 84 aus dem Zugriffszustand
rückgesetzt wird. Die normale Art des Rücksetzens
des Flipflops 84 ergibt sich aus den folgenden Darlegungen.
Unter weiterer Bezugnahme auf den Betrieb des Führungskopplers
36 sei angemerkt, daß, wenn das L-Wert-Signal
START(EIN)- von dem untergeordneten Koppler 34 empfangen
wird, das Eingangssignal START(EIN) an der NAND-Schaltung
154 einen H-Wert erhält. Unter Bezugnahme auf Fig. 5a
sei daran erinnert, daß das Signal ZUGRIFF, das ein Eingangssignal
der UND-Schaltung 344 bildet, einen H-Wert
hat, wenn der Führungskoppler 36 Zugriff erhalten hat.
Da das Signal WAITA- normalerweise einen H-Wert hat, führt
der sich ergebende H-Signalwert an dem Ausgang der UND-Schaltung
344 zu einem L-Wert-Signal an dem Ausgang der
NOR-Schaltung 308. Dadurch werden die Treiber der Einheiten
290, 292 und 294 freigegeben, damit die Adreßbits
von dem Kopplerverbindungsweg 38 mit dem Übertragungsweg
32 gekoppelt werden. Gleichzeitig erhält das Signal ADREN
an dem Ausgang des Inverters 350 einen H-Wert. Dieses H-Wert-Signal
ADREN gibt in dem Datenübertragungsnetzwerk
von Fig. 6 einen Eingang von UND-Schaltungen 380 und 382
frei. Aus den vorstehenden Darlegungen geht hervor, daß,
da in dem betrachteten Beispiel die Haupteinheit 14 versucht,
ein Datenwort in die Nebeneinrichtung 28 einzuschreiben,
das Signal READ(AUS) aus dem untergeordneten
Koppler 34 im L-Zustand ist. Dieses Signal, das von dem
Führungskoppler 36 an seiner Klemme READ(EIN) empfangen
wird, ergibt, nachdem es durch Inverter 232 und 236 (Fig. 3)
hindurchgegangen ist, ein L-Wert-Signal READ(EIN)A.
Infolgedessen bleibt der Ausgang der UND-Schaltung
382 im L-Zustand, so daß der Ausgang der NOR-Schaltung
378 im H-Zustand ist und das Gatter 370 gesperrt
ist. Das L-Wert-Signal READ(EIN) wird jedoch durch den
Inverter 232 umgekehrt, was ein H-Wert-Signal READ(EIN)-
ergibt. Somit ist der Ausgang der UND-Schaltung 380 in
dem H-Zustand, was zur Folge hat, daß der Ausgang der NOR-Schaltung
376 in den L-Zustand geht und dadurch die Treiber
der Einheit 368 freigibt, damit die Datenbits von dem
Kopplerverbindungsweg 38 zu dem Übertragungsweg 32 übertragen
werden.
Gemäß Fig. 2, und weiterhin unter Bezugnahme auf den Betrieb
des Führungskopplers 36, führt das H-Wert-Signal ADREN
zusammen mit dem vorerwähnten H-Wert-Signal START(EIN) zu
einem L-Wert-Ausgangssignal der NAND-Schaltung 154 und
zu einem H-Wert-Ausgangssignal der NAND-Schaltung 162.
Dieses H-Wert-Signal an dem Eingang D ₂ der Einheit 70
führt zu einem L-Wert-Signal TLGO-, das auf dem Übertragungsweg
32 erscheint. Dieses L-Wert-Signal TLGO-
leitet das Ansprechen sämtlicher Nebeneinrichtungen ein,
die mit dem Übertragungsweg 32 gekoppelt sind, aber nur
die Nebeneinrichtung 28 vollendet das Ansprechen, da sie
allein die durch den Führungskoppler 36 auf den Übertragungsweg
32 gebrachte Adresse enthält.
Gemäß Fig. 3 führt das H-Wert-Signal READ(EIN)- in dem
Führungskoppler 36 zusammen mit dem H-Wert-Signal ADREN
zu einem H-Wert-Ausgangssignal der UND-Schaltung 234,
so daß das Signal TLREAD, das auf dem Übertragungsweg 32
erscheint, einen L-Wert haben wird. Das gibt der Nebeneinrichtung
28 zu erkennen, daß sie das auf dem Übertragungsweg
32 erscheinende Datenwort zu lesen hat.
Gemäß Fig. 2, und unter weiterer Bezugnahme auf den Betrieb
des Führungskopplers 36, gibt die Nebeneinrichtung 28,
wenn sie die Datenübertragung beendet, ein L-Wert-Signal TLTM-
zurück an den Übertragungsweg 32 ab. Das führt zu einem H-Wert-Signal
TMA an der Klemme R₁ der Einheit 70. Dieses
H-Wert-Signal TMA verursacht an dem Ausgang der NAND-Schaltung
152 ein L-Wert-Signal, das als ein Signal COMP(AUS)- an
den Kopplerverbindungsweg 38 abgegeben wird. Es sei angemerkt,
daß dieses L-Wert-Signal, das auch an dem Takteingang
des Flipflops 86 anliegt, keinen Einfluß auf die
Ausgangszustände des Flipflops hat.
Es wird nun Fig. 3 betrachtet und auf den Betrieb des untergeordneten
Kopplers 34 Bezug genommen. Das L-Wert-Signal
COMP(AUS)-, das von dem Führungskoppler 36 übertragen wird,
wird als ein L-Wert-Signal COMP(EIN)- an dem untergeordneten
Koppler 34 empfangen. Dieses Signal wird durch den Inverter
208 in ein H-Wert-Signal umgekehrt, das auf der Leitung
216 ein Eingangssignal der NAND-Schaltung 192 bildet.
Nach einer Zeitverzögerung, die durch das RC-Netzwerk 214
hervorgerufen wird, geht der andere Eingang der NAND-Schaltung
192 ebenfalls in den H-Zustand, was ein L-Wert-Ausgangssignal
der NAND-Schaltung und einen H-Wert-Übergang
an dem Takteingang des Flipflops 220 zur Folge hat. Das
bewirkt, daß der Ausgang Q des Flipflops 220 in den H-Zustand
geht, was ein H-Wert-Signal TMB ergibt. Gemäß Fig. 2,
und unter weiterer Bezugnahme auf den Betrieb des untergeordneten
Kopplers 34, wird dieses H-Wert-Signal TMB
durch die Einheit 70 gekoppelt, damit ein L-Wert-Signal
TLTM- an den Übertragungsweg 22 abgegeben wird. Das sagt
der Haupteinrichtung 14, daß der Koppler 34, der als
eine Nebeneinrichtung arbeitet, seine Datenübertragung beendet
hat. Infolgedessen bringt die Haupteinrichtung 14
das Signal TLGO- in einen H-Zustand. Das führt zu einem
L-Wert-Signal GOA an dem Ausgang der Einheit 70. Dieses
L-Wert-Signal GOA löscht jeweils die Flipflops 196, 222
und 220 (Fig. 3) und das sich infolgedessen ergebende
L-Wert-Signal an dem Ausgang Q des Flipflops 196 führt zu
einem H-Wert-Signal START(AUS)- auf dem Kopplerverbindungsweg
38. Das Löschen des Flipflops 220 bringt das Signal
TMB in den L-Zustand und gestattet dadurch dem Signal TLTM-
auf dem Übertragungsweg 22 in den H-Zustand zurückzukehren.
Das H-Wert-Signal START(AUS)- wird von dem Führungskoppler
36 als ein H-Wert-Signal START(EIN)- empfangen, welches
durch den Inverter 76 von Fig. 2 in ein L-Wert-Signal
START(EIN) umgekehrt wird. Dieses L-Wert-Signal an dem
Eingang der NAND-Schaltung 154 führt schließlich zu
einem L-Signalwert an der Klemme D₂ der Einheit 70 und
zu einem H-Wert-Signal TLGO- auf dem Übertragungsweg 32.
Wenn die Nebeneinrichtung 28 durch dieses H-Wert-Signal
TLGO- freigegeben worden ist, bringt sie das Signal TLTM-
auf dem Übertragungsweg 32 in den H-Zustand. Dieser wird
von dem Führungskoppler 36 als ein L-Wert-Signal TMA an
der Klemme R₁ der Einheit 70 empfangen. Dieses L-Wert-Signal
TMA an dem Eingang der NAND-Schaltung 152 führt
zu einem H-Wert-Signal an dem Ausgang dieser NAND-Schaltung.
Dieser mit dem Takteingang des Flipflops 86 gekoppelte
H-Signalwert-Übergang bewirkt, daß der Ausgang
dieses Flipflops in den L-Zustand geht, wodurch das
Zugriffsflipflop 84 über die UND-Schaltung 160 gelöscht
wird. Wenn der Ausgang Q des Flipflops 84 in den L-Zustand
geht, nimmt das Signal TLAV auf dem Übertragungsweg 32
einen H-Wert an und zeigt dadurch sämtlichen anderen
Haupteinrichtungen an dem Übertragungsweg an, daß der
Führungskoppler 36 den Zugriff auf den Übertragungsweg
beendet hat. Gleichzeitig wird das H-Wert-Signal an dem
Ausgang der NAND-Schaltung 152 als ein H-Wert-Signal
COMP(AUS)- an den Kopplerverbindungsweg 38 abgegeben.
Gemäß Fig. 3 wird dieses H-Wert-Signal als ein Signal
COMP(EIN)- von dem untergeordneten Koppler 34 empfangen.
Das führt schließlich zu einem L-Wert-Takteingangssignal
an dem Flipflop 220 und beendet einen Datenübertragungszyklus,
wobei beide Koppler 34 und 36 in einem
Leerlaufzustand gelassen werden, in dem sie den nächsten
Aufruf von einer Haupteinrichtung erwarten.
Der Betrieb, wenn die Haupteinrichtung 14 aus der Nebeneinrichtung
28 zu lesen sucht, gleicht dem soeben beschriebenen.
In diesem Fall gibt jedoch die Haupteinrichtung
14 ein H-Wert-Signal TLREAD an den Übertragungsweg
22 ab. Wie Fig. 3 zeigt, führt das zu einem H-Wert-Signal
READ(AUS), das in der Logik des untergeordneten
Kopplers 34 benutzt wird und außerdem über den Kopplerverbindungsweg
38 zu dem Führungskoppler 36 übertragen
wird. Wieder, wie in der oben beschriebenen Weise, ist
das Signal ADEN des untergeordneten Kopplers 34 ein H-Wert-Signal,
während das Signal ADREN in dem Koppler 34 ein
L-Wert-Signal ist. Die Adreßbits werden wieder von dem
Übertragungsweg 22 durch den Koppler 34 mit dem Kopplerverbindungsweg
38 gekoppelt. In diesem Fall gestattet
jedoch das H-Wert-Signal ADEN in Verbindung mit dem H-Wert-Signal
READ(AUS) in dem untergeordneten Koppler 34
in Fig. 6, daß die Datenbits nur von dem Kopplerverbindungsweg
38 zu dem Übertragungsweg 22 übertragen werden. Gemäß
Fig. 3, und unter Bezugnahme auf den Betrieb des Führungskopplers
36, ergibt das H-Wert-Signal READ(EIN) ein H-Wert-Signal
READ(EIN)A und ein L-Wert-Signal READ(EIN)-.
Infolgedessen ist der Ausgang der UND-Schaltung 234 im
L-Zustand und der Führungskoppler 36 überträgt ein H-Wert-Signal
TLREAD zu dem Übertragungsweg 32, wodurch der
Nebeneinrichtung 28 angezeigt wird, daß die Haupteinrichtung
14 aus ihr zu lesen wünscht. Wieder, wie zuvor, ist das
Signal ADEN des Führungskopplers 36 ein L-Wert-Signal,
während sein Signal ADREN ein H-Wert-Signal ist, und die
Einheiten 290, 292 und 294 werden wieder freigegeben, damit
die Adresse von dem Kopplerverbindungsweg 38 an den Übertragungsweg
32 übermittelt wird. Gemäß Fig. 6 gibt jedoch
das H-Wert-Signal ADREN, gekoppelt mit dem H-Wert-Signal
READ(EIN)A und dem L-Wert-Signal READ(EIN)- ein Gatter 370
frei, damit Datenbits von dem Übertragungsweg 32 zu dem
Kopplerverbindungsweg 38 übertragen werden. Es ist somit
zu erkennen, daß in diesem Fall die Koppler gemeinsam
arbeiten, um wieder Adreßbits von der Haupteinrichtung 14
zu der Nebeneinrichtung 28 zu leiten, daß aber in diesem
Fall Datenbits von der Nebeneinrichtung 28 zu der Haupteinrichtung
14 geleitet werden.
In dem Fall, in welchem die Haupteinrichtung 14 aus der
Nebeneinrichtung 28 zu lesen sucht, zieht die Nebeneinrichtung
28, wenn ein Lesefehler in der Nebeneinrichtung
auftritt, die Leitung TLMER- des Übertragungsweges 32
in den L-Zustand. Das L-Wert-Signal TLMER-, das an der
Einheit 228 des Führungskopplers 36 empfangen wird, wie
in Fig. 3 ersichtlich, wird mit der Klemme R₃ der Einheit
228 als ein H-Wert-Signal gekoppelt und von dort als ein
H-Wert-Signal MER(AUS) mit dem Kopplerverbindungsweg 38
verbunden. Weiter wird gemäß Fig. 3 dieses Signal von
dem untergeordneten Koppler 34 als ein H-Wert-Signal MER(EIN)
empfangen, welches durch die UND-Schaltung 226 hindurchgeleitet
wird, wenn das Signal TMB des untergeordneten
Kopplers 34 einen H-Wert annimmt. Dieses H-Wert-Ausgangssignal
der UND-Schaltung 226 wird durch die Einheit 228
gekoppelt und zieht die Leitung TLMER- des Übertragungsweges
22 in den L-Zustand, wodurch der Haupteinrichtung
14 angezeigt wird, daß in der Nebeneinrichtung 28 ein
Lesefehler aufgetreten ist.
Das Übertragungswegsignal TLPRES- ist normalerweise ein
H-Wert-Signal, das wenigstens zehn Mikrosekunden bevor
irgendeine Versorgungsgleichspannung aufgrund eines normalen
Abschaltens oder eines Ausfalls der Wechselspannungsversorgung
auszufallen beginnt, einen L-Wert annimmt.
Das Signal TLPRES- wird durch die Stromversorgungsquelle
erzeugt. Das Signal hält einen Pfad zur Masse von weniger
als einem Ohm während und nach einem Stromausfall aufrecht.
Während des Einschaltens der Wechselstromversorgung
bleibt das Signal TLPRES- auf Masse, bis sämtliche
Versorgungsgleichspannungen stabil sind. Gemäß
Fig. 2 führt ein L-Wert-Signal TLPRES- zu einem L-Wert-Signal
auf der Leitung 168 zum Löschen der Flipflops 80,
82 und 84. Das infolgedessen einen L-Wert aufweisende
Ausgangssignal an dem Ausgang Q des Flipflops 84 löscht
außerdem das Flipflop 86. Gemäß Fig. 3 führt das L-Wert-Signal
TLPRES- zu einem H-Wert-Signal START(AUS)-. Es ist
somit zu erkennen, daß, wenn das Signal TLPRES- einen
L-Wert annimmt, der betroffene Koppler sämtliche Versuche
beendet, Zugriff auf seinen Übertragungsweg zu erhalten
oder mit dem zugeordneten Koppler über seinen Kopplerverbindungsweg
in Verbindung zu treten.
Die Struktur des Kopplers dient außerdem dazu, die Auswirkungen
von anderen Arten von Störungen zu minimieren.
Wenn beispielsweise ein Koppler unabsichtlich von seinem
zugeordneten Kopplerverbindungsweg getrennt wird, würde
dadurch der Eingang START(EIN)- massefrei gelassen,
und zwar sowohl in dem abgetrennten Koppler wie auch in
dem zugeordneten Koppler an dem anderen Ende des Kopplerverbindungsweges.
Da in beiden Fällen jedoch der Eingang
START(EIN)- über den Widerstand 72 mit der positiven Versorgungsspannung
V cc innerhalb des Kopplers selbst verbunden
ist, werden beide Koppler daran gehindert, irrtümlich
Zugriff zu ihrem jeweiligen Übertragungsweg zu suchen.
In Fig. 3 ist das Signal TLWAIT- normalerweise ein H-Wert-Signal
auf dem Übertragungsweg, das durch einen Koppler
in den L-Zustand gezogen werden kann, wenn er mit Vorrang
gegenüber allen anderen Haupteinrichtungen an dem Übertragungsweg
Zugriff auf den Übertragungsweg verlangt.
Wenn das Signal WAITB in Fig. 3 beispielsweise einen H-Wert
hat, hat das zur Folge, daß das Signal TLWAIT- auf dem
Übertragungsweg einen L-Wert hat. Zur Veranschaulichung
der Auswirkung eines L-Wert-Signals TLWAIT- auf die
Haupteinrichtungen sei angenommen, daß irgendein anderer
Koppler, der mit demselben Übertragungsweg verbunden ist,
das Signal TLWAIT- in den L-Zustand gezogen hat. Dann
wird die Klemme R₂ des in Fig. 3 dargestellten Kopplers
im H-Zustand sein. Da das Signal WAITB- normalerweise
einen H-Wert hat, hat das Ausgangssignal der NAND-Schaltung
240, das heißt das Signal WAITA- einen L-Wert. Fig. 5a
zeigt, daß das L-Wert-Signal WAITA- verhindert, daß ein
Signal ZUGRIFF den Ausgang der NOR-Schaltung 308 in den
L-Zustand bringt. Demgemäß kann der Freigabeeingang der
Übertragungswegtreiber 290, 292 und 294 nicht die Adresse
an den Treiberklemmen mit dem Übertragungsweg verbinden.
Das Signal ADREN bleibt im L-Zustand. Mit dem in dem L-Zustand
befindlichen Signal ADREN ist es dem Koppler nicht
möglich, das Signal TLGO- auf dem Übertragungsweg in den
L-Zustand zu steuern. Es ist somit zu erkennen, daß das
Vorhandensein eines L-Wert-Signals TLWAIT- auf einem
Übertragungsweg Haupteinrichtungen oder Koppler daran hindert,
die Kontrolle über den Übertragungsweg zu übernehmen.
Das Zeitdiagramm von Fig. 7 dient zum leichteren
Verständnis des Betriebes der Schaltung zur Lösung des
Zugriffsproblems, die in Fig. 4 dargestellt ist.
Das Problem des gleichzeitigen Zugriffs, mit der sich diese Schaltung
befaßt, tritt auf, wenn Haupteinrichtungen an zwei gekoppelten
Übertragungswegen mit einer Nebeneinrichtung an
dem entgegengesetzten Übertragungsweg in Verbindung zu
treten suchen. Keine Haupteinrichtung kann jedoch über den
entgegengesetzten Übertragungsweg in Verbindung treten,
da die andere Haupteinrichtung die Kontrolle über den entgegengesetzten
Übertragungsweg hat. Die Schaltung von Fig. 4
dient zur Lösung dieser Schwierigkeit. Die Art der Lösung
ist vorbestimmt, da in einem der mit dem Kopplerverbindungsweg
verbundenen Koppler die Klemme INHWAIT von
Fig. 4 massefrei gelassen wird, während in dem anderen
Koppler, der mit dem Kopplerverbindungsweg verbunden
ist, die Klemme INHWAIT an Masse liegt. Somit hat der
Koppler mit der an Masse liegenden Klemme ein L-Wert-Signal
INHWAIT, während der entgegengesetzte Koppler ein
H-Wert-Signal INHWAIT hat. In dem Diagramm von
Fig. 7 gehören die oberhalb der gestrichelten Linie dargestellten
Kurven zu dem nicht an Masse liegenden Koppler,
während die Kurven unterhalb der gestrichelten Linie zu
dem an Masse liegenden Koppler gehören.
Es wird angenommen, daß zu einer Zeit (1) das Signal TLGO-
auf dem Übertragungsweg, der mit dem an Masse liegenden
Koppler verbunden ist, einen L-Wert annimmt, was zu einem
H-Wert-Signal GOA in dem an Masse liegenden Koppler führt.
Nach einer kurzen Verzögerung hat das zur Folge, daß
das Signal START(AUS)- des an Masse liegenden Kopplers zu
einer Zeit (2) einen L-Wert annimmt. Das bewirkt, daß das
Signal START(EIN) an dem nicht an Masse liegenden Koppler
einen H-Wert annimmt. Es sei außerdem angenommen, daß
zur Zeit (1) das Signal TLGO- auf dem Übertragungsweg,
der mit dem nicht an Masse liegenden Koppler gekoppelt ist,
einen L-Wert annimmt. Wiederum nach einer kurzen Verzögerung
führt das dazu, daß das Signal START(AUS) des nicht an
Masse liegenden Kopplers ungefähr zur Zeit (2) einen H-Wert
annimmt. Da in diesem Zeitpunkt das Signal WAITB-
in seinem normalerweise vorhanden H-Zustand ist, ist aus
Fig. 5a zu erkennen, daß das H-Wert-Signal START(AUS)
bewirkt, daß das Signal ADEN des nicht an Masse liegenden
Kopplers auf den H-Zustand umschaltet. Wieder gemäß
Fig. 4 bewirkt das H-Wert-Signal START(EIN), nach Umkehrung
durch den Inverter 274, daß die Eingangsklemme 4
der UND-Schaltung 276 den L-Zustand annimmt. Das H-Wert-Ausgangssignal
der UND-Schaltung 250, das sich durch die
H-Wert-Signale START(EIN) und START(AUS) ergibt, ist
direkt mit einem Eingang der NAND-Schaltung 258 verbunden.
Nach einer kurzen Zeitverzögerung, die durch das RC-Netzwerk
256 hervorgerufen wird, geht der andere Eingang der
NAND-Schaltung 258 ebenfalls in den H-Zustand. Der sich an
dem Ausgang der NAND-Schaltung 258 ergebende Übergang in
den L-Zustand bewirkt, daß an dem Takteingang des Flipflops
262 ein positivgehender Übergang erfolgt. Dieser
Übergang tritt in dem an Masse liegenden Koppler nicht auf,
da das Signal INHWAIT immer ein L-Wert-Signal ist und
da die Taktklemme des Flipflops 262 in diesem Koppler immer
im H-Zustand ist.
Wieder mit Bezug auf den nicht an Masse liegenden Koppler
bewirkt der positivgehende Taktimpuls, daß das Signal an
dem Ausgang Q des Flipflops 262, d. h. das Signal WAITB
zur Zeit (3) in den H-Zustand geht. Gleichzeitig schaltet
das Signal WAITB- in den L-Zustand um. Nach einer kurzen
Zeitverzögerung, die durch das RC-Netzwerk 266 hervorgerufen
wird, schaltet dann auch das Signal WAITD- zur
Zeit (4) in den L-Zustand um. Wiederum unter vorübergehender
Bezugnahme auf Fig. 5a, führt das L-Wert-Signal WAITB-
dazu, daß das Signal ADEN in den L-Zustand zurückkehrt.
In Fig. 3 ist das H-Wert-Signal WAITB durch die Einheit
228 gekoppelt, wodurch ein L-Wert-Signal TLWAIT- auf
dem Übertragungsweg hervorgerufen wird, der mit dem nicht
an Masse liegenden Koppler gekoppelt ist. Das H-Wert-Signal
WAITB bewirkt außerdem, daß die Klemme R₂ der
Einheit 228 in dem H-Zustand ist. Dieses auf der Leitung
238 erscheinende H-Wert-Signal ist in Fig. 7 als Signal
WAITA bezeichnet. Da der nicht an Masse liegende Koppler
der Initiator des L-Wert-Signals TLWAIT- ist, ermöglicht
jedoch das L-Wert-Signal WAITB- dem Signal WAITA-, im
H-Zustand zu bleiben.
Es sei daran erinnert, daß der L-Zustand des Signals TLGO-
auf dem Übertragungsweg, der mit dem nicht an Masse liegenden
Koppler verbunden ist, durch eine Haupteinrichtung
an diesem Übertragungsweg verursacht wurde. Zur Zeit
(3) bewirkt jedoch das L-Wert-Signal TLWAIT- auf diesem
Übertragungsweg, daß die Haupteinrichtung das Signal TLGO-
in den H-Zustand gehen läßt. Infolgedessen geht das Signal
GOA in dem nicht an Masse liegenden Koppler in den L-Zustand
und das Signal START(AUS) in dem nicht an Masse
liegenden Koppler geht ebenfalls in den L-Zustand.
Wieder, unter Bezugnahme auf Fig. 5a, bewirkt der negativgehende
Übergang des Signals WAITD- zur Zeit (4), daß
das Signal ADREN in den H-Zustand geht. Dann bewirkt in
Fig. 2, da das Signal START(EIN) in dem H-Zustand ist,
dieses H-Wert-Signal ADREN, daß das Signal TLGO- auf dem
Übertragungsweg, der mit dem nicht an Masse liegenden
Koppler verbunden ist, in den L-Zustand geht. Es sei
jedoch angemerkt, daß in diesem Zeitpunkt das Signal TLGO-
unter der Kontrolle des nicht an Masse liegenden Kopplers
ist, während es ursprünglich unter der Kontrolle einer
Haupteinrichtung an dem Übertragungsweg gewesen ist.
Dieses L-Wert-Signal TLGO- bewirkt, daß irgendeine Nebeneinrichtung
an dem Übertragungsweg mit dem nicht an Masse
liegenden Koppler verbunden wird, um eine Datenübertragung
einzuleiten. Nachdem die Datenübertragung beendet ist,
bewirkt die Nebeneinrichtung, daß die Leitung TLTM- des
Übertragungsweges in den L-Zustand kommt. Das ergibt ein
H-Wert-Signal TMA in dem nicht an Masse liegenden Koppler
zur Zeit (5). Das bewirkt, daß der Eingangsstift 5 der
UND-Schaltung 276 ein L-Wert-Signal erhält. Das H-Wert-Signal
TMA, das über die NAND-Schaltung 152 von Fig. 2
wirkt, verursacht außerdem einen H-nach-L-Übergang in
dem Signal COMP(AUS)-.
Demgemäß geht das Signal COMP(EIN)- in dem nicht an Masse
liegenden Koppler zur Zeit (5) in den L-Zustand und nach
einer kurzen Zeitverzögerung, die durch das RC-Netzwerk
214 hervorgerufen wird, verursacht das einen positivgehenden
Übergang an dem Takteingang des Flipflops 220.
Das hat zur Folge, daß das Signal TMB des an Masse liegenden
Kopplers zur Zeit (6) in den H-Zustand geht. Dieses
H-Wert-Signal TMB wird durch die Einheit 70 von Fig. 2
gekoppelt, um ein L-Wert-Signal TLTM- auf dem Übertragungsweg
zu verursachen, der dem an Masse liegenden Koppler
zugeordnet ist. Das sagt der Haupteinrichtung, die diesen
Übertragungsweg kontrolliert, daß der an Masse liegende
Koppler seine Datenübertragung beendet hat. Demgemäß
läßt die Haupteinrichtung das Signal TLGO- in den H-Zustand
gehen, was bewirkt, daß das Signal GOA des an Masse liegenden
Kopplers in den L-Zustand geht. Dieses L-Wert-Signal
GOA in Fig. 3 löscht jeweils die Flipflops 196,
222 und 220 und bewirkt dadurch, daß das Signal START(AUS)-
in den H-Zustand und das Signal TMB in den L-Zustand geht,
beide zur Zeit (8). Gleichzeitig geht das Signal START(EIN)
des nicht an Masse liegenden Kopplers in den L-Zustand.
Das bewirkt, daß das Signal an dem Stift 4 der UND-Schaltung
276 in den H-Zustand umschaltet. Außerdem bewirkt
das L-Wert-Signal START(EIN), das über die NAND-Schaltung
154 von Fig. 2 wirkt, daß das Signal TLGO- auf dem mit
dem nicht an Masse liegenden Koppler verbundenen Übertragungsweg
in den H-Zustand geht. Infolgedessen läßt die
Nebeneinrichtung an diesem Übertragungsweg das Signal
TLTM- in den H-Zustand gehen, wodurch das Signal TMA des
nicht an Masse liegenden Kopplers veranlaßt wird, zur Zeit
(9) in den L-Zustand umzuschalten. Das L-Wert-Signal TMA
läßt über die NAND-Schaltung 152 von Fig. 2 das Signal
COMP(AUS)- in Vorbereitung des nächsten Betriebszyklus
in den H-Zustand gehen. Gleichzeitig bewirkt das über die
NAND-Schaltung 278 von Fig. 4 wirkende L-Wert-Signal TMA,
daß das Signal an dem Eingangsstift 5 der UND-Schaltung
276 in den H-Zustand geht. Es ist zu erkennen, daß zur
Zeit (9) beide Eingangssignale der UND-Schaltung 276 im
H-Zustand sind, so daß zu dieser Zeit ihr Ausgangssignal
einen H-Wert hat. Zu diesem Zeitpunkt ist das Signal
WAITB von Fig. 4 noch im H-Zustand, so daß der Ausgang der
NAND-Schaltung 270 auf den L-Zustand umschaltet. Das veranlaßt
den Ausgang der UND-Schaltung 272 auf den L-Zustand
umzuschalten, und das Flipflop 262 wird gelöscht.Das
Signal WAITB geht in den L-Zustand, während die Signale
WAITB- und WAITD- beide in den H-Zustand gehen. Mit dem
Signal WAITB in dem L-Zustand wird dem auf der Leitung 238
erscheinenden Signal WAITA gestattet, in den L-Zustand zurückzukehren.
Bezüglich Fig. 2 bewirkt der negativgehende
Übergang des Signals TMA zur Zeit (9), daß das Takteingangssignal
des Flipflops 86 zu dieser Zeit auf den H-Zustand
umschaltet. Das hat zur Folge, daß der Ausgang des
Flipflops 86 auf den L-Zustand umschaltet, wodurch das
Zugriffsflipflop 84 gelöscht wird. Schließlich, da gemäß
Fig. 5a das Signal WAITD- nun im H-Zustand und das Signal
ZUGRIFF im L-Zustand ist, schaltet schließlich das Signal
ADREN in den L-Zustand. Zu diesem Zeitpunkt sind die
Koppler im Leerlaufzustand und erwarten den nächsten Zugriff
durch eine Haupteinrichtung.
In der in Fig. 2 dargestellten Ausführungsform enthält
das RC-Netzwerk 112 einen Widerstand von 330 Ω und einen
Kondensator von 750 pF.
Das RC-Netzwerk 138 enthält einen Widerstand von 51 Ω
und einen Kondensator von 470 pF.
Das RC-Netzwerk 146 enthält einen Widerstand von 3000 Ω
und einen Kondensator von 0,0047 /µF.
In Fig. 3 enthält das RC-Netzwerk 186 einen Widerstand von
330 Ω und einen Kondensator von 390 pF.
Das RC-Netzwerk 214 enthält einen Widerstand von 330 Ω und
einen Kondensator von 220 pF.
In Fig. 4 enthält das RC-Netzwerk 256 einen Widerstand von
330 Ω und einen Kondensator von 680 pF.
Das RC-Netzwerk 266 enthält einen Widerstand von 330 Ω
und einen Kondensator von 750 pF.
Die Erfindung ist zwar anhand eines Systems beschrieben
worden, in welchem die Daten alle in Wörtern mit Längen
von sechzehn Bits ausgedrückt waren und die Adreßwörter
Längen von 20 Bits hatten, es ist jedoch klar, daß das
Bitkomplement des Übertragungsweges zur Anpassung an
Operationen und Systeme mit unterschiedlichen Formaten
expandiert oder kontraktiert werden kann. Das beschriebene
Beispiel ist somit als repräsentativ für solche anderen
Systeme angegeben worden. Außerdem enthalten die Koppler
gemäß der Beschreibung einen einzelnen Block von akzeptablen
Adressen, wobei dieser Block durch die oberen und
unteren Grenzwertstrukturen der Fig. 5a und 5b begrenzt
wird. Das Vorsehen von mehrfachen oberen und unteren Grenzwertstrukturen
innerhalb eines einzelnen Kopplers, so daß
mehrere akzeptable Adreßblöcke geschaffen werden,
ist jedoch ebenfalls möglich.
Claims (1)
- Koppleranordnung für ein wenigstens zwei Übertragungs wege aufweisendes Datenverarbeitungssystem zum Herstellen einer Verbindung zwischen den zwei Übertragungswegen, wo bei in dem Datenverarbeitungssystem an jeden der Übertra gungswege wenigstens eine Haupteinrichtung und eine Neben einrichtung angeschlossen sind, zwischen denen die jewei ligen Übertragungswege als Verbindung dienen, und jede Haupteinrichtung eine Vorrichtung zur Erzeugung eines Initialisierungssignales zur Datenübertragung sowie einer Adresse enthält, dadurch gekennzeichnet,
- a) daß an den ersten Übertragungsweg (22) ein erster Koppler (34) und an den zweiten Übertragungsweg (32) ein zweiter Koppler (36) angeschlossen ist, wobei die bei den Koppler (34, 36) über einen Kopplerverbindungsweg ( 38) miteinander in Verbindung stehen, der Vorrichtun gen zum Übertragen von Steuer- und Adreßsignalen enthält,
- b) daß jeder Koppler (34, 36) folgendes enthält:
- (1) Vorrichtungen ( 188, 196, 296, 298, 300), die ab hängig von dem Initialisierungssignal und einer Adresse aus einer Haupteinrichtung (14, 16 bzw. 24, 26), die an den Übertragungsweg (22 bzw. 32) ange schlossen ist, der mit den Kopplern verbunden ist, ein Startsignal und eine Adresse an den jeweils anderen Koppler übertragen,
- (2) Vorrichtungen (76, 78, 80, 92, 290, 292, 294), die abhängig von einem Startsignal und einer Adresse vom anderen Koppler Steuersignale und eine Adresse an den Übertragungsweg anlegen, mit dem der Koppler verbunden ist,
- c) daß wenigstens einer der Koppler (34, 36) folgendes
enthält:
- (1) Vorrichtungen (250, 254, 256, 258, 260), die das gleichzeitige Auftreten eines eigenen und eines durch den anderen Koppler übertragenen Startsignals feststellen,
- (2) Vorrichtungen (262), die abhängig von den Vorrich tungen zum Feststellen des gleichzeitigen Auftre tens der Startsignale ein Wartesignal auf dem Übertragungsweg übertragen, der mit dem Koppler ver bunden ist, damit die Haupteinrichtung, die das Initialisierungssignal an diesen Übertragungsweg abgegeben hat, zur Aufgabe der Kontrolle über die sen Übertragungsweg veranlaßt wird.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US62231875A | 1975-10-14 | 1975-10-14 |
Publications (2)
Publication Number | Publication Date |
---|---|
DE2645341A1 DE2645341A1 (de) | 1977-04-28 |
DE2645341C2 true DE2645341C2 (de) | 1988-03-10 |
Family
ID=24493746
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19762645341 Granted DE2645341A1 (de) | 1975-10-14 | 1976-10-07 | Koppleranordnung |
Country Status (6)
Country | Link |
---|---|
JP (1) | JPS5831618B2 (de) |
CA (1) | CA1080318A (de) |
DD (1) | DD127712A5 (de) |
DE (1) | DE2645341A1 (de) |
FR (1) | FR2328248A1 (de) |
GB (1) | GB1567314A (de) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE3247801A1 (de) * | 1981-12-23 | 1983-07-07 | ITALTEL Società Italiana Telecomunicazioni S.p.A., 20149 Milano | Schaltungsanordnung zum verbinden mehrerer rechnerpaare |
Families Citing this family (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5427746A (en) * | 1977-08-03 | 1979-03-02 | Toshiba Corp | Bus control system of composite computer system |
JPS5427747A (en) * | 1977-08-03 | 1979-03-02 | Toshiba Corp | Interruption system of composite computer system |
JPS581449B2 (ja) * | 1977-08-03 | 1983-01-11 | 株式会社東芝 | 計算機複合システム |
JPS5427748A (en) * | 1977-08-03 | 1979-03-02 | Toshiba Corp | Bus control system of composite computer system |
JPS5427745A (en) * | 1977-08-03 | 1979-03-02 | Toshiba Corp | Addressing system of composite computer system |
DD142135A3 (de) * | 1978-05-03 | 1980-06-11 | Wolfgang Henzler | Mehrrechnerkopplung |
GB2023314B (en) * | 1978-06-15 | 1982-10-06 | Ibm | Digital data processing systems |
JPS5533214A (en) * | 1978-08-31 | 1980-03-08 | Oki Electric Ind Co Ltd | Information processing system |
DE2943564A1 (de) * | 1978-10-31 | 1980-06-04 | Honeywell Inf Systems | Intersystem dialogverbindung |
DE2915398A1 (de) * | 1979-04-14 | 1980-10-30 | Bbc Brown Boveri & Cie | Optoelektronisches mess- und sensorsystem |
US4626634A (en) * | 1982-09-30 | 1986-12-02 | At&T Bell Laboratories | Multiprocessor computing system featuring shared global control |
JPS6113379A (ja) * | 1984-06-28 | 1986-01-21 | Fujitsu Ltd | 画像処理装置 |
US7617008B2 (en) | 2006-07-25 | 2009-11-10 | Kabushiki Kaisha Toshiba | Managing method for determining master-slave relationship in information processor system |
DE102006034767B4 (de) * | 2006-07-27 | 2010-10-07 | Kabushiki Kaisha Toshiba | Organisationsverfahren für ein Informationsprozessorsystem |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3510844A (en) * | 1966-07-27 | 1970-05-05 | Gen Electric | Interprocessing multicomputer systems |
FR2036350A5 (de) * | 1969-03-12 | 1970-12-24 | Commissariat Energie Atomique | |
FR2182357A5 (de) * | 1972-04-28 | 1973-12-07 | Gachot Jean | |
US3886524A (en) * | 1973-10-18 | 1975-05-27 | Texas Instruments Inc | Asynchronous communication bus |
US3940743A (en) * | 1973-11-05 | 1976-02-24 | Digital Equipment Corporation | Interconnecting unit for independently operable data processing systems |
JPS537346B2 (de) * | 1974-01-30 | 1978-03-16 |
-
1976
- 1976-09-20 CA CA261,589A patent/CA1080318A/en not_active Expired
- 1976-10-07 DE DE19762645341 patent/DE2645341A1/de active Granted
- 1976-10-11 GB GB4212176A patent/GB1567314A/en not_active Expired
- 1976-10-12 FR FR7630564A patent/FR2328248A1/fr active Granted
- 1976-10-12 DD DD19523376A patent/DD127712A5/de unknown
- 1976-10-13 JP JP51122721A patent/JPS5831618B2/ja not_active Expired
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE3247801A1 (de) * | 1981-12-23 | 1983-07-07 | ITALTEL Società Italiana Telecomunicazioni S.p.A., 20149 Milano | Schaltungsanordnung zum verbinden mehrerer rechnerpaare |
Also Published As
Publication number | Publication date |
---|---|
DD127712A5 (de) | 1977-10-12 |
FR2328248B1 (de) | 1983-01-07 |
GB1567314A (en) | 1980-05-14 |
JPS5831618B2 (ja) | 1983-07-07 |
JPS5248940A (en) | 1977-04-19 |
FR2328248A1 (fr) | 1977-05-13 |
CA1080318A (en) | 1980-06-24 |
DE2645341A1 (de) | 1977-04-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE2944497C2 (de) | ||
DE2645341C2 (de) | ||
DE3219379C2 (de) | ||
DE2760322C2 (de) | ||
EP0090255B1 (de) | Tristate-Treiberschaltung | |
EP0013737A1 (de) | Mehrstufige Speicherhierarchie für ein Datenverarbeitungssystem | |
DE2406740C2 (de) | Schaltungsanordnung zur Steuerung des Datentransfers zwischen einem Datenprozessor und einer Fernverarbeitungseinrichtung | |
DE2212501C2 (de) | Einrichtung zur Übertragung asynchroner, digitaler Signale | |
DE2727876B2 (de) | Steuereinrichtung mit einem Mikroprozessor | |
DE3232600C2 (de) | ||
DE3535436C2 (de) | ||
DE2212373A1 (de) | Schnelles Sperrgatter | |
DE3247801C2 (de) | ||
DE3710813A1 (de) | Datenverarbeitungssystem sowie verfahren dafuer | |
DE2711679C2 (de) | Schaltungsanordnung zum Anschluss eines Feldes von Speichern mit wahlfreiem Zugriff an einen Datenbus | |
DE2131443A1 (de) | Speichersystem mit veraenderlichem Aufbau | |
DE2420214C2 (de) | Schaltungsanordnung zur Umschaltung der redundanten Kommunikationspfade einer Datenübertragungseinrichtung | |
DE4137336C2 (de) | IC-Karte | |
DE3104880A1 (de) | "speicher fuer wahlfreien zugriff" | |
DE3042105A1 (de) | Ripple-registereinrichtung | |
DE2610428C3 (de) | Anordnung zur Steuerung der Zwischenspeicherung von zwischen zwei Funktionseinheiten zu übertragenden Daten in einem Pufferspeicher | |
DE2713304C2 (de) | ||
DE2161940A1 (de) | Speichersystem mit geringem Energiebedarf | |
DE2044418A1 (de) | Schieberegister | |
DE1806172A1 (de) | Prioritaetsschaltung |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8110 | Request for examination paragraph 44 | ||
8128 | New person/name/address of the agent |
Representative=s name: PRINZ, E., DIPL.-ING. LEISER, G., DIPL.-ING., PAT. |
|
D2 | Grant after examination | ||
8364 | No opposition during term of opposition |