DE3247801C2 - - Google Patents

Description

Die Erfindung bezieht sich auf eine Schaltunganordnung gemäß dem Oberbegriff des Anspruchs 1.

Die modernen elektronischen Fernsprechvermittlungszentralen bestehen aus einer mehr oder weniger großen Anzahl von zur Durchführung der Vermittlungsoperationen dienenden Modulen und aus einer Hilfsrechnereinheit für die Verkehrs­ erfassung, Wartungsvorgänge usw. Sowohl das Steuer- und Befehlsorgan jedes Moduls als auch die Hilfsrechnereinheit werden jeweils durch ein Paar von nach dem Master-Slave- Prinzip arbeitenden Datenverarbeitungsanlagen oder kurz Rechnern gebildet. Das Hilfsrechnerpaar ist den anderen Rechnern hierarchisch übergeordnet, kann also die Modul­ rechnerpaare steuern. Zur Verbindung der einzelnen gesteu­ erten Rechnerpaare mit dem Hilfsrechnerpaar ist es bekannt und üblich, jeden gesteuerten Master-Rechner mit dem steuernden Master-Rechner und die Slave-Rechner der ver­ schiedenen Paare mit dem steuernden Slave-Rechner zu ver­ binden. Zur Gewährleistung der erforderlichen Betriebs­ zuverlässigkeit sind bei den bekannten Systemen zusätzliche Kreuzverbindungen von jedem gesteuerten Master-Rechner zum steuernden Slave-Rechner und von jedem gesteuerten Slave- Rechner zum Master-Hilfsrechner vorgesehen. Durch diese Kreuzverbindungen kann eine Master-Slave-Umschaltung des Hilfsrechnerpaares vermieden werden, wenn die Verbindung zwischen dem Master-Hilfsrechner und einem der gesteuerten Master-Rechner unterbrochen wird. Stattdessen kann in einem solchen Fall auf den Slave-Rechner des weiterhin vom Master-Hilfsrechner gesteuerten Moduls umgeschaltet werden. Würde die Kreuzverbindung fehlen, so würde die Unterbre­ chung einer ersten Verbindung zum steuernden Master-Rech­ ner die Umschaltung zum Slave-Hilfsrechner bewirken und eine Betriebsstörung auftreten, sobald eine zweite Verbin­ dung von einem anderen Modulrechnerpaar zu der Hilfsrechner­ einheit unterbrochen wird, weil dann wieder zum Master- Hilfsrechner zurückgeschaltet würde. Da unter diesen Um­ ständen beide Hilfsrechner wegen einer Störung der ihnen zugerodneten Leitungen nicht betriebsbereit wären, könnte das gesamte System blockiert werden.

Die zur Gewährleistung der erforderlichen Betriebszuverläs­ sigkeit notwendigen Kreuzverbindungen der bekannten Systeme sind sehr aufwendig, weil zu jedem gesteuerten Rechnerpaar vier Leitungen führen müssen. Wenn die Hilfsrechnereinheit in geringer Entfernung von den Vermittlungsmodulen installiert wird, kann die Verbindung ausschließlich mit Kabeln reali­ siert werden. Befinden sich die Hilfsrechner aber in größerer Entfernung , müssen an den jeweiligen Kabelenden Modem-Einrichtungen vorgesehen werden. Da die Anzahl der benötigten Modems proportional zur Zahl der möglichen Ver­ bindungen etwa einer Vermittlungszentrale ist, ergibt sich ein hauptsächlich durch die hohen Kosten der Modems verur­ sachter unerwünschter hoher Aufwand für erweiterte Verbin­ dungsmöglichkeiten.

Aus der DE 26 45 341 C1 ist eine Koppleranordnung für ein wenigstens zwei Übertragungswege aufweisendes Datenverarbei­ tungssystem zur Herstellung von Verbindungen zwischen verschie­ denen sogenannten Multiprozessoren bekannt, die jeweils mehrere Haupt- und Nebeneinheiten wie z. B. Zentraleinheiten und Speicher enthalten. Die beiden Übertragungswege sind durch je eine dem betreffenden Prozessor zugeordnete Kopplerschaltung verbunden. Die Haupteinrichtungen sollen hier in die Lage versetzt werden, mit Nebeneinrichtungen in Verbindung zu treten, die an den jeweils anderen Übertragungsweg angeschlossen sind, ohne daß hierfür besondere Steuersignale für den Koppler und insbeson­ dere eine eigene Programmsteuerung erforderlich sind.

Aus der US 39 64 056 ist ein beispielsweise in einer Fernsprech­ vermittlungsanlage verwendbares System bekannt, bei dem zwei Rechner eine größere Anzahl von paarweise angeordneten peri­ pheren Befehlsausführungseinheiten steuern. Um zu vermeiden, daß bei Ausfall einer der peripheren Einheiten die Verbindung zwischen dem zugehörigen Rechner und an die peripheren Einheiten angeschlossenen gesteuerten Einheiten unterbrochen wird, wird im bekannten Fall die Verbindung über den zweiten steuernden Rechner und die zweite periphere Einheit des betreffenden Paares umgeleitet.

Der Erfindung liegt dagegen die Aufgabe zugrunde, eine Schal­ tungsanordnung anzugeben, die mit weniger Verbindungsleitungen zwischen jedem gesteuerten Rechnerpaar und dem steuernden Paar auskommt, ohne daß dadurch die bei den bekannten Systemen erreichte Zuverlässigkeit beeinträchtigt wird.

Diese Aufgabe wird durch die im Anspruch 1 gekennzeichnete Schaltungsanordnung gelöst.

Für jedes gesteuerterte Rechnerpaar sind also nur zwei Lei­ tungen vorgesehen, deren Schnittstellen jedoch je zwei E/A-Abschnitte haben, von denen nur einer unmittelbar an der entsprechenden Leitung liegt, während die beiden an­ deren E/A-Abschnitte jedes Paares miteinander verbunden sind.

Da die Schnittstelleneinheiten jedes Paares in geringer Entfernung voneinander angeordnet werden können, kann durch ihre Verbindung jede Leitung ohne weiteres bis zur jeweils anderen Schnittstelleneinheit des betreffenden Paares ver­ längert werden. Wenn nun eine der beiden Leitungen des Paares unterbrochen wird, muß nichts an dem Master-Zustand der steuernden Rechnereinheit geändert werden, sondern über die erwähnten Verbindungen zwischen den Schnittstellenein­ heiten hat der Master-Hilfsrechner über die andere Leitung des Paares weiterhin Zugang zum gesteuerten Rechner. Durch die Verbindungen zwischen den Schnittstelleneinheiten jedes Paares ergibt sich also mit wesentlich weniger Aufwand der­ selbe Zuverlässigkeitsgrad wie durch eine Verdopplung der Leitungen.

Die Erfindung wird an dem folgen­ den Ausführungs­ beispiel erläutert. In der Zeichnung zeigen

Fig. 1 ein Prinzipbild der Schaltungsanordnung;

Fig. 2 Einzelheiten einer der Schnittstelleneinheiten gemäß Fig. 1; und

Fig. 3 Einzelheiten einer der gemäß Fig. 1 verwendeten Busverbindungsschaltungen.

Wie in Fig. 1 dargestellt ist, kann ein durch die Rechner ES_A und ES_B gebildetes Hilfsrechnerpaar die N Module MO_1...MO_N beispielsweise eines Vermittlungssystems für Fernsprech­ signale steuern. Jeder Modul steht seinerseits unter dem Befehl eines Paares von Rechnern wie CPU_A1 und CPU_B1, die über ein Leitungspaar mit dem steuernden Rechner ES_A bzw. ES_B verbunden sind. An den beiden Enden jedes Leitungspaares befindet sich ein Paar von Schnittstelleneinheiten wie I_A1, I_B1 bzw. I′_A1, I′_B1. Die den steuernden Rechnern zugeordne­ ten Schnittstelleneinheiten I′A₁...I′_AN sind jeweils an einen ersten Bus angeschlossen, der mit der Zentraleinheit CPU_A des als Master-Hilfsrechner dienenden steuernden Rechners ES_A über eine Ein-Ausgabeeinheit I/O_A verbunden ist. Die jeweils anderen Schnittstellenein­ heiten I′_{B1 ....}I′_BN dieser Paare sind dagegen über einen weiteren Bus und eine Ein-Ausgabeeinheit I/O_B mit der Zentraleinheit CPU′_B des als Slave-Hilfsrechners dienenden steuernden Rechners ES_B verbunden.

Jede Schnittstelleneinheit dient zur Steuerung der beiden zugehörigen Verbindungen in Abhängigkeit von eventuell ermittelten Störungen, zur "Verwaltung" des Sprechdaten­ protokolls für den Informationsaustausch über eine dieser Verbindungen sowie zur Übertragung der Informationen von und zu der zugehörigen Zentraleinheit (CPU). Jede Schnitt­ stelleneinheit enthält einen ersten und einen zweiten Ein-Ausgabeabschnitt A bzw. B. Dem einen Ein-Ausgabeabschnitt jeder Schnittstelleneinheit ist die zugehörige Leitung zu­ geordnet, während der andere Abschnitt an den nicht von der Leitung belegten Ein-Ausgabeabschnitt der zweiten Schnittstelleneinheit des jeweiligen Paares angeschlossen ist, wie aus der Darstellung in Fig. 1 zu entnehmen ist.

Hierbei geht die Erfindung davon aus, daß die Schnittstellen­ einheiten jedes Paares in geringer Entfernung voneinander installiert und deshalb mit einem Kabel ohne Modems mitein­ ander verbunden werden können. Modems werden nur in den beiden jeweils zu einem Modul MO₁ usw. führenden Leitungen verwendet, wenn dies wegen entsprechender Entfernung des Hilfsrechners von den Wählvermittlungsmodulen erforder­ lich ist.

Durch die Verbindung zwischen den beiden Schnittstellen­ einheiten jedes Paares kann man jeweils die Umschaltung vom Master- auf den Slave-Rechner vermeiden, wenn die ge­ rade verwendete Leitung unterbrochen wird, da der Master­ rechner über die genannte Verbindung Zugang zur anderen Leitung hat und hierüber einen der beiden Rechner des Paares erreicht, mit dem er Informationen austauscht. Der Zugang zur anderen Leitung wird dadurch ermöglicht, daß bei Inakti­ vität einer Schnittstelleneinheit deren beide Ein-Ausgabe­ abschnitte A und B miteinander verbunden sind. Diese Ab­ schnitte werden nur dann an die eigentlichen Organe der Schnittstelleneinheit angeschlossen, wenn letztere über die zugehörige Leitung Informationen übertragen muß.

Falls zu einem gegebenen Zeitpunkt die Zentraleinheit CPU′_A des steuernden Rechners ES_A und der Rechner CPU_A1 des Moduls MO₁ jeweils als Master gekennzeichnet sind und die den Abschnitt A der Schnittstelleneinheit I′_A1 mit dem Abschnitt A der Schnittstelleneinheit I_A1 verbindende Leitung unterbrochen wird, wird dies durch die Schnittstelleneinheiten I_A1 und I′_A1 festgestellt, welche daraufhin ihre Ein- und Ausgänge auf den jeweiligen Abschnitt B umschalten. Infolgedessen haben sie nun Zugang zu den Abschnitten A der Schnittstellen­ einheiten I_B1 bzw. I′_B1, welche an die entsprechenden Ab­ schnitte B angeschlossen sind, weil der Rechner CPU_B1 und die Zentraleinheit CPU′_B des steuernden Rechners ES_B als Slave-Rechner gekennzeichnet sind und die Schnittstelleneinheiten I_B1 und I′_B1 von ihnen nicht für den Informationsaustausch be­ nöigt werden. Der steuernde Rechner ES_A bleibt daher als Master gekennzeichnet und benutzt die nicht unterbrochene andere Leitung für den Informationsaustausch mit dem Rechner, mit dem er im Gespräch steht, d. h. dem Rechner CPU_A1, falls nicht im Modul MO_i eine Master-Slave-Umschaltung des ge­ steuerten Rechnerpaares erfolgt. Der Informationsaustausch wird von den Schnittstelleneinheiten I′_A1 und I_A1 über die Ein-Ausgabeabschnitte der anderen Schnittstelleneinhei­ ten I′_B1 und I_B1 "verwaltet".

Durch die Erfindung wird ein hoher Zuverlässigkeitsgrad nicht nur für die Leitungen, sondern auch für die Schnitt­ stelleneinheiten I′_A und I′_B gewährleistet. Ähnlich wie bei den Leitungen bewirkt eine Störung in einer Schnitt­ stelleneinheit eines der Module eine Master-Slave-Umschal­ tung des steuernden Rechnerpaares, und falls eine Schnitt­ stelleneinheit eines weiteren Moduls gestört wird, würden die eingangs erwähnten unerwünschten Betriebsbedingungen auftreten. Damit diese Möglichkeit ausgeschlossen wird, sind in einigen bekannten Systemen alle steuernden Rechner­ paar zugeordneten Schnittstelleneinheiten doppelt vorge­ sehen, damit bei einer Störung keine Master-Slave-Umschal­ tung erforderlich ist, sondern eine Reserveeinheit verwen­ det werden kann. Die Erfindung erreicht denselben Zuverläs­ sigkeitsgrad wie bei einer Verdopplung der Schnittstellenein­ heiten, jedoch wesentlich einfacher und mit geringerem Schal­ tungsaufwand. Die Erfindung nutzt hierbei die Tatsache aus, daß der eine der beiden steuernden Rechner, der als Slave gekenn­ zeichnet ist, vollkommen unaktiv ist, so daß einige seiner Organe von der Zentraleinheit (CPU′) des als Master arbeitenden steuernden Rechners benutzt werden können, wenn die Busse der beiden Rechner miteinander verbunden werden. Beispielsweise sei angenommen, daß zu einem gegebenen Zeitpunkt die als Master gekenn­ zeichnete Zentraleinheit CPU′_A mit dem Rechner CPU_A1 Daten über die Ein-Ausgabeeinheit I/O_A und über die Schnittstellen­ einheiten I′_A1 und I_A1 austauscht. Im Falle einer Störung der Schnittstelleneinheit I′_A1 wäre ohne Vorhandensein einer Reserve-Schnittstelleneinheit an sich eine Master- Slave-Umschaltung des steuernden Rechnerpaares er­ forderlich, so daß die nun als Master gekennzeichnete Zentraleinheit CPU′_B über die Schnittstelleneinheit I′_B1 Zugang zum Modul MO₁ hätte.

Bei der hier beschriebenen Schaltungsanordnung sind jedoch die Busverbindungsschaltungen CB_A und CB_B vorgesehen, über die der Zugang zum Modul MO₁ ermöglicht wird, ohne daß die unerwünschte Master-Slave-Umschaltung erforderlich ist. Nachdem sie eine Störung in der Schnittstelleneinheit I′_A1 festgestellt hat, sendet die Zentraleinheit CPU′_A (begrenzt auf die als gestört ermittelten Schnittstellen­ einheiten) einen Befähigungsbefehl über die Ein-Ausgabe­ einheit I/O_A an die Busverbindungsschaltung CB_A. Während der Übertragung der die Schnittstelleneinheit I′_A1 betref­ fenden Daten verbindet die Schaltung CB_A den Bus der Zentraleinheit CPU′_A mit demjenigen der Zentraleinheit CPU′_B, wodurch die Zentraleinheit CPU′_A über die Ein-Ausgabeeinheit I/O_A, Busverbindungsschaltungen CB_A, CB_B und die Schnittstellenein­ heiten I′_B1 und I_B1 Zugang zum Modul MO₁ erhält. Die Busverbindungsschaltungen CB_A, CB_B ermöglichen also mit wesentlich geringerem Aufwand und entsprechend geringeren Kosten denselben Zuver­ lässigkeitsgrad, den man durch eine Verdopplung der Schnitt­ stelleneinheiten erreichen würde.

Gemäß Fig. 2 bestehen die Schnittstelleneinheiten I jeweils im wesentlichen aus einem Mikroprozessor MIP, der einer­ seits an den zugeordneten Rechner CPU und andererseits an die Ein-Ausgabeabschnitte A und B angeschlossen ist, von denen er die Daten über einen ersten Multiplexer MX₁ empfängt. Zur Steuerung der Leitungsverbindungen hat der Mikropro­ zessor MIP die Aufgabe, Störungen der zugehörigen Leitung festzustellen und aufgrund des verwendeten Sprechdaten­ protokolls die übertragenen Meldungen zu verarbeiten. Ferner dient der Mikroprozessor MIP zum zweiseitig gerichteten Datenaustausch mit den Steuereinheiten der betreffenden Schnittstelleneinheit.

Jeder Ein-Ausgabeabschnitt A bzw. B enthält eine Signalempfangs­ stufe RC_A bzw. RC_B, deren Ausgang mit je einem Eingang des Multiplexers MX₁ sowie mit einem Eingang eines im je­ weiligen anderen Abschnitt vorgesehenen weiteren Multiplexers verbunden ist. Darstellungsgemäß enthält der Abschnitt A den Multiplexer MX₂, dessen Eingänge vom Mikroprozessor MIP bzw. von der Signalempfangsstufe RC_B gesteuert sind. Ähnlich ent­ hält der Abschnitt B den Multiplexer MX₃, dessen Eingänge mit dem Mikroprozessor MIP bzw. mit der Signalempfangsstufe RC_A verbunden sind. An die Ausgänge der Multiplexer MX₂ und MX₃ ist jeweils eine Signalsendestufe DR_A bzw. DR_B geschal­ tet.

Der Mikroprozessor MIP steuert an einem gesonderten Ausgang den Multiplexer MX₁ und an einem weiteren Ausgang den Multi­ plexer MX₂ sowie - über einen Inverter IN - den Multiplexer MX₃ in Abhängigkeit von der Richtung der Datenübertragung und vom Zustand der Leitung. Sollen beispielsweise die vom Mikroprozessor MIP abgegebenen Daten nicht dem Abschnitt A zugeführt werden, da die ihm zugeordnete Leitung schad­ haft ist, so hat das gesonderte Steuersignal des Mikro­ prozessors MIP einen solchen Binärwert, daß es den Multi­ plexer MX₃ befähigt, die an seinem Eingang 1 vorhandenen Daten am Ausgang in den Abschnitt B abzugeben. Sollen da­ gegen die am Ausgang der Signalempfangsstufe RC_A vorhandenen Daten nicht zum Mikroprozessor MIP gelangen, weil die betrachtete Schnittstelleneinheit lediglich als Verlängerung der Lei­ tung zur zweiten Schnittstelleneinheit des Paares dienen soll, hat das Steuersignal des Mikroprozessors MIP einen Binärwert, bei dem der Multiplexer MX₁ an der Abgabe seiner am Eingang 0 liegenden Daten gehindert wird, während der Multiplexer MX₃ befähigt wird, die an seinem Eingang 0 liegenden Daten weiterzusenden.

Fig. 3 zeigt Einzelheiten einer der Busverbindungsschal­ tungen CB, die der Master-Zentraleinheit CPU′ den Zugang zum Bus der Slave-Zentraleinheit ermöglichen soll, wenn die oben erwähnten Umstände vorliegen. Bei dem der Schal­ tung CB zugeordneten Bus handelt es sich um eine Mehrfach- Sammelleitung einschließlich Datenbus, Adressenbus, Steuer­ bus usw. In Fig. 3 sind nur der Adressenbus A-BUS und der Datenbus D-BUS dargestellt. Sowohl an den Adressenbus als auch an den Datenbus ist je ein Paar von steuerbaren Schaltkreisen AI hoher Impedanz angeschlossen, deren Befähigungs­ eingänge an zwei Ausgänge eines Direktzugriffspeichers nämlich des Speichers RAM angeschlossen sind, wie im einzelnen der Zeichnung zu ent­ nehmen ist. Der Speicher RAM enthält M+1 Speicherzellen, in denen die Informationen über den Zustand jeder der M (= 4N) Schnittstelleneinheiten gespeichert wird, d. h. darüber, ob die betreffende Einheit gestört oder betriebsbereit ist.

Beim Einschalten des Gerätes werden in den Speicher RAM Bits mit einem solchen Binärwert (beispielsweise 0) geschrieben, daß sie die Schaltkreise AI für alle Schnittstelleneinheiten sperrt. Wenn die als Master arbeitende Zentraleinheit CPU′ feststellt, daß eine bestimmte Schnittstelleneinheit I_i gestört ist, sendet sie einen Befehl zur Busverbindung, um den Zugang zu der demselben Modul zugeordneten Schnitt­ stelleneinheit I′_i des als Slave arbeitenden steuernden Rechners zu ermöglichen. Der Busverbindungsbefehl besteht aus einem auf den Adressen­ bus A-BUS gesendeten Code, der die zu realisierende Funktion (Befähigung bzw. Sperrung) zum Ausdruck bringt, und aus einer auf den Datenbus D-BUS gesendeten Kennzeichnung der i-ten Schnittstelle, die als gestört ermittelt wurde. Ein an den Adressenbus angeschlossener Funktionsdecodierer DF erzeugt ein der durchzuführenden Funktion entsprechendes Signal, das eine Schreibeinheit US steuert, die an einem ersten Datenausgang D ein Signal mit einem dem vom Funktionsdecodie­ rer DF ermittelten Signal entsprechenden Binärwert liefert. An einem zweiten Ausgang erzeugt die Schreibeinheit US ein impulsförmiges Signal WR, das als Schreibbefehl für den Speicher RAM zum Schreiben des Binärwerts vom Daten­ ausgang D dient.

Das impulsförmige Signal WR gelangt ferner an den Steuer­ eingang eines Multiplexers MX₄, der an einem Eingang mit dem Datenbus D-BUS und am anderen Eingang mit dem Adressen­ bus A-BUS verbunden ist. Der Impuls des Signals WR bewirkt, daß der Multiplexer MX₄ die auf dem Datenbus vorhandene Binärkonfiguration dem Speicher RAM zuführt, wodurch in der von dem Digitalwort vom Ausgang des Multiplexers MX₄ identifizierten Zeile des Speichers RAM ein Bit geschrieben wird, das eine Befähigung zur Busverbindung zum Ausdruck bringt. Nach Beendigung der Schreibvorgänge wechselt das Signal WR, so daß der Multiplexer MX₄ nun den Adressenbus mit seinem Ausgang verbindet. Jedesmal, wenn auf dem Adressenbus die Adresse der betrachteten Schnittstellen­ einheit erscheint, liefert der Speicher RAM das Signal zur Befähigung der Schaltkreise AI für die Busverbindung.

Claims (4)

1. Schaltungsanordnung zum Verbinden mehrerer nach dem Master-Slave-Prinzip arbeitender Rechnerpaare mit einem über­ geordneten, die anderen Paare steuernden weiteren Paar von ebenfalls als Master und Slave betriebenen Rechnern mit Lei­ tungen, an deren Enden sich jeweils Schnittstelleneinheiten befinden, beispielsweise für ein Fernsprechvermittlungssystem, dadurch gekennzeichnet,
daß jedes Paar der gesteuerten Rechner (CPU_A CPU_B) mit dem steuernden Paar von Rechnern (ES_A ES_B) über je ein Leitungs­ paar verbunden ist,
daß jede der Schnittstelleneinheiten (I_A, I_B; I′_A, I′_B des Leitungspaares zwei Ein-Ausgabeabschnitte (A, B) aufweist, die miteinander verbunden sind,
und daß bei der einen Leitung des Leitungspaares die Ein-Aus­ gabeabschnitte (A) zur unmittelbaren Verbindung dieser einen Leitung und bei der anderen Leitung des Leitungspaares die Ein-Ausgabeabschnitte (B) zur unmittelbaren Verbindung dieser anderen Leitung dienen, während die übrigen, an den gleichen Enden der Leitungspaare liegenden Ein-Ausgabeabschnitte (A, B) jeweils durch Kabel verbunden sind.

2. Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, daß an den Bus jedes der steuerden Rechner (ES_A, ES_B) eine Busverbindungsschaltung (CB_A, CB_b) angeschlossen ist, die auf Befehl der Zentral­ einheit (CPU′) des zugehörigen steuernden Rechners (z. B. ES_A) dessen mit dem Bus des anderen steuernden Rechners (ES_B) über dessen Busverbindungsschaltung (CB_B)verbindet.

3. Schaltunganordnung nach Anspruch 1 oder 2, da­ durch gekennzeichnet, daß jede Schnitt­ stelleneinheit (I) einen programmierten Prozessor (MIP) enthält, dem die zu den beiden Ein-Ausgabeabschnitten (A, B) gelangenden Daten über einen ersten Multiplexer (MX₁) zugeführt sind,
daß jeder Ein-Ausgabeabschnitt (A bzw. B) eine Signal­ empfangsstufe (RC_A; RC_B) , eine Signalsendestufe (DR_A; DR_B) einen zweiten bzw. einen dritten Multiplexer (MX₂; MX₃) enthält,
daß der zweite bzw. der dritte Multiplexer (MX₂; MX₃) mit seinem Ausgang an den Eingang der entsprechenden Signalsende­ stufe (DR_A; DR_B), mit seinem ersten Eingang an den Ausgang des programmierten Prozessors (MIP) und mit seinem zweiten Eingang an die Empfangsstufe (RC_A; RC_B) des jeweils anderen Ein- Ausgabeabschnittes (B bzw. A) angeschlossen ist,
und daß der programmierte Prozessor (MIP) den ersten und den zwei­ ten Multiplexer (MX₁ und MX₂) direkt und den dritten Multi­ plexer (MX₃) über einen Inverter (IN) steuert.

4. Schaltungsanordnung nach Anspruch 2, dadurch gekennzeichnet, daß jede der Busverbindungs­ schaltungen (CB) folgendes enthält:
ein erstes und ein zweites Paar von steuerbaren Schaltkrei­ sen (AI) hoher Impedanz, welche an den Datenbus (D-BUS) bzw. an den Adressenbus (A-BUS) des entsprechenden steuernden Rechners (ES_A, ES_B) angeschlossen sind;
einen vierten Multiplexer (MX₄), dessen erster Eingang am Datenbus (D-BUS) und dessen zweiter Eingang am Adressen­ bus (A-BUS) liegt;
einen Speicher (RAM) mit wahlfreiem Zugriff, dessen Adressen­ eingang an den Ausgang des vierten Multiplexers (MX₄) ange­ schlossen ist;
einen Funktionsdecodierer (DF), der an den Adressenbus (A-BUS) des entsprechenden steuernden Rechners (ES_A, ES_B) angeschlossen ist; und
eine Schreibeinheit (US), die dem Dateneingang (D) bzw. dem Befehlseingang (Signal WR) des Speichers (RAM) das von dem Funktionsdecodierer (DF) gelie­ ferte Binärsignal bzw. ein als Schreibbefehl dienendes Signal (WR) zuführt, das auch zum Steuereingang des vierten Multiplexers (MX₄) gelangt.