DE10334626B4 - Informationsverarbeitungsvorrichtung - Google Patents

Informationsverarbeitungsvorrichtung Download PDF

Info

Publication number
DE10334626B4
DE10334626B4 DE10334626A DE10334626A DE10334626B4 DE 10334626 B4 DE10334626 B4 DE 10334626B4 DE 10334626 A DE10334626 A DE 10334626A DE 10334626 A DE10334626 A DE 10334626A DE 10334626 B4 DE10334626 B4 DE 10334626B4
Authority
DE
Germany
Prior art keywords
serial
input
data
output
cpu
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE10334626A
Other languages
English (en)
Other versions
DE10334626A1 (de
Inventor
Takahiro Koishi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Publication of DE10334626A1 publication Critical patent/DE10334626A1/de
Application granted granted Critical
Publication of DE10334626B4 publication Critical patent/DE10334626B4/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/07Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/16Error detection or correction of the data by redundancy in hardware
    • G06F11/20Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements
    • G06F11/2017Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements where memory access, memory control or I/O control functionality is redundant

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Hardware Redundancy (AREA)

Abstract

Informationsverarbeitungsvorrichtung, die aufweist: eine CPU (1);
eine Eingabe-/Ausgabevorrichtung (8), die mit einer Eingabevorrichtung (81) zum Anlegen von Daten oder Befehlen als Eingabe an die CPU (1) und einer Ausgabevorrichtung (82) zur Lieferung von Befehlen oder der Ergebnisse der Datenverarbeitung, die aus der CPU (1) ausgegeben werden, als Ausgabe versehen ist;
zwei Chipsätze (2, 3), die jeweils mit einer seriellen Steuereinrichtung (6, 7) versehen sind, wobei die Chipsätze (2, 3) als ein Arbeitssystem, das normal arbeitet, oder ein Reservebereitschaftssystem arbeiten, wobei die Chipsätze (2, 3) eine I/O- Schnittstelle sind, die zwischen der CPU (1) und der Eingabe-/Ausgabevorrichtung (8) angeordnet ist;
einen Selektor (10) zum Umschalten der Verbindungswege der seriellen Steuereinrichtungen (6, 7) und der Eingabe-/Ausgabevorrichtung (8), wenn eine Störung in einem der beiden Chipsätze (2, 3) auftritt; und
einen Wartungsprozessor (9) zur Steuerung des Selektors (10), um zu bewirken, daß die Ausgangsdaten der seriellen Steuereinrichtung (6,...

Description

  • Die vorliegende Erfindung betrifft eine Informationsverarbeitungsvorrichtung und insbesondere eine Informationsverarbeitungsvorrichtung, die mit einer seriellen Steuereinrichtung zur Steuerung einer seriellen Datenübertragung versehen ist.
  • Als Gegenmaßnahme gegen Störungen zeichnen sich Informationsverarbeitungsvorrichtungen häufig durch einen Aufbau aus, der zusätzlich zu den normalerweise benötigten Vorrichtungen mit einer Störungsanalyseeinrichtung oder Reservevorrichtungen versehen ist.
  • Zum Beispiel kann eine Verbesserung der Zuverlässigkeit als Informationsverarbeitungsvorrichtung erhalten werden, indem eine Duplexstruktur für die CPU, die Speichereinheit oder die Speichersteuereinrichtung zur Steuerung der Datenübertragung zwischen der CPU und der Speichereinheit vorgesehen wird, und dann im Fall einer Störung im Arbeitssystem, das im Normalbetrieb verwendet wird, auf das Reservebereitschaftssystem umgeschaltet wird.
  • Als ein anderes Beispiel einer Informationsverarbeitungsvorrichtung, die eine größere Zuverlässigkeit aufweist, ist ein bekannter Aufbau mit einem Wartungsprozessor versehen, um Informationen, wie eine Störungsdetektionsinformation oder Abmeldedaten zu der Zeit zu sammeln, zu der eine Störung auftritt, und dann die Stelle der Störung zu analysieren.
  • Von den Informationsverarbeitungsvorrichtungen dieses Typs im Stand der Technik sind Konstruktionen, in denen der Betrieb der CPU durch eine serielle Konsole gesteuert wird, immer noch gegen das Problem anfällig, daß wenn die serielle Konsole im Ort des Auftretens einer Störung eingeschlossen ist, Meldungen oder Daten, die von der seriellen Konsole ausgegeben werden, trotz der Duplexkonfiguration der CPU oder Speichereinheit verloren gehen können.
  • Zusätzlich kann, wenn eine Störung an einer seriellen Steuereinrichtung auftritt, die in einer seriellen Konsole vorgesehen ist, wobei diese serielle Steuereinrichtung die I/O- Schnittstelle zwischen der CPU und einer Eingabe-/Ausgabevorrichtung ist, diese Störung ein SPoF (Einzelpunktversagen) bilden und den Betrieb der gesamten Informationsverarbeitungsvorrichtung anhalten.
  • Die DE-A-198 14 096 beschreibt ein Verfahren zur Umschaltung redundant geschalteter, gleichartiger Baugruppen in einem hierarchisch aufgebauten Automatisierungssystem, die gemeinsam an denselben, singulären Signalkanal angeschlossen sind. Zur kontinuierlichen Übernahme des eingestellten Schaltzustandes auf dem singulären Signalkanal beim Wechsel der aktiven Baugruppe werden dieselben Daten in allen redundant geschalteten Baugruppen von den übergeordneten Einrichtungen des Automatisierungssystems empfangen und verarbeitet. Die Aktivierung der passiven Baugruppe wird durch die übergeordneten Einrichtungen des Automatisierungssystems authentisiert.
  • Es ist eine Aufgabe der vorliegenden Erfindung, eine Informationsverarbeitungsvorrichtung bereitzustellen, die mit einer seriellen Steuereinrichtung versehen ist, die sowohl den Verlust von Meldungen oder Daten, die an die CPU geliefert werden, als auch das Auftreten eines SPoF verhindern kann.
  • Diese Aufgabe wird mit den Merkmalen der Ansprüche gelöst.
  • Erfindungsgemäß werden Befehle und die Ergebnisse der Datenverarbeitung, die von der CPU ausgegeben werden, und Eingangsdaten, die als Eingabe durch die Eingabe-/Ausgabevorrichtung empfangen werden, an beide seriellen Steuereinrichtungen geliefert, wenn keine Störung aufgetreten ist. Es kann daher eine Informationsverarbeitungsvorrichtung ohne irgendeinen Verlust von Meldungen oder Daten gewartet und betrieben werden, die von der Eingabe-/Ausgabevorrichtung oder der CPU übertragen werden, selbst wenn ein Chipsatz, in dem eine Störung aufgetreten ist, abgeschaltet wird. Zusätzlich kann der Betrieb aufrechterhal ten werden, ohne das System anzuhalten, selbst wenn der Ort der Störung die serielle Steuereinrichtung selbst ist.
  • Es kann folglich eine Informationsverarbeitungsvorrichtung bereitgestellt werden, die mit einer seriellen Steuereinrichtung versehen ist, die sowohl den Verlust von Meldungen oder Daten als auch das Auftreten des SPoF beseitigen kann.
  • Die obigen und anderen Aufgaben, Merkmale und Vorteile der vorliegenden Erfindung werden aus der folgenden Beschreibung unter Bezugnahme auf die beigefügten Zeichnungen deutlich werden, die Beispiele der vorliegenden Erfindung darstellen.
  • 1 ist ein Blockdiagramm, das ein Beispiel des Aufbaus einer Informationsverarbeitungsvorrichtung der vorliegenden Erfindung zeigt; und
  • 2 ist ein Blockdiagramm, das den Aufbau der in 1 gezeigten seriellen Steuereinrichtung zeigt.
  • Die Informationsverarbeitungsvorrichtung der vorliegenden Erfindung ist ein Aufbau mit einer seriellen Duplex-Steuereinrichtungskonfiguration, und ist daher ein Aufbau, der einen kontinuierlichen Betrieb verwirklichen kann, wenn eine Störung in der seriellen Arbeitssteuereinrichtung auftritt, indem die serielle Steuereinrichtung verwendet wird, die in Bereitschaft ist.
  • Wir nehmen zuerst auf 1 bezug, die ein Blockdiagramm ist, das ein Beispiel des Aufbaus der Informationsverarbeitungsvorrichtung der vorliegenden Erfindung ist. Zusätzlich ist 2 ein Blockdiagramm, das den Aufbau der in 1 gezeigten seriellen Steuereinrichtung zeigt. Die Informationsverarbeitungsvorrichtung, die in 1 gezeigt wird, ist ein Computersystem, das mit seriellen Steuereinrichtungen versehen ist. 1 zeigt ein Beispiel eines Aufbaus, in dem die Wege zwischen der CPU und der Eingabe-/Ausgabevorrichtung eine Duplex- Konfiguration aufweisen.
  • Wie in 1 gezeigt, ist die Informationsverarbeitungsvorrichtung der vorliegenden Erfindung ein Aufbau, der aufweist: eine CPU 1; eine Eingabe-/Ausgabevorrichtung 8, die wiederum mit einer Eingabevorrichtung zum Anlegen von Daten und Befehlen als Eingabe an die CPU 1 und einer Ausgabevorrichtung zur Lieferung der Befehle und Daten versehen ist, die die Verarbeitungsergebnisse sind, die von der CPU 1 als Ausgabe ausgegeben werden; einen ersten Chipsatz 2, der mit einer ersten seriellen Steuereinrichtung 6 versehen ist, und einen zweiten Chipsatz 3, der mit einer zweiten seriellen Steuereinrichtung 7 versehen ist, wobei diese beiden Chipsätze die I/O-Schnittstelle sind, die zwischen der CPU 1 und der Eingabe-/Ausgabevorrichtung 8 angeordnet ist; einen Selektor 10 zum Umschalten der Wege, die die seriellen Steuereinrichtungen 6 und 7 und die Eingabe-/Ausgabevorrichtung 8 verbinden, wenn eine Störung in einem des ersten Chipsatzes 2 und des zweiten Chipsatzes 3 auftritt; und einen Wartungsprozessor 9 zur Steuerung des Betriebs des ersten Chipsatzes 2, des zweiten Chipsatzes 3 und des Selektors 10. Der erste Chipsatz 2 und der zweite Chipsatz 3 bilden zusammen eine serielle Konsole.
  • In der Informationsverarbeitungsvorrichtung der vorliegenden Ausführungsform ist die I/O-Schnittstelle zur Verbindung zwischen der CPU 1 und der Eingabe-/Ausgabevorrichtung 8 ein Duplex-Aufbau, der durch den ersten Chipsatz 2 und den zweiten Chipsatz 3 verwirklicht wird; und in diesem Beispiel wird der erste Chipsatz 2 als das Arbeitssystem eingesetzt, das im Normalbetrieb verwendet wird, und der zweite Chipsatz 3 wird als das Reserverbereitschaftssystem verwendet. Nichtsdestoweniger ist keine Unterscheidung zwischen dem Arbeitssystem und dem Bereitschaftssystem vorhanden, wenn keine Störung aufgetreten ist.
  • Zusätzlich ist der Wartungsprozessor 9 zur Durchführung einer Störungsanalyse mit dem ersten Chipsatz 2 und dem zweiten Chipsatz 3 verbunden, wobei eine Information über das Auftreten einer Störung (Störungsmeldung) vom ersten Chipsatz 2 und zweiten Chipsatz 3 an den Wartungsprozessor 9 gemeldet wird. Wenn eine Information über das Auftreten einer Störung gemeldet wird, bewirkt der Wartungsprozessor 9 nicht nur die Kontrolle über den Selektor 10, um den Chipsatz abzuschalten, in dem die Störung aufgetreten ist, sondern hält auch den Synchronisationsprozeß an, der durch die erste serielle Steuereinrichtung 6 und die zweite serielle Steuereinrichtung 7 verwirklicht wird, wobei dieser Prozeß unten detaillierter erläutert wird.
  • In einem Aufbau dieses Typs werden die Ausgangsdaten entweder des ersten Chipsatzes 2 oder des zweiten Chipsatzes 3 (in diesem Fall des ersten Chipsatzes 2, der das Arbeitssystem ist) durch den Selektor 10 an die Eingabe-/Ausgabevorrichtung 8 geliefert, so lange keine Störung in der Informationsverarbeitungsvorrichtung auftritt, die in 1 gezeigt wird. Zusätzlich werden die Eingangsdaten, die von außen unter Verwendung der Eingabe-/Ausgabevorrichtung 8 als Eingebe empfangen werden, durch den Selektor 10 an jeden des ersten Chipsatzes 2 und des zweiten Chipsatzes 3 geliefert. Die CPU 1 liefert als Ausgabe dieselben Befehle und dieselben Datenverarbeitungsergebnisse an den ersten Chipsatz 2 und den zweiten Chipsatz 3.
  • Wenn im ersten Chipsatz 2 oder im zweiten Chipsatz 3 eine Störung auftritt, wird die Meldung dieser Störung an den Wartungsprozessor 9 übertragen. Der Wartungsprozessor 9 trennt den Chipsatz, in dem die Störung aufgetreten ist, vom System und verbindet die CPU 1 und die Eingabe-/Ausgabevorrichtung 8 nur durch das normale System.
  • Folglich werden in der Informationsverarbeitungsvorrichtung der vorliegenden Ausführungsform Befehle und die Ergebnisse der Datenverarbeitung von der CPU 1 oder die Eingangsdaten von der Eingabe-/Ausgabevorrichtung 8 sowohl an die erste serielle Steuereinrichtung 6 als auch an die zweite serielle Steuereinrichtung 7 geliefert, wenn keine Störung auftritt, und folglich kann, wenn eine Störung auftritt, die Informationsverarbeitungsvorrichtung ohne irgendeinen Verlust der Meldungen und Daten gewartet und betrieben werden, die von der Eingabe-/Ausgabevorrichtung 8 und der CPU 1 gesendet werden, obwohl der Chipsatz, in dem die Störung aufgetreten ist, abgeschaltet wird.
  • 1 zeigt den Aufbau einer Informationsverarbeitungsvorrichtung, die nur die CPU 1, die Eingabe-/Ausgabevorrichtung 8, die I/O-Schnittstelle (den ersten Chipsatz 2 und den zweiten Chipsatz 3), und den Wartungsprozessor 9 aufweist, jedoch kann eine tatsächliche Informationsverarbeitungsvorrichtung zum Beispiel ferner versehen sein mit: einem Speicher zur Speicherung von Daten; einer Speichersteuereinrichtung zur Steuerung des Lesens der Daten aus und des Schreibens der Daten in den Speicher; und einer Systemsteuereinrichtung zur Verwirklichung einer Unterbrechungssteuerung, einer DMA-Steuerung, eines Systemtakts, eines Zeitgebers und einer Stromverwaltung.
  • Wie in 2 gezeigt, ist die erste serielle Steuereinrichtung 6 ein Aufbau, der aufweist: einen Befehlspuffer 61 zum vorübergehenden Halten von Befehlen, die von der CPU 1 gesendet werden; einem Eingabepuffer 62 zum vorübergehenden Halten von Eingangsdaten aus der Eingabevorrichtung 81, die einen Teil der Eingabe-/Ausgabevorrichtung 8 bildet; eine serielle Dateneingabe-/Ausgabeeinheit 63 zur Übertragung serieller Daten zwischen der CPU 1 und der Eingabe-/Ausgabevorrichtung 8; und eine serielle Synchronisationseinheit 64 zur Synchronisation interner Operationen mit der zweiten seriellen Steuereinrichtung 7. Entsprechend ist die zweite serielle Steuereinrichtung 7 ein Aufbau, der aufweist: einen Befehlspuffer 71 zum vorübergehenden Halten von Befehlen, die von der CPU 1 gesendet werden; einen Eingabepuffer 72 zum vorübergehenden Halten von Eingangsdaten aus der Eingabevorrichtung 81, die einen Teil der Eingabe-/Ausgabevorrichtung 8 bildet; eine serielle Dateneingabe-/Ausgabeeinheit 73 zur Übertragung serieller Daten zwischen der CPU 1 und der Eingabe-/Ausgabevorrichtung 8; und eine serielle Synchronisationseinheit 74 zur Synchronisation interner Operationen mit der ersten seriellen Steuereinrichtung 6.
  • Die Befehlspuffer 61 und 71 und die Eingabepuffer 62 und 72 bestehen jeweils zum Beispiel aus Schieberegistern; und die seriellen Synchronisationseinheiten 64 und 74 und die seriellen Dateneingabe-/Ausgabeeinheiten 63 und 73 bestehen jeweils zum Beispiel aus Logikschaltungen, in denen eine Vielfalt von Verknüpfungsgliedern kombiniert ist.
  • Wenn keine Störung aufgetreten ist, werden durch den Selektor 10 unter Kontrolle des Wartungsprozessors 9 die Ausgangsdaten von entweder der seriellen Dateneingabe-/Ausgabeeinheit 63 oder 73 als die Ausgangsdaten des Arbeitssystems ausgewählt und an die Ausgabevorrichtung 82 übertragen. Die Eingangsdaten oder Meldungen von der Eingabevorrichtung 81 werden durch den Selektor 10 unter der Kontrolle des Wartungsprozessors 9 als Eingabe an jeden Eingabepuffer 62 und 72 geliefert.
  • Befehle (oder Ausgangsdaten), die von der CPU 1 ausgegeben werden, werden jeweils durch die Befehlspuffer 61 und 71 gehalten. Da die Informationsverarbeitungsvorrichtung dieser Ausführungsform eine Duplex-Chipsatzkonfiguration übernimmt, werden Befehle, die aus der CPU 1 ausgegeben werden, sowohl an die erste serielle Steuereinrichtung 6 als auch die zweite serielle Steuereinrichtung 7 geliefert.
  • Wenn ein Befehl im Befehlspuffer 61 gespeichert ist, verwendet die serielle Synchronisationseinheit 64 des Arbeitssystems (in diesem Fall die erste serielle Steuereinrichtung 6) Leitungen, die zur Synchronisation bestimmt sind, um von der seriellen Synchronisationseinheit 74 des Bereitschaftssystems (in diesem Fall die zweite serielle Steuereinrichtung 7) eine Erlaubnis anzufordern, den Befehl auszuführen, der aus der CPU 1 ausgeben wird.
  • Die serielle Synchronisationseinheit 74 des Bereitschaftssystems, die die Anforderung einer Erlaubnis empfangen hat, den Befehl aus der seriellen Synchronisationseinheit 64 des Arbeitssystem auszuführen, prüft zuerst, ob ein Befehl, der aus der CPU 1 ausgegeben worden ist, im Befehlspuffer 71 seines eigenen Systems gespeichert ist oder nicht, und wenn sowohl der Befehl als auch die Anforderung einer Ausführungserlaubnis vorhanden sind, überträgt sie die Ausführungserlaubnis zur seriellen Synchronisationseinheit 64 des Arbeitssystems und veranlaßt die serielle Dateneingabe-/Ausgabeeinheit 73, die Verarbeitung gemäß des Befehls auszuführen, der aus der CPU 1 ausgegeben worden ist.
  • Wenn ein aus der CPU 1 ausgegebener Befehl nicht im Befehlspuffer 71 gespeichert ist (wenn entweder eine Anforderung einer Ausführungserlaubnis oder der Befehl nicht vorhanden sind), wartet die serielle Synchronisationseinheit 74 auf einen aus der CPU 1 ausgegebenen Befehl, der im Befehlspuffer 71 gespeichert werden soll, und sendet dann die Ausführungserlaubnis an die serielle Synchronisationseinheit 64 des Arbeitssystems und veranlaßt die serielle Dateneingabe-/Ausgabeeinheit 73, die Verarbeitung gemäß des Befehls auszuführen, der aus der CPU 1 ausgegeben worden ist.
  • Wenn Eingangsdaten (oder Meldungen) aus der Eingabevorrichtung 81 im Eingabepuffer 62 gespeichert sind, fordert andererseits die serielle Synchronisationseinheit 64 des Arbeitssystems (in diesem Fall die erste serielle Steuereinrichtung 6) bei der seriellen Synchronisationseinheit 74 des Bereitschaftssystems (in diesem Fall die zweite serielle Steuereinrichtung 7) eine Erlaubnis an, die Eingangsdaten anzunehmen, die von der Eingabevorrichtung 81 geliefert worden sind.
  • Die serielle Synchronisationseinheit 74 des Bereitschaftssystems, die von der seriellen Synchronisationseinheit 64 des Arbeitssystem die Anforderung einer Erlaubnis empfangen hat, die Eingangsdaten anzunehmen, prüft zuerst, ob Eingangsdaten, die von der Eingabevorrichtung 81 geliefert worden sind, im Eingabepuffer 72 ihres eigenen Systems gespeichert worden sind oder nicht, und wenn die Anforderung nach einer Annahmeerlaubnis und die Eingangsdaten beide vorhanden sind, sendet sie nicht nur die Annahmeerlaubnis an die serielle Synchronisationseinheit 64 des Arbeitssystems, sondern veranlaßt auch die serielle Dateneingabe-/Ausgabeeinheit 73, die Verarbeitung auszuführen, Eingangsdaten anzunehmen, die von der Eingabevorrichtung 81 geliefert worden sind.
  • Wenn Eingangsdaten, die von der Eingabevorrichtung 81 geliefert worden sind, nicht im Eingabepuffer 72 gespei chert sind (wenn entweder eine Anforderung einer Annahmeerlaubnis oder die Eingangsdaten nicht vorhanden sind), wartet die serielle Synchronisationseinheit 74 auf Eingangsdaten, die von den Eingabevorrichtung 81 geliefert worden sind, um im Eingabepuffer 72 gespeichert zu werden, und sendet dann eine Annahmeerlaubnis an die serielle Synchronisationseinheit 64 der Arbeitssystems und veranlaßt die serielle Dateneingabe-/Ausgabeeinheit 73, die Verarbeitung auszuführen, die Eingangsdaten anzunehmen, die von der Eingabevorrichtung 81 geliefert worden sind.
  • Aus diese Weise werden die Verarbeitung der Befehle aus der CPU 1 und die Annahme der Eingangsdaten aus der Eingabevorrichtung 81 beide ausgeführt, wobei sich die beiden seriellen Steuereinrichtungen 6 und 7 miteinander in Synchronisation befinden, und die inneren Zustände der seriellen Dateneingabe-/Ausgabeeinheit 63 des Arbeitssystems und der seriellen Dateneingabe-/Ausgabeeinheit 73 des Bereitschaftssystems werden so immer in Übereinstimmung gehalten.
  • Wenn eine Störung während des Betriebs im ersten Chipsatz 2 oder zweiten Chipsatz 3 auftritt, trennt der Wartungsprozessor 9, der die Meldung der Störung empfangen hat, den gesamten Chipsatz vom System, der die serielle Steuereinrichtung des Systems aufweist, in dem die Störung aufgetreten ist, und setzt die Operationen unter Verwendung nur des Systems fort, in dem keine Störung aufgetreten ist.
  • Zu dieser Zeit steuert der Wartungsprozessor 9 den Selektor 10 so, daß die Ausgangsdaten der seriellen Steuereinrichtung des Systems, das den Betrieb fortsetzt, als Ausgabe an die Ausgabevorrichtung 82 geliefert werden und die Eingangsdaten aus der Eingabevorrichtung 81 an die serielle Steuereinrichtung des Systems geliefert werden, das den Betrieb fortsetzt. Der Wartungsprozessor 9 hält außer dem den Synchronisationsprozeß an, der durch den Austausch der oben beschriebenen Meldungen zwischen den seriellen Synchronisationseinheiten 64 und 74 verwirklicht wird.
  • Folglich ist die Informationsverarbeitungsvorrichtung der vorliegenden Erfindung in der Lage, trotz des Auftretens einer Störung in einem System, das eine serielle Steuereinrichtung enthält, den Betrieb ohne irgendeinen Verlust von Eingangsdaten oder Meldungen aus der Eingabevorrichtung 8 oder der CPU 1 fortzusetzen. Zusätzlich kann der Betrieb fortgesetzt werden, ohne das System anzuhalten, selbst wenn sich die Fehlerstelle innerhalb einer seriellen Steuereinrichtung selbst befindet. Die vorliegende Erfindung kann daher eine Informationsverarbeitungsvorrichtung bereitstellen, die mit einer seriellen Steuereinrichtung versehen ist, die sowohl den Verlust von Meldungen oder Daten als auch das Auftreten des SPoF beseitigen kann.

Claims (5)

  1. Informationsverarbeitungsvorrichtung, die aufweist: eine CPU (1); eine Eingabe-/Ausgabevorrichtung (8), die mit einer Eingabevorrichtung (81) zum Anlegen von Daten oder Befehlen als Eingabe an die CPU (1) und einer Ausgabevorrichtung (82) zur Lieferung von Befehlen oder der Ergebnisse der Datenverarbeitung, die aus der CPU (1) ausgegeben werden, als Ausgabe versehen ist; zwei Chipsätze (2, 3), die jeweils mit einer seriellen Steuereinrichtung (6, 7) versehen sind, wobei die Chipsätze (2, 3) als ein Arbeitssystem, das normal arbeitet, oder ein Reservebereitschaftssystem arbeiten, wobei die Chipsätze (2, 3) eine I/O- Schnittstelle sind, die zwischen der CPU (1) und der Eingabe-/Ausgabevorrichtung (8) angeordnet ist; einen Selektor (10) zum Umschalten der Verbindungswege der seriellen Steuereinrichtungen (6, 7) und der Eingabe-/Ausgabevorrichtung (8), wenn eine Störung in einem der beiden Chipsätze (2, 3) auftritt; und einen Wartungsprozessor (9) zur Steuerung des Selektors (10), um zu bewirken, daß die Ausgangsdaten der seriellen Steuereinrichtung (6, 7) des Arbeitssystems an die Ausgabevorrichtung (82) geliefert werden und Daten aus der Eingabevorrichtung (81) an jede der beiden seriellen Steuereinrichtungen (6, 7) geliefert werden, wenn keine Störung in den Chipsätzen (2, 3) aufgetreten ist, und um beim Empfang einer Meldung des Auftretens einer Störung von einem der Chipsätze (2, 3) zu bewirken, daß nur Ausgangsdaten der seriellen Steuereinrichtung (6, 7), die in dem Chipsatz (2, 3) vorgesehen ist, der normal arbeitet, als Ausgabe an die Ausgabevorrichtung (82) geliefert werden, und um zu bewirken, daß Daten aus der Eingabevorrichtung (81) nur an die serielle Steuereinrichtung (6, 7) geliefert werden, die in dem Chipsatz (2, 3) vorgesehen ist, der normal arbeitet.
  2. Informationsverarbeitungsvorrichtung nach Anspruch 1, wobei jede der seriellen Steuereinrichtungen (6, 7) aufweist: einen Befehlspuffer (61, 71) zum vorübergehenden Halten von Befehlen, die von der CPU (1) übertragen werden; einen Eingabepuffer (62, 72) zum vorübergehenden Halten von Daten, die als Eingabe unter Verwendung der Eingabevorrichtung (81) empfangen werden; eine serielle Dateneingabe-/Ausgabeeinheit (63, 73) zur Übertragung von Daten zwischen der CPU (1) und der Eingabe-/Ausgabevorrichtung (8); und eine serielle Synchronisationseinheit (64, 74) zur Synchronisation der Operationen der beiden seriellen Steuereinrichtungen (6, 7).
  3. Informationsverarbeitungsvorrichtung nach Anspruch 2, wobei: wenn keine Störung in den Chipsätzen (2, 3) aufgetreten ist, und wenn außerdem ein Befehl aus der CPU (1) im Befehlspuffer (61, 71) gespeichert ist, die serielle Synchronisationseinheit (64, 74) des Arbeitssystems bei der seriellen Synchronisationseinheit (64, 74) des Be reitschaftssystems eine Erlaubnis anfordert, den Befehl auszuführen; und die serielle Synchronisationseinheit (64, 74) des Bereitschaftssystems beim Empfang der Anforderung der Ausführungserlaubnis und wenn außerdem der Befehl im Befehlspuffer (61, 71) gespeichert ist, sowohl die Erlaubnis, den Befehl auszuführen, an die serielle Synchronisationseinheit (64, 74) des Arbeitssystems sendet, als auch die serielle Dateneingabe-/Ausgabeeinheit (63, 73) veranlaßt, die Verarbeitung des Befehls auszuführen.
  4. Informationsverarbeitungsvorrichtung nach Anspruch 2, wobei: wenn keine Störung in den Chipsätzen (2, 3) aufgetreten ist und wenn Daten aus der Eingabevorrichtung (81) im Eingabepuffer (62, 72) gespeichert worden sind, die serielle Synchronisationseinheit (64, 74) des Arbeitssystems bei der seriellen Synchronisationseinheit (64, 74) des Bereitschaftssystems eine Annahmeerlaubnis der Daten anfordert; und die serielle Synchronisationseinheit (64, 74) des Bereitschaftssystems beim Empfang der Anforderung einer Erlaubnis, die Daten anzunehmen, und wenn außerdem Daten aus der Eingabevorrichtung (81) im Eingabepuffer (62, 72) gespeichert sind; sowohl die Erlaubnis, Daten anzunehmen, an die serielle Synchronisationseinheit (64, 74) des Arbeitssystems sendet, als auch bewirkt, daß die serielle Dateneingabe-/Ausgabeeinheit (63, 73) die Verarbeitung zur Annahme der Daten ausführt.
  5. Informationsverarbeitungsvorrichtung nach Anspruch 2, 3 oder 4, wobei der Wartungsprozessor (9) beim Empfang einer Meldung des Auftretens einer Störung in einem der Chipsätze (2, 3) die Verarbeitung in der seriellen Synchronisationseinheit (64, 74) zur Synchronisation der Operationen der beiden seriellen Steuereinrichtungen (6, 7) anhält.
DE10334626A 2002-07-30 2003-07-29 Informationsverarbeitungsvorrichtung Expired - Fee Related DE10334626B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2002221159A JP2004062589A (ja) 2002-07-30 2002-07-30 情報処理装置
JP2002-221159 2002-07-30

Publications (2)

Publication Number Publication Date
DE10334626A1 DE10334626A1 (de) 2004-02-26
DE10334626B4 true DE10334626B4 (de) 2006-07-13

Family

ID=31184840

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10334626A Expired - Fee Related DE10334626B4 (de) 2002-07-30 2003-07-29 Informationsverarbeitungsvorrichtung

Country Status (3)

Country Link
US (1) US7137029B2 (de)
JP (1) JP2004062589A (de)
DE (1) DE10334626B4 (de)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4630023B2 (ja) * 2004-08-31 2011-02-09 富士通株式会社 システム制御装置、システム制御方法およびシステム制御プログラム
JP4806195B2 (ja) * 2005-01-06 2011-11-02 三洋電機株式会社 自動製パン器
JP2010198459A (ja) * 2009-02-26 2010-09-09 Giga-Byte Technology Co Ltd バックアップチップセットを有するマザーボード
EP2228725A1 (de) * 2009-03-13 2010-09-15 Giga-Byte Technology Co., Ltd. Hauptplatine mit Sicherungschipsatz
JP5099090B2 (ja) * 2009-08-19 2012-12-12 日本電気株式会社 マルチコアシステム、マルチコアシステムの制御方法、及びマルチプロセッサ

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19814096A1 (de) * 1998-03-30 1999-10-07 Hartmann & Braun Gmbh & Co Kg Verfahren zur Umschaltung redundant geschalteter, gleichartiger Baugruppen

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0294748A (ja) 1988-09-29 1990-04-05 Nec Corp 自動診断方式
JPH04324535A (ja) 1991-04-25 1992-11-13 Nec Corp 二重化回路
US5748873A (en) * 1992-09-17 1998-05-05 Hitachi,Ltd. Fault recovering system provided in highly reliable computer system having duplicated processors
JPH06222944A (ja) 1993-01-28 1994-08-12 Mitsubishi Electric Corp 二重化電子計算機システムの切替制御方式
JP3050148B2 (ja) 1996-12-20 2000-06-12 日本電気株式会社 2重化情報処理装置
US6202170B1 (en) * 1998-07-23 2001-03-13 Lucent Technologies Inc. Equipment protection system
EP1110356A4 (de) * 1998-08-31 2003-05-28 Kamilo Feher Fehersprungmodulation und sender/empfänger die taktformende verarbeiter beinhalten
JP2001069585A (ja) * 1999-08-31 2001-03-16 Fujitsu Ltd 二重化装置及びハイウェイインタフェース回路
US6850807B2 (en) * 2001-09-10 2005-02-01 Kabushiki Kaisha Toshiba Triple redundant control device and method

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19814096A1 (de) * 1998-03-30 1999-10-07 Hartmann & Braun Gmbh & Co Kg Verfahren zur Umschaltung redundant geschalteter, gleichartiger Baugruppen

Also Published As

Publication number Publication date
DE10334626A1 (de) 2004-02-26
US20040153584A1 (en) 2004-08-05
US7137029B2 (en) 2006-11-14
JP2004062589A (ja) 2004-02-26

Similar Documents

Publication Publication Date Title
DE3300260C2 (de)
DE2313724A1 (de) Elektronische datenverarbeitungsanlage
EP0179936A1 (de) Verfahren und Einrichtung zur Steuerung einer Sammelleitung
DE69515355T2 (de) Mehrfacharbitrierungsschema
DE3508291A1 (de) Realzeit-datenverarbeitungssystem
EP1249744A1 (de) Verfahren zum Herstellen konsistenter Speicherinhalte in redundanten Systemen
DE1424762B2 (de) Datenverarbeitungsanlage
DE69122142T2 (de) Steuerungsanlage für ein Mehrprozessorsystem
DE1269394B (de) Schaltungsanordnung zur Bestimmung des Vorrangsverhaeltnisses zwischen mehreren Eingangsgroessen fuer programmgesteuerte Datenverarbeitungssysteme
DE3040008C2 (de) Einrichtung zum Erzeugen eines Adressenstops zum Prüfen des Programmablaufs einer Steuerung
DE19744071A1 (de) Eine programmierbare Logiksteuervorrichtung verwendendes Steuerungssystem
DE3247801C2 (de)
DE2461592C3 (de) Anordnung zur Durchführung von Wartungsoperationen bei einem Datenverarbeitungssystem
EP3444682A1 (de) Verfahren zum rechnergestützten koppeln eines verarbeitungsmoduls in ein modulares technisches system und modulares technisches system
DE3780306T2 (de) Adapterbusschalter zur verbesserung der verfuegbarkeit einer steuereinheit.
DE10334626B4 (de) Informationsverarbeitungsvorrichtung
DE19983975B3 (de) Programmierbares Steuersystem und Rücksetz-Steuerverfahren für das programmierbare Steuersystem
DE4406258C2 (de) Informationsverarbeitungsvorrichtung
DE3142504A1 (de) Mehrfachplattenspeicher-uebertragungssystem
DE60300233T2 (de) Fehlertolerante Vorrichtung zur informationsverarbeitung
EP1197418B1 (de) Verfahren zum Steuern eines sicherheitskritischen Bahnbetriebsprozesses und Einrichtung zur Durchführung dieses Verfahrens
DE69523509T2 (de) Dezentralisiertes System und Mehrrechnersystem
EP0358785B1 (de) Einrichtung zum Betrieb eines redundanten Mehrrechnersystems für die Steuerung eines elektronischen Stellwerkes in der Eisenbahnsignaltechnik
EP0113379A1 (de) Rechnerkopplung
DE69800095T2 (de) Schnelles Semaphoreregister mit einer sicheren Arbeitsweise ohne spezifisches Busprotokoll

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee

Effective date: 20110201