DE4137336C2 - IC-Karte - Google Patents
IC-KarteInfo
- Publication number
- DE4137336C2 DE4137336C2 DE4137336A DE4137336A DE4137336C2 DE 4137336 C2 DE4137336 C2 DE 4137336C2 DE 4137336 A DE4137336 A DE 4137336A DE 4137336 A DE4137336 A DE 4137336A DE 4137336 C2 DE4137336 C2 DE 4137336C2
- Authority
- DE
- Germany
- Prior art keywords
- data
- signal
- pull
- card
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- G—PHYSICS
- G07—CHECKING-DEVICES
- G07F—COIN-FREED OR LIKE APPARATUS
- G07F7/00—Mechanisms actuated by objects other than coins to free or to actuate vending, hiring, coin or paper currency dispensing or refunding apparatus
- G07F7/08—Mechanisms actuated by objects other than coins to free or to actuate vending, hiring, coin or paper currency dispensing or refunding apparatus by coded identity card or credit card or other personal identification means
- G07F7/10—Mechanisms actuated by objects other than coins to free or to actuate vending, hiring, coin or paper currency dispensing or refunding apparatus by coded identity card or credit card or other personal identification means together with a coded signal, e.g. in the form of personal identification information, like personal identification number [PIN] or biometric data
- G07F7/1008—Active credit-cards provided with means to personalise their use, e.g. with PIN-introduction/comparison system
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
- G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
- G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
- G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
- G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06Q—INFORMATION AND COMMUNICATION TECHNOLOGY [ICT] SPECIALLY ADAPTED FOR ADMINISTRATIVE, COMMERCIAL, FINANCIAL, MANAGERIAL OR SUPERVISORY PURPOSES; SYSTEMS OR METHODS SPECIALLY ADAPTED FOR ADMINISTRATIVE, COMMERCIAL, FINANCIAL, MANAGERIAL OR SUPERVISORY PURPOSES, NOT OTHERWISE PROVIDED FOR
- G06Q20/00—Payment architectures, schemes or protocols
- G06Q20/30—Payment architectures, schemes or protocols characterised by the use of specific devices or networks
- G06Q20/34—Payment architectures, schemes or protocols characterised by the use of specific devices or networks using cards, e.g. integrated circuit [IC] cards or magnetic cards
- G06Q20/341—Active cards, i.e. cards including their own processing means, e.g. including an IC or chip
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06Q—INFORMATION AND COMMUNICATION TECHNOLOGY [ICT] SPECIALLY ADAPTED FOR ADMINISTRATIVE, COMMERCIAL, FINANCIAL, MANAGERIAL OR SUPERVISORY PURPOSES; SYSTEMS OR METHODS SPECIALLY ADAPTED FOR ADMINISTRATIVE, COMMERCIAL, FINANCIAL, MANAGERIAL OR SUPERVISORY PURPOSES, NOT OTHERWISE PROVIDED FOR
- G06Q20/00—Payment architectures, schemes or protocols
- G06Q20/38—Payment protocols; Details thereof
- G06Q20/40—Authorisation, e.g. identification of payer or payee, verification of customer or shop credentials; Review and approval of payers, e.g. check credit lines or negative lists
- G06Q20/409—Device specific authentication in transaction processing
- G06Q20/4097—Device specific authentication in transaction processing using mutual authentication between devices and transaction partners
Landscapes
- Engineering & Computer Science (AREA)
- Business, Economics & Management (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Accounting & Taxation (AREA)
- Theoretical Computer Science (AREA)
- Strategic Management (AREA)
- General Business, Economics & Management (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Finance (AREA)
- Computer Security & Cryptography (AREA)
- Computer Hardware Design (AREA)
- Computer Networks & Wireless Communication (AREA)
- Credit Cards Or The Like (AREA)
- Read Only Memory (AREA)
Description
Die Erfindung betrifft eine IC-Karte mit der Funktion der
Ausgabe ihrer eigenen Attributauskunft an ein externes
Terminal gemäß dem Oberbegriff des Patentanspruches 1.
Fig. 4 ist ein Blockschaltbild, das die Innenstruktur einer
konventionellen bekannten IC-Karte zeigt, die Halbleiter-ROMs
verwendet. Fig. 4 zeigt eine Übergangsstelle 1, eine
Betriebsartsteuerschaltung 2 und einen Adreßdecodierer 3. Die
Bezugszeichen 4 bis 7 bezeichnen ROMs und 8 ist ein Adreß
eingabepufferspeicher. Mit dem Bezugszeichen 9 ist ein
Datenausgabepufferspeicher und mit dem Bezugszeichen 10 eine
Attributauskunft-Erzeugungsschaltung und mit 11 ein
Attributausgabepufferspeicher gekennzeichnet.
Ein Betriebsartsteuersignal 21 und ein Kartenfreigabesignal
22, die über die Übergangsstelle 1 eingegeben werden, werden
der Betriebsartsteuerschaltung 2 zugeführt. Eines der Aus
gangssignale der Betriebsartsteuerschaltung 2 ist ein Spei
cherfreigabesignal 23. Das Speicherfreigabesignal 23 wird in
den Adreßdecodierer 3 und den Datenausgabepufferspeicher 9
eingegeben. Dem Adreßdecodierer 3 und dem Adreßeingabepuf
ferspeicher 8 wird über die Übergangsstelle 1 ein Addres
siersignal 26 zugeführt. Der Adreßdecodierer 3 gibt ein Chip
freigabesignal 25 zur Aktivierung eines der ROMs 4 bis 7 aus.
Ein vom Pufferspeicher ausgegebenes Adressiersignal 27 wird
von dem Adreßeingabepufferspeicher 8 in die ROMs 4 bis 7 ein
gegeben. Ein Datensignal 28 der ROMs
4 bis 7 wird als Datensignal 29 über den Datenausgabepuffer
speicher 9 der Übergangsstelle 1 zugeführt. Die Datensignale
28 und 29, die Adressiersignale 26, 26a und 27 und das Chip
freigabesignal 25 sind parallele Signale, die deshalb über
einen Datenbus und einen Adreßbus über
tragen werden.
Ein weiteres Ausgangssignal der Betriebsartsteuerschaltung 2
ist ein Attributausgabe-Pufferspeicherfreigabesignal 24.
Dieses Signal wird in einen Attributausgabepufferspeicher 11
eingegeben. Entsprechend der Anzahl von Anschlüssen vorgese
hene Pull-up- und Pull-down-Widerstände 10, die zum Setzen einer
Attributauskunft dienen, sind mit dem Attributausgabe
pufferspeicher 11 verbunden. Ein Attributdatensignal 30 zum
Übertragen einer Attributauskunft wird als Datensignal 29 über
den Attributausgabepufferspeicher 11 an die Übergangsstelle 1
ausgegeben.
Nachstehend wird die Funktionsweise des oben genannten Aus
führungsbeispiels erläutert.
Die Betriebsartsteuerschaltung 2 wird von zwei Eingangssigna
len, nämlich einem Betriebsartsteuersignal 21 und einem Kar
tenfreigabesignal 22, gesteuert. Wenn das Kartenfreigabe
signal 22 den Hochpegel (H-Pegel) hat, aktiviert das Spei
cherfreigabesignal 23 den Adreßdecodierer 3 und den Daten
ausgabepufferspeicher 9 nicht, und zwar ohne Rücksicht auf
den Pegel des Betriebsartsteuersignals 21. Ferner aktiviert
das Attributausgabe-Pufferspeicherfreigabesignal 24 den
Attributausgabepufferspeicher 11 nicht (im folgenden wird ein
bestimmtes Signal, das einen Schaltkreis nicht aktiviert, als
inaktiv bezeichnet; umgekehrt wird ein bestimmtes Signal, das
einen Schaltkreis aktiviert, als aktiv bezeichnet). Wenn das
Kartenfreigabesignal 22 den Niedrigpegel (L-Pegel) hat, wird
bei H-Pegel des Betriebsartsteuersignal 21 das Speicherfrei
gabesignal 23 aktiv und das Attributausgabe-Pufferspeicher
freigabesignal 24 inaktiv. Wenn das Kartenfreigabesignal 22
den L-Pegel hat, wird das Attributausgabe-Pufferspeicher
freigabesignal 24 aktiv und das Speicherfreigabesignal 23 in
aktiv, wenn das Betriebsartsteuersignal 21 ebenfalls L-Pegel
hat.
Daher hat diese Art von IC-Karte drei Ausgabezustände. Diese
sind:
In diesem Zustand sind sowohl das Speicherfreigabesignal 23
als auch das Attributausgabe-Pufferspeicherfreigabesignal 24
inaktiv. Der Adreßdecodierer 3, die damit verbundenen ROMs 4
bis 7, der Datenausgabepufferspeicher 9 und der Attribut
ausgabepufferspeicher 11 sind nicht aktiviert. In diesem Fall
wird das Datensignal 29 hochohmig gehalten. Um diesen Zustand
zu erreichen, muß das Kartenfreigabesignal 22 auf den H-Pegel
getrieben werden.
In diesem Zustand werden Daten aus ROMs ausgelesen. Das Spei
cherfreigabesignal 23 ist aktiv und der Adreßdecodierer 3 und
der Datenausgabepufferspeicher 9 sind aktiviert. Der Attri
butausgabepufferspeicher 11 ist jedoch nicht aktiviert. Zu
diesem Zeitpunkt wird irgendeiner der ROMs 4 bis 7 nach Maß
gabe der H-Pegel-Adresse 26a des Adressiersignals 26 ausge
wählt und dann durch das Chipfreigabesignal 25 aktiviert.
Daraufhin werden Daten, auf die nach Maßgabe der L-Pegel-
Adresse zugegriffen wird, ausgelesen und als Datensignal 28
herausgeführt und dann als Datensignal 29 über den Datenaus
gabepufferspeicher 9 an die Übergangsstelle 1 ausgegeben. Um
diesen Zustand zu erreichen, muß das Kartenfreigabesignal 22
auf den L-Pegel und das Betriebsartsteuersignal 21 auf den H-
Pegel getrieben werden. Da der Attributausgabepufferspeicher
11 nicht aktiviert ist, wird das Ausgangssignal zu diesem
Zeitpunkt hochohmig gehalten und unterbricht daher nicht den
Datenauslesebetrieb für die ROMs.
In diesem Zustand wird Attributauskunft ausgelesen. Der
Adreßdecodierer 3 und der Datenausgabepufferspeicher 9 sind
nicht aktiviert, das Attributausgabe-Pufferspeicherfreigabe
signal 24 ist aktiv, und der Attributausgabepufferspeicher 11
ist aktiviert. Zu diesem Zeitpunkt ist keiner der ROMs 4 bis
7 aktiviert, sondern die ROMs sind hochohmig gehalten. Der
von den Pull-up- und Pull-down-Widerständen 10 eingestellte
Pegel wird als Attributausgabeinformation ausgelesen und als
Datensignal 29 herausgeführt.
Um diesen Zustand zu erreichen, muß das Kartenfreigabesignal
22 auf den L-Pegel und das Betriebsartsteuersignal 21 eben
falls auf den L-Pegel getrieben werden.
Der Adreßeingabepufferspeicher 8 und der Datenausgabepuffer
speicher 9 sind unbedingt erforderlich, um die Last an der
Übergangsstelle 1 zu verringern und dadurch die Schnittstel
lencharakteristik der Übergangsstelle 1 zu verbessern.
Fig. 5 ist ein Schaltbild, das den Abschnitt B von Fig. 4
ausführlicher zeigt. In Fig. 5 bilden Abschnitte C und D und
ein Teil der Funktionen des Adreßdecodierers eine Betriebs
artsteuerschaltung 2.
Fig. 6 ist ein Schaltbild, das die Innenstruktur einer wei
teren, aus der JP-OS 63-237191 bekannten IC-Karte zeigt.
Dabei werden ein Zugriffsanforderungssignal 50, ein Adres
senauswahlsignal 51 und Einschreibdaten 52 von einem Termi
nal, das eine IC-Speicherkarte verarbeitet, übertragen und in
einer Steuerschaltung 53 empfangen. Die Steuerschaltung 53
steuert alle Komponenten der IC-Speicherkarte und führt einem
Speicherbausteinfeld 54, einer Attributsignalsetzschaltung 55
und einer Attributsignalsteuerschaltung 56 jeweilige Steuer
signale 57 und 59 zu. Das Speicherbausteinfeld 54 gibt Aus
lesedaten 61 aus. Bei einer Betätigung der Schalter setzt die
Attributsignalsetzschaltung 55 ein Signal, das das Attribut
der IC-Karte anzeigt, und überträgt dann das Setzsignal 58 an
die Attributsignalsteuerschaltung 56. Diese steuert ver
schiedene Arten von Attributsignalen. Daraufhin wird das
Ausgangssignal 60 zu dem Terminal übertragen.
Beim oben beschriebenen ersten Beispiel besteht der Nachteil,
daß ein Ausgabepufferspeicher zum Auslesen von Daten aus ROMs
zusätzlich und unabhängig von einem Attributausgabepuffer
speicher zum Auslesen von Attributausgabedaten erforderlich
ist. Bei dem zweiten bekannten Beispiel ist ein Ausgabekanal
eines Speicherbausteinfeldes getrennt von einem Ausgabekanal
für eine Attributsignalsetzschaltung und eine Attribut
signalsteuerschaltung vorgesehen, die einen Attributausgabe
pufferspeicher aufweisen muß. Beide Beispiele benötigen also
eine große Anzahl von Komponenten, was zu einer komplexen
Schaltungskonfiguration einer IC-Karte führt, die Zuverläs
sigkeit der Karte beeinträchtigt und die Kosten erhöht.
Aus der DE 38 09 795 A1 ist ein Verfahren zur Übertragung von
Information unter Verwendung einer IC-Karte bekannt, wobei
nur befugte Benutzer einen begrenzten Zugriff zur Information
haben. Zur Übernahme von Lese- und Schreibkennworten oder
eines Codeschlüssels aus einem Speicher ist in der IC-Karte
ein Mikroprozessor vorgesehen, welcher eine aktive Steuerung
des Zugriffes auf die IC-Karte oder im Zusammenwirken mit
einem weiteren Mikroprozessor in einem Terminal den Zugriff
zum Terminal ermöglicht. Bei der dort beschriebenen Lösung
kann zwar auf Ausgabepufferspeicher verzichtet werden, jedoch
ist der Einsatz eines Mikroprozessors zur übergeordneten
Steuerung in der IC-Karte erforderlich, wodurch die Kosten
bei der Herstellung einer derartigen IC-Karte erhöht werden.
Es besteht daher die Aufgabe der Erfindung darin, eine IC-
Karte mit der Funktion der Ausgabe ihrer eigenen Attribut
auskunft an ein externes Terminal anzugeben, bei der über
einen gemeinsamen Datenbus aus einer Vielzahl (n) von Daten
leitungen sowohl Attribute als auch sonstige Daten aus
Datenspeichern ohne gegenseitige Störung oder Beeinflussung
ausgegeben werden können.
Die Lösung der Aufgabe der Erfindung erfolgt durch die im
kennzeichnenden Teil des Patentanspruches 1 angegebenen
Merkmale.
Bei der erfindungsgemäßen IC-Karte wird die Attributauskunft
aus der Attributauskunftsetzeinrichtung an den Terminal aus
gegeben, wenn die Speicher nicht aktiviert sind. Im Falle des
Auslesens der Datenspeicher, die mit denselben Datenleitungen
verbunden sind, auf die auch die Attributauskunftsetzein
richtung zugreift, werden die Ausgangspegel der Datenspeicher
unabhängig von der Wirkung der Pull-up- und Pull-down-Wider
stände auf die Datenleitungen übertragen. Die Pull-up- oder
Pull-down-Widerstände, die jeweils an eine Datenleitung
angeschlossen sind, bilden die vorerwähnte Attributauskunft
setzeinrichtung.
Die Erfindung wird nachstehend auch hinsichtlich weiterer
Vorteile anhand der Beschreibung von Ausfüh
rungsbeispielen und unter Bezugnahme auf die beiliegenden
Zeichnungen näher erläutert. Die Zeichnungen zeigen in:
Fig. 1 ein Blockschaltbild, das die Innenstruktur einer
IC-Karte nach einem ersten Ausführungsbeispiel der
Erfindung zeigt;
Fig. 2 ein Prinzipschaltbild des Ausgabeteils der IC-Karte
von Fig. 1;
Fig. 3 ein Prinzipschaltbild des Hauptteils der IC-Karte
von Fig. 1;
Fig. 4 ein Blockschaltbild, das die Innenstruktur einer
konventionellen IC-Karte zeigt;
Fig. 5 ein Prinzipschaltbild des Hauptteils der IC-Karte
von Fig. 4; und
Fig. 6 ein Blockschaltbild, das die Innenstruktur einer
anderen bekannten IC-Karte zeigt.
Fig. 1 ist ein Blockschaltbild, das die Innenstruktur einer
IC-Karte nach einem Ausführungsbeispiel zeigt, wobei als
Speichereinrichtungen ROMs verwendet werden. Die Bezugs
zeichen 1 bis 10 bezeichnen die gleichen Komponenten wie bei
den bekannten Ausführungsbeispielen und werden daher nicht
erläutert.
Das Ausführungsbeispiel von Fig. 1 unterscheidet sich von den
bekannten Ausführungsbeispielen dadurch, daß kein Attribut
ausgabepufferspeicher 11 vorgesehen ist und daß Pull-up- und
Pull-down-Widerstände 10
die eine Attributauskunftsetzeinrichtung
bilden, zwischen den Datenanschlüssen der Datenspeicher ROMs 4
bis 7 und einem Datenausgabepufferspeicher 9 ange
ordnet sind.
Ein Betriebsartsteuersignal 21 und ein Kartenfreigabesignal
22, die über die Übergangsstelle 1 eingegeben werden, werden
der Betriebsartsteuerschaltung 2 zugeführt. Eines der Aus
gangssignale der Betriebsartsteuerschaltung 2 ist ein Spei
cherfreigabesignal 23, das ausschließlich in den Adreßde
codierer 3 eingegeben wird. Ein anderes Ausgangssignal der
Betriebsartsteuerschaltung 2 ist ein Ausgabepufferspeicher
freigabesignal 24a, das in dem Datenausgabepufferspeicher 9
eingegeben wird. Ein Adressiersignal 26 wird über die Über
gangsstelle 1 in den Adreßdecodierer 3 und den Adreßeingabe
pufferspeicher 8 eingegeben. 26a ist ein H-Pegel-Adressier
signal. Ein Chipfreigabesignal 25 wird von dem Adreßdecodie
rer 3 ausgegeben, wodurch
einer der ROMs 4 bis 7, aktiviert wird, und ein
Adressiersignal 27 wird von dem
Adreßeingabepufferspeicher 8 in die ROMs 4 bis 7 eingegeben. Dann wird
ein Datensignal 28 der ROMs 4 bis 7 über den Datenausgabe
pufferspeicher 9 als Datensignal 26 ausgegeben.
Wenn der Datenausgabepufferspeicher 9 von einem Ausgabepuf
ferspeicherfreigabesignal 24a aktiviert ist und die ROMs 4
bis 7 von einem Speicherfreigabesignal 23 inaktiviert sind,
wird ein Attributdatensignal, das eine durch die Pull-up- und
Pull-down-Widerstände 10 bezeichnete Attributauskunft ent
hält, als Datensignal 29 über den
Datenausgabepufferspeicher 9 und die Übergangsstelle 1 an das externe
Terminal ausgegeben.
Die Attributauskunftsetzeinrichtung 10, die eine Vielzahl von
Pull-up- und Pull-down-Widerständen aufweist, wird nachste
hend erläutert. Die Datensignale 28 und 29, die ähnliche wie
Adressiersignale parallele Signale sind, werden auf einem
Datenbus übertragen. Der Datenbus ist ein Bündel von Viel
fach-Datenleitungen (Fig. 3). Mit jeder Datenleitung ist
einer der Pull-up- oder Pull-down-Widerstände verbunden
(Fig. 2 und Fig. 3). Je nach der Kombination von Pull-up- und
Pull-down-Widerständen werden parallele Signale, die
bestimmungsgemäß auf den L-Pegel oder den H-Pegel getrieben
werden, als Attributauskunft gesetzt.
Bei dem Ausführungsbeispiel von Fig. 1 bilden das Betriebs
artsteuersignal 21, das Kartenfreigabesignal 22, das
Speicherfreigabesignal 23, das Ausgabepufferspeicherfrei
gabesignal 24a, das Chipfreigabesignal 25, die Adressier
signale 26, 26a und 27, die Datensignale 28 und 29, der
Adreßdecodierer 3 und der Adreßeingabepufferspeicher 8 eine
Empfangseinrichtung. Die Betriebsartsteuerschaltung 2
arbeitet als Steuereinrichtung. Die Vielzahl von Pull-down-
Widerständen sind nach Masse geschaltet und die Vielzahl von
Pull-up-Widerständen sind zur positiven Betriebsspannung hin
geschaltet.
Nachstehend wird die Funktionsweise des oben genannten
Ausführungsbeispieles erläutert.
Die Betriebsartsteuerschaltung 2 wird von zwei Eingangs
signalen, nämlich einem Betriebsartsteuersignal 21 und einem
Kartenfreigabesignal 22, gesteuert. Wenn das Kartenfreigabe
signal 22 den H-Pegel hat, werden ein Speicherfreigabesignal
23 und ein Ausgabepufferspeicherfreigabesignal 24a inaktiv,
und zwar ohne Rücksicht auf den Pegel des Betriebsartsteuer
signals 21. Wenn das Kartenfreigabesignal 22 den L-Pegel hat,
werden bei H-Pegel des Betriebsartsteuersignals 21 das
Speicherfreigabesignal 23 und das Ausgabepufferspeicherfrei
gabesignal 24a aktiv. Wenn das Kartenfreigabesignal 22 den L-
Pegel hat, wird bei L-Pegel des Betriebsartsteuersignals 21
das Speicherfreigabesignal 23 inaktiv und das Ausgabepuffer
speicherfreigabesignal 24a aktiv.
Ähnlich wie die bekannten IC-Karten hat die vorliegende IC-
Karte die folgenden drei Zustände:
In diesem Zustand sind das Speicherfreigabesignal 23 und das
Ausgabepufferspeicherfreigabesignal 24a inaktiv, der Adreß
decodierer 3 die damit verbundenen ROMs 4 bis 7 und der Da
tenausgabepufferspeicher 9 sind nicht aktiviert, und das Da
tensignal 29 wird hochohmig gehalten.
Um diesen Zustand zu erreichen, muß das Kartenfreigabesignal
22 auf den H-Pegel getrieben werden.
In diesem Zustand erfolgt ein Auslesen aus ROMs. Der Adreß
decodierer 3 und der Datenausgabepufferspeicher 9 sind akti
viert.
Um diesen Zustand zu erreichen, muß ein Kartenfreigabesignal
22 auf den L-Pegel und ein Betriebsartsteuersignal 21 auf den
H-Pegel getrieben werden. Zu diesem Zeitpunkt wird irgend
einer der ROMs 4 bis 7 nach Maßgabe der H-Pegel-Adresse 26a
des Adressiersignals 26 von einem Chipfreigabesignal 25 aus
gewählt. Ferner werden gemäß der L-Pegel-Adresse bezeichnete
Daten ausgelesen und als Datensignal 28 herausgeführt und
dann als Datensignal 29 über den Datenausgabepufferspeicher 9
an die Übergangsstelle 1 ausgegeben.
Zu diesem Zeitpunkt wird das Datensignal 29 von irgendeinem
der ROMs 4 bis 7 getrieben. Die Pull-up- und die Pull-
down-Widerstände 10 beeinflussen diesen Betrieb nicht. Dies wird
unter Bezugnahme auf Fig. 2 erläutert. In dem Schaltbild von
Fig. 2 ist eine Ausgabeschaltung 40 als Reihenschaltung aus zwei
Komplementär-Metalloxid-Halbleiter (CMOS) Transistoren gebildet. Ein Pullup-Widerstand
10 ist mit einer Datenleitung zwischen der Ausgabeschaltung 40
und dem Datenausgabepufferspeicher 9 verbunden.
Gemäß Fig. 2 besteht die Ausgabeschaltung
40 aus je einem p-Kanal-Transistor
und je einen n-Kanal-Transistor, die in dieser Reihenfolge zwischen der
Stromversorgung und Masse in Reihe geschaltet sind, jedem der
Transistorgates bzw. jeder Basis wird ein Datensignal vom Ausgang der
Datenspeicher 41 zugeführt wird und je eine Datenleitung
ist mit dem Verbindungspunkt der Transistoren, nämlich den Transistordrains
bzw. Kollektoren verbunden.
Gemäß Fig. 2 wird bei H-Pegel eines Ausgangsdatensignals
eines Datenspeichers 41 der p-Kanal-Transistor ausgeschaltet
und der n-Kanal-Transistor eingeschaltet. Wenn der Widerstandswert
eines Pull-up-Widerstands 10 so eingestellt ist,
daß ein von diesem kommender Strom geringer als die Stromaufnahmefähigkeit
des n-Kanal-Transistors ist, nimmt der n-Kanal-Transistor
einen von dem Pull-up-Widerstand 10 fließenden
Strom auf. Infolgedessen wird ein H-Pegel-Signal an den
Datenausgabepufferspeicher 9 übertragen.
Bei L-Pegel des
Ausgangssignals der Datenspeicher 41 wird der p-Kanal-Transistor
ein- und der n-Kanal-Transistor ausgeschaltet,
so daß von dem Pull-up-Widerstand 10 kein Strom
hereinfließt. Infolgedessen wird ein L-Pegel-Signal an den
Datenausgabepufferspeicher 9 übertragen. Auf gleiche Weise
wird, selbst wenn ein Pull-down-Widerstand angeschlossen ist,
ein von einem Datenspeicher 41 ausgegebenes Signal ohne Pe
geländerung an den Datenausgabepufferspeicher 9 übertragen.
In diesem Fall sollte der Widerstandswert des Pull-down-
Widerstands so eingestellt sein, daß bei eingeschaltetem p-
Kanal-Transistor die Datenleitung durch den von der Strom
versorgung durch den p-Kanal-Transistor fließenden Strom hoch
gehalten wird.
In diesem Zustand wird Attributauskunft ausgelesen. Der
Adreßdecodierer 3 ist inaktiv, während der Datenausgabe
pufferspeicher aktiv ist.
Um diesen Zustand zu erreichen, müssen das Kartenfreigabe
signal 22 und das Betriebsartsteuersignal 21 auf den L-Pegel
getrieben werden. Zu diesem Zeitpunkt arbeitet keiner der Datenspeicher
ROMs 4 bis 7, d. h. alle ROMs bleiben hochohmig. Deshalb nimmt
das Datensignal auf den Datenleitungen 28 einen von den
Pull-up- oder Pull-down-Widerständen
10 gelieferten Pegel an. Die Information des
Datensignals 28 wird daher über den Datenausgabepufferspei
cher 9 als Attributauskunft ausgelesen und dann als Daten
signal 29 an die Übergangsstelle 1 ausgegeben. Fig. 3 ist ein
Schaltbild, das den Teil A von Fig. 1 ausführlicher zeigt.
Gemäß Fig. 3 bildet ein Teil der Funktionen des Adreßdecodie
rers eine Betriebsartsteuerschaltung 2.
Bei dem oben erläuterten Ausführungsbeispiel werden ROMs in
der Karte vorgesehen. Es können auch statische RAMs, EEPROMs,
OPTROMs oder andere Datenspeicher zum Aufbau der
gleichen Schaltung verwendet werden. Bei Verwendung von
statischen RAMs oder anderen Datenspeichern
wird anstelle eines Ausgabepufferspeichers ein Eingabe/Aus
gabepufferspeicher mit einer Datenleitung zwischen den sta
tischen RAMs und der Übergangsstelle verbunden. Die Schal
tungskonfiguration der Attributauskunftsetzeinrichtung mit
Pull-up- und Pull-down-Widerständen ist mit der des oben
erläuterten Ausführungsbeispiels identisch. Sie wird daher
nicht im einzelnen erläutert.
Die Schaltung kann als integrierte Hybridschaltung oder als
monolithische integrierte Schaltung auf einem Halbleiter
substrat gebildet sein.
Der Datenausgabepufferspeicher arbeitet auch als Attributaus
gabepufferspeicher. Dadurch wird die Anzahl von Komponenten
in der IC-Karte verringert und infolgedessen die Zuverlässig
keit verbessert.
Die Ausgangspegel der Datenspeicher können durch die
Ausgabeschaltung unabhängig von der
Wirkung der Pull-up- und Pull-down-Widerstände auf die
Datenleitungen, die den gemeinsamen Datenbus bilden, gelangen.
Claims (3)
1. IC-Karte
- - mit der Funktion der Ausgabe ihrer eigenen Attributaus kunft an ein externes Terminal,
- - mit Datenspeichern,
- - mit einer Übergangsstelle zur Übertragung von Signalen zwischen der IC-Karte und dem Terminal,
- - mit einer Empfangseinrichtung zum Empfang von Steuer signalen und Adreßsignalen vom Terminal,
- - mit einer mit der Empfangseinrichtung verbundenen Steuereinrichtung zur Steuerung der Datenspeicher, und
- - mit einer Attributauskunftsetzeinrichtung zur Abgabe der Attributauskunft an das Terminal bei Inaktivierung der Datenspeicher durch die Steuereinrichtung,
dadurch gekennzeichnet,
- - daß die Attributauskunftseinrichtung (10) aus einer Vielzahl (n) von Datenleitungen (28) besteht, an deren jede ein Pull-up-Widerstand zur positiven Betriebs spannung oder ein Pull-down-Widerstand zur Masse angeschlossen ist,
- - daß die Ausgänge der Datenspeicher (41) über eine Ausgabeschaltung (40) mit den (n) Datenleitungen (28) verbunden sind,
- - daß die Ausgabeschaltung (40)
- - aus einer Vielzahl (n) von Reihenschaltungen besteht, wobei jede Reihenschaltung einen p-Kanal- und einen n- Kanal-Transistor umfaßt und zwischen Betriebsspannung und Masse geschaltet ist und
- - die jeweiligen Gateanschlüsse zusammengeführt an die jeweiligen Ausgänge des Datenspeichers (41) und die jeweiligen Drainanschlüsse zusammengeführt an die jeweilige Datenleitung (28) angeschlossen sind,
- - so daß die Ausgangspegel der Datenspeicher (41) unabhängig von der Wirkung der Pull-up- und Pull-down- Widerstände auf die Datenleitungen (28) gelangen.
2. IC-Karte nach Anspruch 1,
dadurch gekennzeichnet,
- - daß der Widerstandswert jedes Pull-up-Widerstandes so gewählt ist, daß ein über diese Widerstände fließender Strom geringer als die Stromaufnahmefähigkeit des jeweiligen N-Kanal-Transistors der jeweiligen Reihen schaltung ist und
- - daß der Widerstandswert jedes Pull-down-Widerstandes so gewählt ist, daß bei jeweilig durchgeschaltetem p-Kanal- Transistor der jeweiligen Reihenschaltung der durch den betreffenden p-Kanal-Transistor fließende Strom den am Ausgang des jeweiligen Datenspeichers anliegenden, auf die jeweilige Datenleitung (28) führenden Pegel unver ändert läßt.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2308170A JPH04178791A (ja) | 1990-11-13 | 1990-11-13 | Icカード |
Publications (2)
Publication Number | Publication Date |
---|---|
DE4137336A1 DE4137336A1 (de) | 1992-05-14 |
DE4137336C2 true DE4137336C2 (de) | 1994-07-28 |
Family
ID=17977746
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE4137336A Expired - Fee Related DE4137336C2 (de) | 1990-11-13 | 1991-11-13 | IC-Karte |
Country Status (4)
Country | Link |
---|---|
US (1) | US5426432A (de) |
JP (1) | JPH04178791A (de) |
DE (1) | DE4137336C2 (de) |
GB (1) | GB2250361B (de) |
Families Citing this family (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05324949A (ja) * | 1992-05-20 | 1993-12-10 | Mitsubishi Electric Corp | Icカード入出力制御回路 |
JPH0628264A (ja) * | 1992-07-10 | 1994-02-04 | Mitsubishi Electric Corp | 半導体記憶装置及びそのアクセス方法 |
US5682027A (en) * | 1992-10-26 | 1997-10-28 | Intellect Australia Pty Ltd. | System and method for performing transactions and a portable intelligent device therefore |
CA2168434A1 (en) * | 1993-07-30 | 1995-09-02 | Quentin Rees Oliver | Device and method for programmable functions |
US6145739A (en) * | 1993-10-26 | 2000-11-14 | Intellect Australia Pty Ltd. | System and method for performing transactions and an intelligent device therefor |
JP2845839B2 (ja) * | 1996-09-25 | 1999-01-13 | 静岡日本電気株式会社 | 無線選択呼出受信機 |
US6279114B1 (en) * | 1998-11-04 | 2001-08-21 | Sandisk Corporation | Voltage negotiation in a single host multiple cards system |
US6901457B1 (en) | 1998-11-04 | 2005-05-31 | Sandisk Corporation | Multiple mode communications system |
GB9925227D0 (en) | 1999-10-25 | 1999-12-22 | Internet Limited | Data storage retrieval and access system |
JP2006107049A (ja) * | 2004-10-04 | 2006-04-20 | Toshiba Corp | 半導体装置及びその半導体装置を備えたメモリカード |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4025906A (en) * | 1975-12-22 | 1977-05-24 | Honeywell Information Systems, Inc. | Apparatus for identifying the type of devices coupled to a data processing system controller |
CA1150426A (en) * | 1980-10-03 | 1983-07-19 | Robert H. Joyce | Buffering speech signals in a tasi system |
JP2564480B2 (ja) * | 1985-07-16 | 1996-12-18 | カシオ計算機株式会社 | Icカ−ドシステム |
JPS63228281A (ja) * | 1987-03-17 | 1988-09-22 | Nec Corp | メモリカ−ド |
JPS63238663A (ja) * | 1987-03-26 | 1988-10-04 | Mitsubishi Electric Corp | 情報伝送システム |
JPH0259937A (ja) * | 1988-08-26 | 1990-02-28 | Hitachi Maxell Ltd | Icカード |
-
1990
- 1990-11-13 JP JP2308170A patent/JPH04178791A/ja active Pending
-
1991
- 1991-11-12 GB GB9124027A patent/GB2250361B/en not_active Expired - Lifetime
- 1991-11-13 DE DE4137336A patent/DE4137336C2/de not_active Expired - Fee Related
-
1994
- 1994-04-28 US US08/234,614 patent/US5426432A/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH04178791A (ja) | 1992-06-25 |
GB9124027D0 (en) | 1992-01-02 |
GB2250361A (en) | 1992-06-03 |
US5426432A (en) | 1995-06-20 |
GB2250361B (en) | 1994-06-15 |
DE4137336A1 (de) | 1992-05-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE102004041023B4 (de) | Integrierte Schaltung und zugehöriger Halbleiterspeicherbaustein | |
DE3916784C2 (de) | Speicherzellenfeld und Verfahren zum Schreiben von Daten in das Speicherzellenfeld | |
DE3716518C2 (de) | ||
DE3318829C2 (de) | Ausgangsstufe einer Schnittstelle in einem Bussystem | |
DE2713648A1 (de) | Stromzufuhr-steuervorrichtung fuer speichervorrichtungen | |
EP0012796B1 (de) | Speicheranordnung mit Speicherzellen zum gleichzeitigen Einlesen und Auslesen von Information | |
DE19812270B4 (de) | Signalleitungstreiber und diesen verwendendes Halbleiterspeicherbauelement | |
DE4210857A1 (de) | Halbleiterspeichereinrichtung und verfahren zum uebertragen von daten | |
DE2905675A1 (de) | Schaltungsanordnung zur sperrung des zugangs zu einem speicher | |
EP0038947A2 (de) | Programmierbare logische Anordnung | |
DE4201133C2 (de) | Mikrocomputersystem mit Stromspareinrichtung | |
DE102005012099A1 (de) | Inhaltsadressierbare Speicherzelle und zugehöriges Speicherzellenfeld | |
DE4137336C2 (de) | IC-Karte | |
DE2711679C2 (de) | Schaltungsanordnung zum Anschluss eines Feldes von Speichern mit wahlfreiem Zugriff an einen Datenbus | |
DE19849560C2 (de) | Ausgangspufferschaltung zum Steuern einer Anstiegsrate | |
DE2905676A1 (de) | Integrierte schaltung mit einem einzigen chip | |
DE2645341C2 (de) | ||
DE4018296A1 (de) | Elektrische schaltung fuer einen parallelschreibtest eines breiten mehrfachbytes in einer halbleiterspeichereinrichtung | |
DE4138102C2 (de) | Halbleiterspeichereinrichtung und Verfahren zum Betreiben einer Halbleiterspeichereinrichtung | |
DE2131443B2 (de) | ||
DE3903486C2 (de) | ||
DE3514252A1 (de) | Halbleiterspeichervorrichtung | |
DE4317382C2 (de) | Halbleiterspeicher | |
DE4129133C1 (de) | ||
DE2006987A1 (de) | Automatische Prüfvorrichtung für Rechenanlagen |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
D2 | Grant after examination | ||
8364 | No opposition during term of opposition | ||
8320 | Willingness to grant licences declared (paragraph 23) | ||
8339 | Ceased/non-payment of the annual fee |