DE2905675A1 - Schaltungsanordnung zur sperrung des zugangs zu einem speicher - Google Patents

Schaltungsanordnung zur sperrung des zugangs zu einem speicher

Info

Publication number
DE2905675A1
DE2905675A1 DE19792905675 DE2905675A DE2905675A1 DE 2905675 A1 DE2905675 A1 DE 2905675A1 DE 19792905675 DE19792905675 DE 19792905675 DE 2905675 A DE2905675 A DE 2905675A DE 2905675 A1 DE2905675 A1 DE 2905675A1
Authority
DE
Germany
Prior art keywords
memory
locking device
signal
output
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19792905675
Other languages
English (en)
Other versions
DE2905675C2 (de
Inventor
Thomas Glen Gunter
Faud Musa
Pern Shaw
Michael Frederick Wiles
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Motorola Solutions Inc
Original Assignee
Motorola Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Motorola Inc filed Critical Motorola Inc
Publication of DE2905675A1 publication Critical patent/DE2905675A1/de
Application granted granted Critical
Publication of DE2905675C2 publication Critical patent/DE2905675C2/de
Granted legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
    • G11C11/413—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction
    • G11C11/417—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction for memory cells of the field-effect type
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/30—Means for acting in the event of power-supply failure or interruption, e.g. power-supply fluctuations
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4074—Power supply or voltage generation circuits, e.g. bias voltage generators, substrate voltage generators, back-up power, power control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
    • G11C11/412—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger using field-effect transistors only

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Static Random-Access Memory (AREA)
  • Microcomputers (AREA)
  • Power Sources (AREA)
  • Read Only Memory (AREA)

Description

nchen 71 Patentanwalt «-*" Hofbrunnstraße 47
Dipl.-Phys. O.E. Weber ς d-b München π
Telefon: (089)7915050
Telegramm: monopolweber münchen
M 1047
MOTOROLA INC.
East Algonquin Road
Schaumburg, 111.60196
USA
Schaltungsanordnung zur Sperrung des Zugangs zu einem Speicher
909838/0601
Die Erfindung betrifft allgemein eine integrierte Schaltung, die aus einem einzigen Chip gebildet ist, auf dem gemäß der Erfindung ein Mikroprozessor und ein Speicher, vorzugsweise ein Speicher mit statistischem Zugriff oder Direktzugriff angeordnet sind.
Es haben Mikroprozessor zwar in verschiedenste Gebiete der Technik Eingang gefunden und sich in vielen Anwendungsfällen als sehr nützlich erwiesen. In den meisten Fällen wird ein Mikroprozessor in Verbindung mit externen Speichern verwendet, welche die Befehle und die Operationskodes enthalten. Fortschritte bei der Herstellung von großen integrierten Schaltungen haben es ermöglicht, grundsätzlich auch Speicher auf einem Chip oder einem Plättchen einer integrierten Schaltung anzuordnen. Derartige Speicher haben bisher jedoch praktisch ausschließlich dazu gedient, Daten vorübergehend zu speichern.
Der Erfindung liegt die Aufgabe zugrunde, eine Schaltungsanordnung der eingangs näher erläuterten Art zu schaffen, mit welcher auch dann zwischen einem Mikroprozessor und einem zugehörigen Speicher mit Direktzugriff eine zuverlässige Datenübertragung gewährleistet ist, wenn innerhalb der Konfiguration Schaltvorgänge durchgeführt werden.
Zur Lösung dieser Aufgabe dienen insbesondere die im Patentbegehren niedergelegten Merkmale.
Gemäß einer besonders bevorzugten Ausführungsform des Erfindungsgegenstandes ist vorgesehen, daß eine steuerbare Kopplungseinrichtung vorhanden ist, um ein Steuersignal zuzuführen, daß weiterhin eine Verriegelungseinrichtung mit der steuerbaren Kopplungseinrichtung verbunden ist, welche das Steuersignal aufnimmt, daß die Verriegelungseinrichtung ein Ausgangssignal
909838/0601
liefert, daß eine steuerbare Einrichtung vorgesehen ist, um die Wortauswahlleitungen des Speichers zu entladen, und daß die steuerbare Einrichtung mit der Verriegelung verbunden ist und durch das Ausgangssignal der Verriegelung steuerbar ist.
Da beim Erfindungsgegenstand ein Mikroprozessor und ein Speicher ebenso wie die entsprechenden Leitungsverbindungen und eine interne Datenschiene auf demselben Chip (Plättchen) angeordnet sein können, besteht der Vorteil, daß Daten aus dem Speicher über die interne Datenschiene besonders rasch und zuverlässig in den Mikroprozessor eingegeben werden können. Natürlich besteht auch die Möglichkeit, in umgekehrter Weise Daten aus dem Mikroprozessor in den auf demselben Chip befindlichen Speicher zu übertragen. Dabei wird gemäß der Erfindung die Datenübertragung durch Einschalt-, Umschaltoder Ausschaltvorgänge nicht störend beeinflußt.
Vorzugsweise können in dem Speicher auch Befehle für den Mikroprozessor abgespeichert werden.
Vorzugsweise ist gemäß der Erfindung vorgesehen, daß wenigstens ein Speicher an den Ausgang des Abtastverstärkers angeschlossen ist.
Gemäß einer vorteilhaften Ausführungsform ist weiterhin vorgesehen, daß ein bilateraler Schalter mit wenigstens einem Puffer verbunden ist und in steuerbarer Weise den Ausgang von wenigstens einem der Puffer an die interne Datenschiene des Mikroprozessors sowie an eine externe Datenschiene anzuschalten.
909838/0601
Die Erfindung wird nachfolgend beispielsweise anhand der Zeichnung beschrieben; in dieser zeigen:
Fig. 1 ein Blockschaltbild eines Mikroprozessors, welcher gemäß der Erfindung auf demselben Chip einen Speicher mit Direktzugriff aufweist,
Pig. 2 ein Logikdiagramm eines Teils des in der Fig. 1 dargestellten Systems,
Fig. 5 ein Blockschaltbild des in der Fig. 1 dargestellten Speichers mit Direktzugriff und
Fig. 4- A und
Fig. 4- B einige Zeitdiagramme, welche die Arbeitsweise des in der Fig. 1 dargestellten Systems veranschaulichen.
Die Unterbringung eines Speichers mit Direktzugriff oder mit statistischem Zugriff dasselbe Chip einer integrierten Schaltung nutzt die Fläche auf dem Chip einer solchen integrierten Schaltung wesentlich besser aus.
Außerdem wird durch die Möglichkeit, daß aus dem Speicher in den Mikroprozessor direkt über eine interne Verbindung Daten eingegeben werden können, die Nützlichkeit und auch die Anwendungsmöglichkeit einer derartigen Anordnung wesentlich verbessert. Ein Verfahren zur Eingabe von Daten von einem Speicher in einen Mikroprozessor, wenn der Speicher und der Mikroprozessor auf demselben Chip der integrierten Schaltung angeordnet sind, umfaßt die Auswahl der Daten aus einem bestimmten Speicherplatz, die Übergabe der Daten von einem
909838/0608
Abtastverstärker zu einem bilateralen Schalter. Der bilaterale Schalter wird dann unter entsprechender Steuerung derart umgeschaltet, daß die Daten von dem Speicher auf eine zum Mikroprozessor führende Leitung gegeben werden können. Die Daten sind dann für das Befehlsregister des Mikroprozessors zugänglich, so daß der Speicher mit Direktzugriff Befehlskodes und Operationskodes enthalten kann. Ein Teil des Speichers wird über eine Reserve- Energieversorgung mit Energie versorgt, welche eingeschaltet bleibt, wenn der Mikroprozessor abgeschaltet ist. Dadurch wird die Möglichkeit geschaffen, daß die in dem Speicher abgespeicherten Daten erhalten bleiben. Ein Zugriff zu dem Speicher während des Umschaltens der Energieversorgung oder auch während des Einschaltens und Ausschaltens der Energieversorgung wird gesperrt, um zu gewährleisten, daß die in dem Speicher enthaltenen Daten nicht zerstört oder verändert werden.
Die Figur 1 veranschaulicht einen Mikroprozessor 10 zusammen mit einem Direktspeicher (Speicher mit Direktzugriff oder mit statistischem Zugriff), die beide gemeinsam auf demselben Chip oder Plättchen der integrierten Schaltung angeordnet sind. Dem Speicher 11 ist eine Speichersteuereinrichtung 12 zugeordnet. Ein Teil des Speichers oder gegebenenfalls der gesamte Speicher kann durch eine zusätzliche Energieversorgung mit der Spannung Vom versorgt werden. Der Zugriff zu dem Speicher wird durch ein Speicheraktivierungs-Signal gesteuert, welches von der Speichersteuereinrichtung 12 geliefert wird. Der Mikroprozessor enthält einen Taktgeber, eine Befehlsdekodierung und eine Steuerschaltung 13» welche mit einer internen Mikroprozessor-Datenschiene 16 über ein Befehlsregister 14 verbunden ist. Die Befehlsdekodierschaltung 13 empfängt verschiedene externe Signale, welche unten im einzelnen näher diskutiert werden. Daten werden in den Mikro-
909838/0601
.40-
prozessor eingegeben und aus dem Mikroprozessor ausgegeben, indem diese Daten über Datenpuffer 17 geführt werden.
Ein Konditionskoderegister 19 ist mit einer arithmetischen Logikeinrichtung 18 verbunden und zeigt die Ergebnisse der arithmetischen Logikeinrichtung 18 an. Die Signale, welche durch das Konditionskoderegister 19 erzeugt werden, liegen in Form von Bits vor und können als PrüfSignaIe verwendet werden, um beispielsweise bedingte Zweigbefehle zu überprüfen. Der Programmzähler 26 ist ein Zwei-Byte-Register (z.B.: 16 Bits), welches eine laufende Programmadresse angibt. Die Stapelanzeige 24 ist ein Zwei-Byte-Register, welche die Adresse des nächsten verfügbaren Platzes in einem externen Durchlaufstapel angibt. Der externe Stapel entspricht normalerweise einem Speicher mit statistischem Zugriff, in welchen eingeschrieben und aus welchem ausgelesen werden kann. Der Mikroprozessor weist auch ein Indexregister 23 auf, .welches als Zwei-Byte-Register ausgebildet ist und dazu dient, Daten oder eine 16-Bit-Speicheradresse für den Indexmodus der Speicheradressierung aufzunehmen. Der Mikroprozessor 10 enthält 28-Bit-Akkumulatoren 21 und 22Λ welche dazu dienen, Operanden und Ergebnisse aus der Arithmetik-Logikeinrichtung aufzunehmen. Der Programmzähler 26, die Stapelanzeige 24, das Indexregister 23, die Akkumulatoren und 22 sowie die Arithmetik-Logikeinrichtung 18 sind alle an die interne Mikroproaassor-Datenschiene 16 angeschlossen. Die interne Mikroprozessor-Datenschiene 16 ist auch mit Adressen-oder Ausgangspuffern 27 verbunden. Es werden sechzehn Ausgangsanschlüsse für die Adressenschiene verwendet. Der Ausgangs- oder externe Datenpuffer verwendet acht Anschlüsse und dient als Puffer für solche Daten, die entweder von der Datenschiene 16 abgeführt oder die der Datenschiene zugeführt werden sollen.
909838/0608
-ff- 2305675
Der Datenpuffer 17 arbeitet in zwei Richtungen, d. h. es werden Daten von peripheren Einheiten und externen Speichern, wenn solche vorhanden sind, aufgenommen und es werden Daten an derartige Einrichtungen übertragen. Wie unten noch deutlicher hervorgehoben wird, weist der Datenpuffer 17 acht individuelle Puffer auf und enthält die entsprechenden Anpaßanschlüsse von einer (externen) Datenschiene für eine externe Anpaßeinrichtung.
Ein vollständiges Schaltschema des Mikroprozessors 10 ohne den Speicher 11 und die Steuereinrichtung 12 ist in der US-PS 3 962 682 enthalten. Der Inhalt dieser Patentschrift wird hiermit zum Bestandteil der vorliegenden Anmeldung erklärt.
Der Mikroprozessor 10 ist ein kleiner Komputer mit einem 8-Bit-Datenwort und einer 16-Bit-Speicheradressierung. EäTEF ist ein Eingang zur Befehlsdekodierung und zur Steuereinrichtung 13. Wenn Halt in einem tiefgelegten logischen Zustand ist oder den logischen Zustand "0" aufweist, wird die gesamte Aktivität des Mikroprozessors angehalten. !Halt ist pegelabhängig. Im Halt-Modus hält der Mikroprozessor am Ende eines Befehls an. Die Schiene "verfügbar"ist dann in einem hochgelegten logischen Zustand und die gültige Speicheradresse ist in einem tiefgelegten logischen Zustand. Die Adressenschiene, welche mit den Ausgabepuffern 27 verbunden ist, zeigt die Adresse des nächsten Befehls an. Lesen/Schreiben ist ein Ausgangssignal von der Steuereinrichtung 13 und signalisiert einer peripheren Einrichtung und externen Speichern, daß der Mikroprozessor sich in einem Lese- oder in einem Schreib-Modus befindet. Lesen entspricht einem hohen logischen Pegel, während Schreiben einem tiefen logischen Pegel entspricht. Der normale Bereitschaftszustand von Lesen/Schreiben entspricht einer logischen "1". Ein weiterer Ausgang der Steuereinrichtung 13 entspricht einer gültigen Speicheradresse, welche einer belie-
909838/060·
bigen peripheren Einrichtung anzeigt, daß eine gültige Adresse auf der Adressenschiene ist. Im normalen Betrieb sollte dieses Signal dafür verwendet werden, periphere Anpaßeinrichtungen wie einen peripheren Anpaßadapter oder einen asynchronen Verbindungs-Anpaßadapter zu aktivieren. Ein weiterer Ausgang der Steuereinrichtung 13 ist ein Signal dafür, daß eine Schiene zur Verfügung steht, und dieser Zustand entspricht normalerweise einem tiefen logischen Zustand. Wenn das Signal, welches die Verfügbarkeit einer Schiene anzeigt, aktiviert wird, geht es in einen hohen logischen Zustand über, wodurch angezeigt wird, daß der Mikroprozessor angehalten hat und daß die Adressenschiene zur Verfügung steht. Dies tritt dann ein, wenn die Halt-Leitung sich in einem tiefen logischen Zustand befindet oder der Mikroprozessor in einem Waibe-Status ist, und zwar infolge der Ausführung eines Warte-Befehls. Ünterbrechungs"-Anforderung ist ein pegelabhängiges Eingangssignal für die Steuereinrichtung 13, welches anfordert, daß in dem Mikroprozessor eine Unterbrechung herbeigeführt wird. Der Mikroprozessor wartet dann, bis der laufende Befehl ausgeführt ist, bevor diese Anforderung zur Kenntnis genommen wird. Sobald die Unterbrechungs-Anforderung vom Mikroprozessor zur Kenntnis genommen wurde, beginnt eine Unterbrechungsfolge, vorausgesetzt, daß ein Unterbrechungsmaskenbit im Konditionskoderegister 19 nicht gesetzt ist. Die Daten im Indexregister 23, im Programmzähler 26, in den Akkumulatoren 21 und 22 sowie im Konditionskoderegister 19 werden in einen Speicher abgespeichert. Der Mikroprozessor antwortet dann auf die Unterbrechungs-Anforderung, indem das Unterbrechungsmaskenbit hochgelegt wird, so daß keine weiteren Unterbrechungen auftreten können. Am Ende des Zyklus wird eine 16-Bit-Adresse geladen, welche eine Sektoradresse ansteuert, die an bestimmten Speicherplätzen abgespeichert ist. Eine Adresse, welche an diesen vorgegebenen Speicherplätzen abgespeichert ist, bringt den Mikroprozessor dazu, daß er eine Verzweigung zu einer
909838/0608
Unterbrechungs-Routine im Speicher ausführt. Die SäTt-Leitung muß in einem hohen logischen Zustand sein, damit Unterbrechungen erkannt werden.
Die Figur 2 veranschaulicht in größeren Einzelheiten Teile der in der Figur 1 dargestellten Schaltung. Ein Teil eines Speichers 11 gemäß Figur 1 ist als Speicher 30 dargestellt. In einem 8-Bit-Wortsystem würde der Speicher 30 acht Spalten von Speicherzellen 31 enthalten. Die acht Spalten wurden einen Abtastverstärker 41 haben. Jede Speicherzelle 31 enthält zwei Inverter 32 und 33» die gegeneinander geschaltet sind. Die in den Speicherzellen 31 gespeicherten Daten werden auf Spaltenabtastleitungen übertragen, beispielsweise auf die Leitungen 36 und 37, und zwar durch Feldeffekt-Transistor-Kopplungseinrichtungen 34. Die Kopplungseinrichtungen 34 werden durch Signale aktiviert, welche auf Zeilenauswahlleitungen 124 und 125 erscheinen. Ein Speicherbereich für ein 8-Bit-Wortsystem würde nicht nur acht Spalten aus Speicherzellen 31 haben, sondern hätte auch eine Anzahl von Zeilen aus Speicherzellen, beispielsweise die mit 16 bezeichneten Zeilen, und jede Zeile hätte eine Zeilenauswahlleitung 124 und 125.
Die Abtasüeitungen 36 und 37 sind mit dem Abtastverstärker jeweils über einen Feldeffekt-Transistor 38 bzw. 39 verbunden. Die Feldeffekt-Transistoren 38 und 39 werden über ein Spaltenauswahlsignal mit Energie versorgt, welches auf der Leitung 40 auftritt. Jede Spalte hat ihre eigenen Spaltenauswahl-Signalleitungen wie 40 und 45. Der Ausgang des kreuzgekoppelten Abtastverstärkers 41 ist durch einen Inverter 42 gepuffert. Ein Lesesignal von dem logischen NOR-Glied aktiviert den Feldeffekt-Transistor 43, welcher den Ausgang des Puffers 42 and den Inverter 44 anschließt. Der Ausgang des Puffers oder Inverters 44 ist über einen Transistor mit der Leitung 47 verbunden. Der Transietor 46 wird durch
90 9838/0608
ein synchrones Zeitsteuersignal von dem logischen NOR-Glied 79 aktiviert. Die Leitung 47 ist mit einem Eingang des NOR -Gliedes 48 verbunden, während der andere Eingang des NOR-Gliedes 48 mit einem Zeit steuersignal beaufschlagt wird. Der Ausgang des NOR-Gliedes 48 ist mit einer Steuerelektrode des Transistors 51 und mit einem Eingang eines NOR-Gliedes 49 verbunden. Das NOR-Glied 49 empfängt auch dasselbe Zeitsteuer-Eingangssignal wie das NOR-Glied 48. Der Ausgang des NOR-Gliedes 49 ist mit einer Steuerelektrode des Transistors 52 verbunden. Die Transistoren 51 und 52 sind in Reihe zwischen der Spannungsquelle V^ und dem Massepotential angeordnet. Ein gepuffertes Ausgangssignal für die externe Datenschiene 55 wird von einem Knoten abgeleitet, welcher durch die in Reihe geschalteten Transistoren 51 und 52 gebildet wird. Somit ist ersichtlich, daß Ausgangssignale von dem Speicher mit Direktzugriff auf der externen Datenschiene 53 auftreten können. Jeder 8-Bit-Abschnitt des Speichers mit Direktzugriff hat seinen eigenen Datenpuffer und seine externe Datenschienenklemme. Diejenigen Daten, welche aus dem Speicher mit Direkt zugriff ausgegeben werden, werden auf der Leitung abgeführt und können auch der internen Mikroprozessor -Datenschiene 62 dadurch zugeführt werden, daß der Transistor in einen durchlässigen Zustand versetzt wird. Der Transistor wird durch ein Ausgangssignal vom NOR-Glied 84 gesteuert. Die Datenschienenklemme 53 kann ebenfalls Eingangsdaten für den Mikroprozessor aufnehmen. Die Eingangsdaten werden über einen Isolationswiderstand 54, einen Inverterpuffer 57» einen durch ein Taktsignal gesteuerten Transistor 58 und einen Puffer/Inverter 59 weitergeführt. Die Eingangsdaten werden dann unter entsprechender Steuerung durch den Transistor 61 geschaltet, welcher durch ein Ausgangssignal vom NOR-Glied gesteuert wird. Daten von der internen Mikroprozessor-Datenschiene 62 können auch in den Speicher mit Direktzugriff eingespeichert werden, wenn der Transistor 63 aktiviert ist. Wenn Daten in den Speicher eingeschrieben werden
909838/0608
AS-
sollen, werden natürlich die x'rcnsxotoren 4-2 und AG nicht aktiviort. Daten, welche auf der Leitung 4-7 auftreten, werden durch einen Inverter eino;;. ^CLi-Glieu uugofuhrt. Die itOÜ-Glieuer wurden durcn ein ochroibsignül uicLivicrt uad dünn i;iit den entsprechenden .jpnitcnaboüSüleitungen verbunden. Die gewünsohuen opcilteuuOlnutleitun^en können durch Git rjni.ile üui den Löitun^cn. v/i ο ^O oder Λ·5> aktiviurt vordcn. Die opultenabtabtloitun^cn v/oi'dcn durch Tranaistoreu 1Π6 aui oino Cpfinnuiicsloitu:rj V-^-j {jubracht, so daß die Abtaüvleituri£;c-n vornb ßui" ein entispi'cühendea Potential gebracht; worden können.
Die Lo(jik, welche dr.i;u vorwende υ wird, einige der Lece/.-'Cia^.iü beTehle und der Dutun;rari~er-AI:tiviorun£SGi;jnale zu er^cu^r,!;, wird nachiolc;end erläutert;. Ijin Zeit Steuer üignal £2' ibü i.it den Üteuorelekti'oden der fTrünsibtoren 971 92 Uiici 99 verbunden. Ui λ Inverter cjG invertier υ das Gi^nal für den 'Hroiu.ii.lox' 98. Die Transistoren 97 und 93 sind in Leihe zwischen ΙΙ^Γϋ-,ο und VD^ anceordiieü. Der rransistor 97 ißt parallel zu dt μ Transistor 99 angeordnet. Dns Aucc3ncssi^nul von 97 und νοεί Transi^otr 93 wird durch den Inverter 101 i und an den Lin^ans eines ^ΌΓχ-Gliedes 102 geführt. Der Auoouch, an einen Sin^sn^ einc3 UliD-Gliedoo 10;f. La., 102 enipf-'in^t auch ein üiri3a:i£;5si£iial Ii vom ^ü^-C iou 73 und ein Lin^nnijSoirjuai vom U.iD-Giied 10>. Daa 02 und ein IVe'se/^'ciareTb-LJiQ;iia 1 v/crden den Εχη^αη0οη des UIVD-Glieues 10J zugeführt. Dar, 'Lo'su'/o'c'lu-iex'vD-oiijnal wird auch einem Eingang des U/S-Gliedeo 10-'4· augeiülxrt. Das Ausgangssignal des U.D-GliedcG 10A- geht susi ΙίΟΙϊ-Glied 106. Dor Alig- CariQ ds ΙίΌΙϊ-Gliedes 106 ist r.it einem Dingans des I.ölvdea O^ verbunden. Das liO^l-Gliod 84· führt das iXktivierg nal an den Schalttransistor GJ. Das Taktsignal 02 erscheint
909838/0608
BAD ORIGINAL
auf der Leitung 8$, welche mit einem Eingang das NOR-Gliedes 84 verbunden ist. Die Leitung 83 liefert auch das Aktivierungssignal für den Transistor 86 und ein Eingangssignal für das NOR-Glied 81. Wenn der Transistor 86 aktiviert wird, führt er das Zeitsteuersignal BID 1 dem Inverter 82 zu. Der Inverter 82 liefert ein Eingangssignal für das NOR-Glied 81 und das Ausgangssignal des NOR-Gliedes 81 dient als Eingangssignal für das NOR-Glied 79. Dieses NOR-Glied 79 liefert ein Synchronisiersignal für den Transistor 4-6, um den Datenausgang des Speichers mit Direktzugriff zu aktivieren, damit eine Verbindung zu dem Ausgabepuffer zustande kommt. Das Zeitsteuersignal BID 1 wird den NOR-Gliedern 88 und 89 über den Transistor 92 bzw. 93 zugeführt. Die Transistoren 92 und 93 werden durch ein Taktsignal oder einen Taktimpuls 02 aktiviert, welcher auch als ein Eingangssignal für die NOR-Glieder 88 und 89 dient. Das Ausgangssignal des NOR-Gliedes 89 geht zu dem NOR-Glied 106 und zu dem NOR-Glied 78. Das Ausgangssignal des NOR-Gliedes 88 geht zu dem Transistor 61, welcher Eingangsdaten von der Datenschiene 53 der internen Mikroprozessor-Datenschiene 62 zuführt. Das NOR-Glied 88 bekommt ein drittes Eingangssignal, welches von dem NOR-Glied 87 kommt, und das NOR-Glied 89 hat ebenfalls ein drittes Eingangssignal, welches von dem Inverter 77 kommt. Der Ausgang des Inverters 77 ist mit den Eingängen der NOR-Glieder 87 und 89 über den Transistor 91 bzw. 94 verbunden. Die Transistoren 91 und 94- werden durch das Taktsignal 02 aktiviert.
Ein Aktivierungs'signal für den Speicher mit Direktzugriff, welches mit RE bezeichnet ist, wird der Speichersteuereinrxhtung vom Inverter 64 zugeführt. Der Ausgang des Inverterpuffers 64 ist über den Transistor 66 mit einer Verriegelungseinrichtung verbunden, welche die Inverter 68 und sowie den Transistor 71 aufweist. Der Transistor 71 Iie-
9098 3 8/0608
fert eine Rückführung von den in Beine geschalteten Invertern 68 und 69 > indem der Ausgang des Inverters 69 an den Eingang des Inverters 68 zurückgeführt ist. Der Transistor 71 wird durch die Bereitschaftsspannung Vom aktiviert. Ein Ausgangssignal wird auch von einem Knoten 70 abgeführt, welcher durch die Inverter 68 und 69 gebildet ist, und dient dazu, den Transistor 114 zu aktivieren und ein Eingangssignal für den Inverter 72 zu bilden. Der Taktimpuls 02 wird über den Inverter 67 dem Transistor 66 zugeführt, um ein Aktivierungssignal für diesen Transistor 66 zu liefern. Es ist zu bemerken, daß die Inverter 64, 67, 68, 69 und alle von der Bereitschaftsspannung Vom mit Energie versorgt werden. Das Ausgangssignal des Inverters 69 ist auch das Ausgangssignal für die Verriegelung und wird den NOR-Gliedern 73 und 74 zugeführt, um mit anderen Eingangssignalen für diese NOR-Glieder die logische Funktion NOR zu bilden, damit die Lese- und die Schreib-Signale für den Speicher mit Direktzugriff gebildet werden. Das Schreibsignal erscheint am Ausgang des NOR-Gliedes 7^- und wird durch den Inverter 76 invertiert. Las Lesesignal vom NOR-Glied 73 geht zum Inverter 77, zum NOR-Glied 78 und zum Transistor 43. Das Ausgangssignal der Verriegelung geht auch zu einer Steuerelektrode des Translators 116 und zu einem Eingang des NOR-Gliedes II7. Der Transistor 66 dient als synchrone Kopplungseinrichtung, welche das Aktivierusngssignal für den Speicher vom Pufferinverter 64 der Verriegelung zuführt, wenn der Transistor 66 durch das Taktsignal 02 aktiviert ist. Das vom Knoten 70 abgeleitete Ausgangssignal wird vom Inverter 72 dem NOR-Glied 87 zugeführt und den Transistoren» welche mit den Zeilenauswahlleitungen des Speichers verbunden sind, beispielsweise den Transistoren 122 und 123. Die Transistoren 122 und 123 dienen da zu, die Zeilenauswahlleitungen zu entladen und diese Lei-
909838/0608
-■4-
tungen auf einem tiefen logischen Pegel oder auf dem Massepegel zu halten, wenn die Steuerelektroden der Transistoren durch ein Ausgangssignal vom Inverter 72 aktiviert sind. Sas Signal vom Inverter 72 wird auch als Aktivierung 2 für den Speicher bezeichnet.
In der Figur 2 ist auch diejenige Schaltung veranschaulicht, welche dazu dient, ein Adressenakti^ierungssignal AE zu erzeugen. Vier in Reihe geschaltete Inverter 110, 111, 112 und 113 liefern ein Eingangssignal zu dem NOR-Glied 117. Das Taktsignal 02 liefert ein Eingangssignal für die in Reihe geschalteten Inverter, und zwar zusätzlich dazu, daß ein wei» teres Eingangssignal für das NOR-Glied 11? geliefert wird. Der Taktimpuls 02 wird auch einem Eingang des NOR-Gliedes 118 zugeführt. Das Ausgangssignal des NOR-Gliedes 117 liefert ein zweites Eingangssignal für das NOR-Glied 118. Die Inverter 110, 11, 112 und 115 dienen als Verzögerungseinrichtung für das Taktsignal 02. Das Maß der Verzögerung, welche durch die Inverter geliefert wird, kann bis zu einem gewissen Ausmaß dadurch gesteuert werden, daß die physikalische Größe der Inverter verändert wird. Es kann natürlich die Verzögerung weiter dadurch vermindert werden, daß die Anzahl der Inverter vermindert oder erhöht wird, indem zusätzliche Inverter hinzugefügt werden. Das· Taktsignal 02 wird als Eingangssignal dem NOR-Glied 118 zugeführt, und zwar über einen Transistor 114. Der Transistor 114 hat eine Steuerelektrode, welche mit der Verriegelung verbunden ist. Der Zweck des Transistors 114- besteht darin, diejenige Leitung zu öffnen, welche das Taktsignal 02 dem NOR-Glied 118 zuführt, wenn das Aktivierungssignal für den Speicher nicht vorhanden ist. Der Transistor dient dazu, einen Eingang des NOR-Gliedes 118, der normalerweise den Taktimpuls 02 führt, auf Masse zu legen. Der Transistor 116 wird aktiviert, wenn das Speicheraktivierungs-
909838/0608
signal in einem logischen Zustand "O" ist. Dadurch wird ein logisches Eingangssignal "0" für das NOR-Glied 118 gewährleistet, wenn der Speicher nicht aktiviert ist. Das Ausgangssignal des NOR-Gliedes 118 liefert ein Adressenaktivierungssignal, welches einer Adressendekodiereinrichtung zugeführt wird, die durch die NOR-Glieder 119 und 121 gebildet ist. Es ist ersichtlich, daß die Adressendekodiereinrichtung, welche durch die NOR-Glieder 119 und 121 gebildet ist, auch andere kodierte Adresseneingangssignale aufnimmt, außer dem Adreseenaktivierungs-Eingangssignal.
Wenn das Taktsignal 02 eine logische "1" ist, liefern die Inverter 110, 111, 112 und 113 ein Eingangssignal mit dem logischen Pegel "1" an das NOR-Glied 117» da es eine gerade Anzahl von Invertern gibt. Das Taktsignal 02 ist bereits direkt dem Eingang des NOR-Gliedes 117 zugeführt. Dies bedeutet, daß das NOR-Glied 117 jetzt an seinem Eingang zwei logische Pegel "1" aufweist. Das dritte Eingangssignal für . das NOR-Glied 117 hat keinen Einfluß auf das Ausgangssignal des NOR-Gliedes 117, und deshalb ist sein Ausgangssignal, eine logische "0". Diese logische "0" erscheint auf einem der Eingänge des NOR-Gliedes 118, und am anderen Eingang des NOR-Gliedes 118 erscheint der Taktimpuls 02, für den angenommen wurde, daß er auf einem logischen Pegel "1" ist. Der Transistor 114 ist so lange durchlässig wie das Speicheraktivierungssignal am Eingang des Inverters 64 auf einem logischen Pegel "1" liegt. Die Eingangssignale für das logische NOR-Glied 118 sind jeweils auf einem logischen Pegel "1" und bewirken einen logischen Pegel "0" am Ausgang des NOR-Gliedes 118 und sind daher nicht in der \Lage, die Adressendekodiereinrichtung zu sperren.
909838/0608
An der rückwärtigen Flanke des Taktimpulses 02 geht das dem Eingang des NOR-Gliedes 117 direkt zugeführte Eingangssignal auf einen logischen Pegel "0", während dasjenige Eingangssignal, welches über die Verzögerungseinrichtung zugeführt wird, auf einem logischen Pegel "1" bleibt, und zwar während einer vorgegebenen Zeitperiode, die gleich derjenigen Verzögerung ist, welche durch die sequentiellen Inverter 110,111, 112 und 113 hervorgerufen wird. Deshalb bleibt das Ausgangssignal des NOR-Gliedes 117, welches mit dem NOR-Glied 118 verbunden ist, auf einem logischen Pegel "0", und zwar während der vorgegebenen Zeitperiode, und das andere Eingangssignal des NOR-Gliedes 118, welches dem Taktimpuls 02 direkt zugeführt wird, wird zu einer logischen "0", so daß dadurch am Ausgang des NOR-Gliedes 118 ein Signal mit dem logischen Pegel "1" erzeugt wird. Dieses positive Ausgangssignal, welches einem logischen Pegel "1" entspricht, wird der Adressendekodiereinrichtung zugeführt und dient dazu, die Adressendekodiereinrichtung für ein Zeitintervall zu sperren, welches gleich der Verzögerung der Inverter 110 bis 113 ist. Während des kurzen Zeitintervalls, in welchem das Adressenaktivierungssignal die Adressendekodiereinrichtung sperrt, werden die Zeilenauswahlleitungen auf einem tiefen logischen Zustand gehalten. Dies tragt dazu bei, das Problem zu lösen, welches in der Ladungsauf spa Uung und- Kopplung besteht, wodurch manchmal eine sogenannte Musterempfindlichkeit entsteht, welche dadurch hervorgerufen wird, daß der Adressenkode sich am Eingang der Adressendekodiereinrichtung ändert. Andernfalls könnte das vorherige Signal auf der Abtastleitung die Tendenz haben, den Status der nächsten Adressenspeicherzelle zu verändern. Während derjenigen Zeit, in welcher die Adressendekodiereinrichtung gesperrt ist, werden die Abtastleitungen auf einen logischen Pegel "1" gebracht, indem die Einrichtung 126 hochgelegt wird. Eine Sperrung der Adreasendekodier-
909838/0608
. 3ή.
einrichtung bei der rückwärtigen Planke des Taktimpulses 02 löst auch das Problem einer iiehrfachauswahl, welches dadurch hervorgerufen wird, daß Signale auf den Zeilenauswahlleitungen einander überlappen. Eine solche Überlappung könnte dazu führen, daß eine neue Zelle ausgewählt wird, bevor eine zuvor adressierte Abtastleitung wieder vollständig getrennt oder abgeschaltet ist. Dieses Problem der iiehrfachauswahl könnte auch dann auftreten, wenn eines der Dekodierelemente seine Ausgangssignale rascher ändert als ein anderes Dekodierelement, so daß auf diese Weise momentan eine falsche Adresse erzeugt wird.
Da der Speicher sich auf demselben Chip oder Plättchen der integrierten Schaltung befindet, auf dem die Adresse erzeugt wird, werden Unregelmäßigkeiten bei der Herstellung kompensiert. Wenn durch derartige Unregelmäßigkeiten oder Toleranzen die Tendenz hervorgerufen werden sollte, daß die Adressierung langsamer würde, dann würden natürlich die sequentiellen Inverter 110, 111, 112 und 115 eine längere Verzögerungszeit erzeugen und umgekehrt. Die Länge der Verzögerungszeit, welche dünn die sequentiellen Inverter gd.iefert wird, sollte zumindest gleich derjenigen Zeit sein, welche erforderlich ist, damit ein Adressensignal von den Adressenregistern zu der Adressenc&odiereinrichtung für den Festspeicher geleitet wird. Von Bedeutung ist vor allem, daß ein Impuls erzeugt wird, welcher eine ausreichende Länge aufweist, um unerwünschte Adressierimpulse zu blockieren. Gemäß der obigen Beschreibung besteht eine Möglichkeit dazu darin, daß die entsprechende zweckmäßige Anzahl von logischen Verknüpfungs gliedern oder Inyertern ausgewählt wird.
909838/0608
Unmittelbar bevor die Energieversorgung abgeschaltet wird, werden das Aktivierungssignal für den Speicher und der Taktimpuls 02 auf einen logischen Pegel "O" gebracht. Dadurch erscheint ein logischer Pegel "1" am Eingang des Inverters 68, weil die synchrone Kopplungseinrichtung 66 durch den logischen Pegel "1" aktiviert wird, welcher vom Inverter 67 kommt. Das Ausgangssignal des Inverters 69 ist auch eine logische "1" und wird an den Eingang des Inverters 68 über die Rückführungseinrichtung 71 zurückgeführt. Der logische Pegel "1" vom Inverter 69 wird an die Eingänge der Lese- und der Schreib-Gatter zurückgeführt, so daß dadurch die Lese- und die Schreiblogik gesperrt wird. Dadurch wird verhindert, daß dann Daten in den Speicher eingeschrieben oder aus dem Speicher ausgelesen werden können, wenn die Energieversorgung nicht vorhanden ist.Das Ausgangssignal des Inverters 68, welches einen logischen Pegel "0" aufweist, sperrt den Transistor 114, während der Transistor 116 durch das Ausgangssignal des Inverters 69 aktiviert wird, so daß dadurch das Eingangssignal für das NOR-Glied 118 auf einen logischen Pegel "0" gebracht wird. Der logische Pegel "1" am Ausgang des Inverters 69 wird dann an einen Eingeng des NOR-Gliedes 117 geführt, so daß dadurch das NOR-Glied 117 dazu gebracht wird, ein Ausgangssignal vom logischen Pegel "0" zu liefern. Die zwei logischen Pegel "0" am Eingang des NOR-Gliedes 118 bewirken, daß sein Ausgangssignal auf einen logischen Pegel "1" gelangt, so daß dadurch die Adressendekodiereinrichtung gesperrt wird. Das Ausgangssignal der Adressendekodiereinrichtung bringt die Zeilenauswahlleitungen auf einen logischen Pegel "0". Der Ausgang des Inverters 68 wird auch mit einem Eingang des Inverters 72 verbunden. Der Ausgang des Inverters 72 erzeugt ein Signal RE2, welches gemäß den obigen Erläuterungen die Transistoren 122 und 12?
909838/0608
-ψ.
aktiviert, wodurch weiter gewährleistet wird, daß die Zeileneuewahlleitungen auf einem logischen Pegel "O" bleiben.
Die Figur 3 veranschaulicht die Wirkungsweise des Signals &E2' auf die Zeilenauswahlleitungen deutlicher. Gemäß der Darstellung in der Figur 3 erfüllen die Transistoren 142 dieselbe Funktion wie die Transistoren 122 und in der Anordnung gemäß Figur 2. Die Transistoren 142 sind am Ende Jeder Bit-/Zeilenauswahlleitung angeordnet, so daß dadurch die Zeilenauswahlleitungen auf einen logischen Pegel "O" an jedem Ende dann gebracht werden, wenn die Adressendekodiereinrichtung 144, welche mit dem Mittelpunkt . der Zeilenauswahlleitungen verbunden ist, den Mittelpunkt auf einen logischen Pegel "0" bringt. Die Figur 3 veranschaulicht acht verschiedene Gruppen von Speicherzellen in dem Speicher mit Direktzugriff mit jeweils acht Bits. Diese acht Gruppen sind 131, 132, 133, 134, 135, 136, 137 und 138. Die Gruppe I3I ist in größeren Einzelheiten als die übrigen Gruppen dargestellt. Eine Anzahl von Speicherzellen I30 bilden die Gruppe I3I. Jede Speicherzelle I30 ist mit der Adreasendekodiereinrichtung 144 über Zeilenauswahlleitungen verbunden. Die Zeilenauswahlleitungen 141 sind mit einer Bezugsspannung von 0 Volt oder mit einer Masseleitung über die Transistoren 142 verbunden. Die Steuerelektroden der Transistoren 142 sind mit den Leitungen 147 und 148 verbunden, welche das Signal RE2 führen. Der Abtastverstärker 146 der Gruppe I3I ist mit zur Verfügung stehenden Auewahlleitungen unter der Steuerung der Signale YO "bis Y7 verbunden.
909838/0606
Die Pig. M A veranschaulicht die zeitliche Beziehung einiger Eingangssignale der Kombination aus dem Speicher und dem Mikroprozessor während eines Einschaltvorganges. Die obere Kurve stellt die Einschaltspannung Vcc für das Chip dar. Natürlich ist die Bereitschafsspannung Vgm> die nicht in der Zeichnung dargestellt ist, ständig eingeschaltet. Die zweite Kurve veranschaulicht das Aktivierungssignal E, und es ist zu bemerken, daß dieses Signal nicht auftritt, bevor die Versorgungsspannung über eine kurze Zeitperiode eingeschaltet war. Das Spannungssignal Rückstellen"erreicht seinen vollen Pegel, nachdem das Aktivierungssignal vorhanden ist. Das Speicheraktivierungssignal SE ändert sich nicht von einem tiefgelegten logischen Pegel, bis die Versorgungsspannung Vqq eingeschaltet ist und das Aktivierungssignal E bereits seit einer kurzen Zeit abgeschaltet ist. Die untere Kurve entspricht der gültigen Speicheradresse, und das entsprechende Signal tritt mit dem Speicheraktivierungssignal auf und bleibt noch eine kurze Zeit eingeschaltet, nachdem das Speicheraktivierungssignal abgeschaltet wurde. Die Fig. M- B veranschaulicht die Abschaltfolge. Zunächst wird das Speicheraktivierungssignal RE, welches der unteren Kurve entspricht, auf einen logischen Pegel "O" gelegt, und zwar so rechtzeitig, daß der tiefe logische Pegel erreicht ist, bevor das Aktivierungssignal E auf den logischen Pegel "1" gebracht wird, um sämtliche Vorgänge wie Lesen, Schreiben oder Adressieren in bezug auf den Speicher während der nächsten Zeit zu sperren, wenn sich das Aktivierungssignal auf den logischen Pegel "1" befindet.
Es ist eine Anordnung oben beschrieben worden, bei welcher auf einem Chip oder Plättchen ein Speicher mit Direktzugriff oder mit statistischem Zugriff angeordnet ist, von welchem Daten direkt auf eine interne Mikroprozessor-Datenschiene ausgegeben werden können. Außerdem wird auch bei einer Abschaltung der Versorgungsenergie der Speicherinhalt sichergestellt, und es wird
909838/0608
weiterhin bei einer Umschaltung von einer Energieversorgung auf eine andere Energieversorgung ein unver sehrter Speicherinhalt gewährleistet. Weiterhin wird ein Adressensperrsignal der Adressendekodiereinrichtung zugeführt, und zwar während eines Zeitintervalls, welches unmittelbar auf einen adressierten Zugriff zu dem Speicher folgt.
909838/0608

Claims (8)

  1. Patentansprüche
    Schaltungsanordnung zur Sperrung des Zugangs zu einem Speicher, vorzugsweise mit statistischem Zugriff oder Direktzugriff, während Einschalt- und/oder Ausschaltvorgänge in der übrigen Schaltung durchgeführt werden, die mit dem Speicher verbunden sind, so daß eine Veränderung der in dem Speicher abgespeicherten Information ausgeschlossen ist, wobei der Speicher eine Energiequelle hat, die als getrennte Energiequelle von der übrigen Schaltung separat angeordnet ist, dadurch gekennzeichnet, daß eine steuerbare Kopplungseinrichtung (66) vorhanden ist, um ein Steuersignal (RE) zuzuführen, daß weiterhin eine Verriegelungseinrichtung (68, 69) mit der steuerbaren Kopplungseinrichtung verbunden ist, welche das Steuersignal aufnimmt, daß die Verriegelungseinrichtung ein Ausgangssignal liefert, daß eine steuerbare Einrichtung (122, 123) vorgesehen ist, um die Wortauswahlleitungen des Speichers zu entladen, und daß die steuerbare Einrichtung mit der Verriegelung verbunden ist und durch das Ausgangssignal der Verriegelung steuerbar ist.
  2. 2. Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, daß eine logische Einrichtung (73 > 74) vorgesehen ist, um Lese- und Schreib-Signale zu liefern, daß die logische Einrichtung mit der Verriegelungseinrichtung verbunden ist und durch das Ausgangssignal der Verriegelungseinrichtung zu sperren ist, damit zusätzlich gewährleistet ist, daß eine Veränderung der in dem Speicher abgespeicherten Daten verhindert ist.
    2S0567S
    ■ι
  3. 3. Schaltungsanordnung nach Anspruch 2,-dadurch gekennzeichnet, daß eine Adressendekodiereinrichtung (119, 121) mit der Verriegelungseinrichtung verbunden ist und durch das Ausgangssignal der Verriegelungseinrichtung zu sperren ist.
  4. 4. Schaltungsanordnung zur Sicherung eines Speichers während Einschalt- und Ausschalt-Vorgangen bei anderen Bauteilen der zugeordneten Schaltung, wobei in der Schaltungsanordnung und wenigstens in einem Teil des Speichers eine Energiequelle vorhanden ist, welche von einer Energiequelle getrennt angeordnet ist, welche für die andere zugehörige Speicherschaltung vorhanden ist, dadurch gekennzeichnet, daß eine Verriegelungseinrichtung vorgesehen ist, welche zumindest zwei in Reihe geschaltete Inverter (68, 69) und eine Bückführeinrichtung (71) aufweist, um ein Ausgangssignal der Verriegelungseinrichtung einem Eingang der Verriegelungseinrichtung zuzuführen, daß weiterhin eine Einrichtung (122, 123) mit den Wortauswahlleitungen des Speichers verbunden ist, um die Wortauswahlleitungen zu entladen, damit eine Störinformation daran gehindert wird, in den Speicher einzudringen, daß die Einrichtung mit dem Ausgang der Verriegelungseinrichtung verbunden ist, daß weiterhin eine logische Einrichtung (13» 14) vorgesehen ist, um bei dem Speicher Lese- und Schreib-Funktionen zu aktivieren, daß die logische Einrichtung einen Eingang hat, der mit dem Ausgang der Verriegelungseinrichtung verbunden ist, um die Verriegelungseinrichtung in die Lage zu versetzen, daß sie die logische Einrichtung sperrt, so daß dadurch keine Information in den Speicher eingeschrieben oder aus dem Speicher ausgelesen werden kann.
  5. 5. Speicheranordnung, insbesondere Speicher mit Direktzugriff oder statistischem Zugriff, wobei eine Steuerschaltung vorhan-
    909838/0608
    den ist, um wenigstens einen Teil der Information zu sichern, welche in dem Speicher abgespeichert ist, und zwar während des Einschaltens oder Ausschaltens anderer Bauelemente, die gemeinsam mit dem Speicher auf demselben Chip (Plättchen) einer integrierten Schaltung angeordnet sind, wobei zu den übrigen Bauelementen auch ein Mikroprozessor gehört und wobei der Speicher und die Steuerschaltung durch eine Bereitschaftsenergieversorgung versorgt werden können, dadurch gekennzeichnet, daß eine Verriegelungseinrichtung (68, 69) vorgesehen ist, um ein Eingangssignal zu halten, unmittelbar bevor ein Abschaltvorgang erfolgt, und zwar solange, bis die Energie wieder eingeschaltet ist, daß die Verriegelungseinrichtung einen Ausgang aufweist, daß weiterhin eine Lese- und eine Schreib-Logik (73» 7*0 mit der Verriegelungseinrichtung verbunden sind und durch das Ausgangssignal der Verriegelungseinrichtung gesperrt werden, um die Lese- und die Schreiblogik daran zu hindern, die Information in dem Speicher zu zerstören, zumindest in dem genannten Teil des Speichers, daß weiterhin eine Einrichtung (122, 123) mit der Verriegelungseinrichtung verbunden ist und durch die Verriegelungseinrichtung steuerbar ist, daß diese Einrichtung auch mit wenigstens einer Anzahl von Wortauswahlleitungen des Speichers verbunden ist und dazu in der Lage ist, die Adressierung von zumindest einem Teil der Speicherplätze, die gesichert sind, zu verhindern.
  6. 6. Schaltungsanordnung nach Anspruch 5» dadurch gekennzeichnet, daß die Einrichtung ein Transistor ist, der eine erste Elektrode, eine zweite Elektrode, und eine Steuerelektrode aufweist, daß die erste Elektrode mit der Wortauswahlleitung (124) verbunden ist, daß die zweite Elektrode mit einem Bezugspotential verbunden ist und daß die Steuerelektrode mit der Verriegelungseinrichtung verbunden ist.
    909838/0 601
    290567S
  7. 7. Schaltungsanordnung nach Anspruch 5, dadurch gekennzeichnet, daß die Verriegelungseinrichtung zwei Inverter (68, 69) aufweist, die in Reihe geschaltet sind, und daß die Verriegelungseinrichtung weiterhin einen Transistor (71) aufweist, der den Ausgang der Inverter mit einem Eingang der Inverter verbindet, um als Rückführung für die Inverter zu dienen.
  8. 8. Speicheranordnung, bei welcher die Möglichkeit besteht, den Speicherinhalt während des Einschaltens und des Ausschaltens weiterer zugeordneter Bauteile zu schützen, wobei der Speicher, insbesondere ein Speicher mit Direktzugriff oder statistischem Zugriff, auf einem einzigen Chip einer integrierten Schaltung gemeinsam mit einem Mikroprozessor angeordnet ist und eine Energieversorgungseinrichtung aufweist, die getrennt von der Energieversorgungseinrichtung des Mikroprozessors für zumindest einen Teil des Speichers zur Verfügung steht, dadurch gekennzeichnet, daß dem Speicher eine Mehrzahl von Bit-Auswahlleitungen zugeordnet sind, daß weiterhin eine Schaltung vorgesehen ist, welche durch die Energieversorgungseinrichtung für zumindest einen Teil dee Speichers mit Energie versorgt wird, daß weiterhin eine erste Einrichtung (68, 69) vorhanden ist, um Signal zu verriegeln, welches dazu dient, die Lese- und die Schreibfunktion für den Speicher zu sperren, und daß eine zweite Einrichtung (122, 123) vorhanden ist, welche durch die Verriegelungseinrichtung gesteuert wird, wobei die zweite Einrichtung die Bit-Auswahlleitung des Speichers abschaltet.
    909838/0601
DE19792905675 1978-03-09 1979-02-14 Schaltungsanordnung zur sperrung des zugangs zu einem speicher Granted DE2905675A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US05/884,790 US4145761A (en) 1978-03-09 1978-03-09 Ram retention during power up and power down

Publications (2)

Publication Number Publication Date
DE2905675A1 true DE2905675A1 (de) 1979-09-20
DE2905675C2 DE2905675C2 (de) 1988-12-01

Family

ID=25385398

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19792905675 Granted DE2905675A1 (de) 1978-03-09 1979-02-14 Schaltungsanordnung zur sperrung des zugangs zu einem speicher

Country Status (7)

Country Link
US (1) US4145761A (de)
JP (2) JPS54124942A (de)
DE (1) DE2905675A1 (de)
FR (1) FR2419545A1 (de)
GB (1) GB2016179B (de)
MY (1) MY8500471A (de)
SG (1) SG16384G (de)

Families Citing this family (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4453068A (en) * 1979-05-01 1984-06-05 Rangaire Corporation Induction cook-top system and control
US4484307A (en) * 1979-05-09 1984-11-20 F.M.E. Corporation Electronic postage meter having improved security and fault tolerance features
CA1160744A (en) * 1979-05-09 1984-01-17 Jesse T. Quatse Electronic postage meter having improved security and fault tolerance features
US4247913A (en) * 1979-05-10 1981-01-27 Hiniker Company Protection circuit for storage of volatile data
US4271487A (en) * 1979-11-13 1981-06-02 Ncr Corporation Static volatile/non-volatile ram cell
US4288865A (en) * 1980-02-06 1981-09-08 Mostek Corporation Low-power battery backup circuit for semiconductor memory
US4322807A (en) * 1980-03-07 1982-03-30 The Perkin-Elmer Corporation Safe memory system for a spectrophotometer
US4327410A (en) * 1980-03-26 1982-04-27 Ncr Corporation Processor auto-recovery system
US4323987A (en) * 1980-03-28 1982-04-06 Pitney Bowes Inc. Power failure memory support system
JPS6022438B2 (ja) * 1980-05-06 1985-06-01 松下電器産業株式会社 不揮発性メモリのリフレッシュ方式
JPS5764397A (en) * 1980-10-03 1982-04-19 Olympus Optical Co Ltd Memory device
JPS5769588A (en) * 1980-10-16 1982-04-28 Nec Corp Memort circuit
US4388706A (en) * 1980-12-01 1983-06-14 General Electric Company Memory protection arrangement
JPH0124656Y2 (de) * 1981-05-18 1989-07-26
JPS5875264A (ja) * 1981-10-29 1983-05-06 Mitsubishi Electric Corp マイクロプロセツサ
US4578774A (en) * 1983-07-18 1986-03-25 Pitney Bowes Inc. System for limiting access to non-volatile memory in electronic postage meters
FR2571870B1 (fr) * 1984-10-15 1987-02-20 Sagem Dispositif de sauvegarde de memoire de microprocesseur.
JPS61125660A (ja) * 1984-11-22 1986-06-13 Toshiba Corp バツテリ−バツクアツプ回路
JP3172214B2 (ja) * 1991-09-30 2001-06-04 富士通株式会社 状態モード設定方式
US5935253A (en) * 1991-10-17 1999-08-10 Intel Corporation Method and apparatus for powering down an integrated circuit having a core that operates at a speed greater than the bus frequency
US5682471A (en) * 1994-10-06 1997-10-28 Billings; Thomas Neal System for transparently storing inputs to non-volatile storage and automatically re-entering them to reconstruct work if volatile memory is lost
US5834956A (en) 1995-12-29 1998-11-10 Intel Corporation Core clock correction in a 2/N mode clocking scheme
US5802132A (en) * 1995-12-29 1998-09-01 Intel Corporation Apparatus for generating bus clock signals with a 1/N characteristic in a 2/N mode clocking scheme
US5884084A (en) * 1996-10-31 1999-03-16 Intel Corporation Circuit and method for using early reset to prevent CMOS corruption with advanced power supplies
JPH10254587A (ja) * 1997-03-14 1998-09-25 Toshiba Corp コンピュータシステム
US5986962A (en) * 1998-07-23 1999-11-16 International Business Machines Corporation Internal shadow latch
JP2000114935A (ja) * 1998-10-02 2000-04-21 Nec Corp 順序回路
US7259654B2 (en) * 2000-02-28 2007-08-21 Magellan Technology Pty Limited Radio frequency identification transponder
US7248145B2 (en) * 2000-02-28 2007-07-24 Magellan Technology Oty Limited Radio frequency identification transponder
KR100560665B1 (ko) * 2003-07-02 2006-03-16 삼성전자주식회사 독출 방지 기능을 갖는 반도체 메모리 장치
EP2319043B1 (de) 2008-07-21 2018-08-15 Sato Holdings Corporation Gerät mit datenspeicher

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3680061A (en) * 1970-04-30 1972-07-25 Ncr Co Integrated circuit bipolar random access memory system with low stand-by power consumption

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR1440099A (fr) * 1965-04-15 1966-05-27 Labo Cent Telecommunicat Perfectionnements aux mémoires à lecture destructive fonctionnant en mémoires semi-permanentes
DE2121865C3 (de) * 1971-05-04 1983-12-22 Ibm Deutschland Gmbh, 7000 Stuttgart Speicher-Adressierschaltung
US4082966A (en) * 1976-12-27 1978-04-04 Texas Instruments Incorporated Mos detector or sensing circuit

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3680061A (en) * 1970-04-30 1972-07-25 Ncr Co Integrated circuit bipolar random access memory system with low stand-by power consumption

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
DE-Z.: Elektronik 1972, H. 9, S. 295-297 *
US-Z.: IBM Technical Disclosure Bulletin, Nov. 1966, S. 731-734 *

Also Published As

Publication number Publication date
SG16384G (en) 1985-02-15
GB2016179A (en) 1979-09-19
GB2016179B (en) 1982-11-03
DE2905675C2 (de) 1988-12-01
JPS6324505Y2 (de) 1988-07-05
FR2419545B1 (de) 1983-09-09
JPS54124942A (en) 1979-09-28
US4145761A (en) 1979-03-20
FR2419545A1 (fr) 1979-10-05
JPS60150700U (ja) 1985-10-07
MY8500471A (en) 1985-12-31

Similar Documents

Publication Publication Date Title
DE2905675A1 (de) Schaltungsanordnung zur sperrung des zugangs zu einem speicher
DE2654278C2 (de)
DE2718454C3 (de) Als Halbleiterschaltung ausgeführte Speichervorrichtung
DE3241786C2 (de)
DE2908691C2 (de)
CH620779A5 (de)
DE3015992A1 (de) Programmierbare logische anordnung
DE2536622C2 (de) Verzweigungssteuerung mit flexibler Auswahl von Steuerworten
DE69601030T2 (de) Gefiltertes, serielles ereignisgesteuertes befehlstor für "flash" speicher
DE2905676A1 (de) Integrierte schaltung mit einem einzigen chip
DE2247704A1 (de) Aus monolithisch integrierten schaltkreisen aufgebaute datenverarbeitungsanlage
DE3128729A1 (de) Halbleiter-speichersystem
DE2725396C3 (de)
EP0067364A2 (de) Verfahren und Anordnung zum nichtflüchtigen Speichern des Zählerstandes einer elektronischen Zählschaltung
EP0013697B1 (de) Auffrischung benötigendes seitenorganisiertes Speichersystem
DE3635754C2 (de)
DE2528066A1 (de) Digitale datenverarbeitungsschaltung
DE2951040C2 (de)
DE60217346T2 (de) Verfahren und Vorrichtung zur Vermeidung von Speicherzugriffskonflikten
DE69328396T2 (de) Integrierte Halbleiterschaltung und diese verwendende IC-Karte
DE4137336C2 (de) IC-Karte
DE69326154T2 (de) Integrierte Schaltung für die Programmierung einer Speicherzelle eines nicht flüchtigen Speicherregisters
DE2938929C2 (de) Datenverarbeitungsgerät
DE69700156T2 (de) Serieller Zugriffsspeicher mit Schreibsicherung
DE69502155T2 (de) Adressen-Dekodierverfahren für einen integrierten Speicher und Speicherschaltung zur Anwendung eines solchen Verfahrens

Legal Events

Date Code Title Description
8110 Request for examination paragraph 44
D2 Grant after examination
8363 Opposition against the patent
8331 Complete revocation