DE2908691C2 - - Google Patents

Info

Publication number
DE2908691C2
DE2908691C2 DE2908691A DE2908691A DE2908691C2 DE 2908691 C2 DE2908691 C2 DE 2908691C2 DE 2908691 A DE2908691 A DE 2908691A DE 2908691 A DE2908691 A DE 2908691A DE 2908691 C2 DE2908691 C2 DE 2908691C2
Authority
DE
Germany
Prior art keywords
memory
control
line
modules
memory module
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE2908691A
Other languages
English (en)
Other versions
DE2908691A1 (de
Inventor
Bernard Paul Queens N.Y. Us Gollomp
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Bendix Corp
Original Assignee
Bendix Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Bendix Corp filed Critical Bendix Corp
Publication of DE2908691A1 publication Critical patent/DE2908691A1/de
Application granted granted Critical
Publication of DE2908691C2 publication Critical patent/DE2908691C2/de
Granted legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26Power supply means, e.g. regulation thereof
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02Addressing or allocation; Relocation
    • G06F12/06Addressing a physical block of locations, e.g. base addressing, module addressing, memory dedication
    • G06F12/0615Address space extension
    • G06F12/0623Address space extension for memory modules

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Power Sources (AREA)
  • Memory System (AREA)
  • Information Retrieval, Db Structures And Fs Structures Therefor (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Description

Die Erfindung betrifft eine Speichermodulsteuereinheit für eine zentrale Recheneinheit gemäß dem Oberbegriff des Patentanspruchs 1.
Die direkte Adressiermöglichkeit von Digitalrechnern, beispielsweise von einem Mikroprozessor ist durch die Anzahl von Bits des Speicher/Programmzählerregisters zu der zentra­ len Recheneinheit des Mikroprozessors begrenzt.
Wenn ein spezielles Anwendungsprogramm größer ist (mehr Speicherplatz erfordert) als der Speicher, der direkt adres­ siert werden kann, so war bisher die Praxis, das Anwendungs­ programm logisch aufzuteilen (in Module einzuteilen) und es in Großspeichern zu speichern. Während der Programmausfüh­ rung wird der Speicherinhalt eines Großspeichers in logischer Ausführungsfolge in den Mikroprozessor eingelesen. Das Ausführungsprogramm fordert entweder direkt oder über ein Beriebs- bzw. ein Organisationsprogramm die Fortsetzung der Programmausführung im nächsten logischen Anwendungspro­ grammteil (Modul) an. Ein Dienstprogramm, das Teil des Betriebssystems ist, besorgt das Auslesen des nächsten logi­ schen Programm-Moduls vom Großspeicher sowie die Speicherung dieser Daten im Mikroprozessor-Speicher für die nachfolgende Verarbeitung und Ausführung. In diesem Zusammenhang sei bemerkt, daß der Großspeicher ein Magnetband, eine Magnet­ platte, eine Weichplatte oder, je nachdem, selbst ein Loch­ streifen oder eine Lochkarte sein kann. Wenn das Betriebssy­ stem, das Organisationsprogramm oder selbst die speziellen Programme zu groß sind, um zusammen mit dem Anwendungspro­ gramm im Rechner verarbeitet zu werden, so müssen auch sie in Speicher-/Lesefolgen vom Großspeicher aufgeteilt (in Module aufgeteilt) und wie vorstehend angegeben, im Speicher des Mikroprozessors gespeichert werden.
Wenn das Anwendungsprogramm, die Betriebssysteme, die Orga­ nisations- oder Hilfsprogramme und dgl. so in Module aufge­ teilt, gespeichert und gelesen werden, müssen Großspeicher und Hilfsdienstprogramme vorgesehen sein; es muß auch Zeit für die Speicherung und das Lesen zugeteilt werden sowie zur Prüfung der Richtigkeit und der so verarbeiteten Daten. Durch die Miteinbeziehung der Großspeicher wird die Zuver­ lässigkeit der Anlage beeinträchtigt, während für einige Anwendungen die Zeit für die vorstehend beschriebene Daten­ verarbeitung nicht zur Verfügung steht.
Der Erfindung liegt die Aufgabe zugrunde, die Speichermodul­ steuereinheit der eingangs geschilderten Art so weiterzubil­ den, daß die Speicherkapazität des Speichers im Rechner erweitert wird und daß die Adressierung der zusätzlichen Speichermodule in vorteilhafter Weise vorzunehmen ist.
Die genannte Aufgabe ist erfindungsgemäß durch die Merkmale des Patentanspruchs gelöst.
Erfindungsgemäß werden nicht benötigte Speichermodule von der Stromversorgung abgeschaltet und erst dann in Betrieb genommen, wenn die Kapazität des vorhandenen immer mit der Stromversorgung des verbundenen Speichers im Rechner nicht mehr ausreicht. Außerdem erfolgt die Aktivierung der Spei­ chermodule von dem Steuerregister, wenn diese über die Speicherdatenleitung sowie über die Eingabe/Ausgabe-Steuer­ leitung von der zentralen Recheneinheit entsprechende Signale erhält. Dann erzeugt das Steuerregister ein Ansteu­ ersignal für einen der Schalter, der somit geschlossen wird, um das ausgewählte Speichermodul an die Stromversorgung zu schalten. Damit läßt sich praktisch eine unendliche Spei­ chererweiterung schaffen. Im abgeschalteten Zustand sind die Speicher, die beispielsweise Festwertspeicher, programmier­ bare Festwertspeicher oder Magnetspeicher usw. sein können, an ihre Signalschnittstellen, d. h. Adressen und Eingabe- Ausgabedaten in rein passiver Weise angeschlossen.
Es ist auch ein Speicheradressierungssystem bekannt (DE-OS 23 18 765), bei dem mehrere Speicher adressierbar und ansteuerbar sind. Es werden allerdings nicht benötigte Speicher nicht von der Stromversorgung abgeschaltet und die Adressierung der einzelnen Speicher errfolgt in anderer Weise.
Ein Ausführungsbeispiel der Erfindung ist nachstehend näher erläutert. Es zeigt
Fig. 1 ein Blockschaltbild eines Rechners mit den zusätz­ lichen Speichermodulen und sonstigen Einheiten,
Fig. 2 ein Blockschaltbild der in Fig. 1 dargestellten Speichermodulsteuereinheit.
Der Rechner oder Mikroprozessor der Fig. 1 umfaßt eine herkömmliche zentrale Recheneinheit 2 sowie einen herkömmli­ chen Spei­ cher 3. Die Recheneinheit 2 umfaßt eine logische Rechenschal­ tung 4, ein Befehlsdecodiergerät 6 sowie ein in der Rechen­ einheit über eine Speicherdatenleitung 10 angeschlossenes Adressen/Programmzählregister 8. Die Speicherdatenleitung 10 führt von der Recheneinheit 2 an eine Speichermodulsteuereinheit 14, die näher anhand der Fig. 2 beschrieben wird. Eine Eingabe/Ausgabe- Steuerleitung 15 führt vom Befehlsdecodiergerät 6 in der Recheneinheit 2 zur Speichermodulsteuereinheit 14.
Eine entsprechende Stromversorgung 16 versorgt die Speichermodul­ steuereinheit 14 (Fig. 2), die entsprechenden Baugruppen der Recheneinheit 2 sowie den Speicher 3 (Fig. 1) mit Strom und Spannung.
Die Erweiterung umfaßt drei Speichermodule 18, 20, 22, doch kann eine beliebige Anzahl von Modulen eingesetzt werden. In diesem Zu­ sammenhang sei bemerkt, daß die Speichermodule 18, 20 und 22 bei­ spielsweise programmierbare Festwertspeicher (PROMs) sein können. Sie können löschbare programmierbare Festwertspeicher mit einer Kapa­ zität von 2048 Wörtern × 8 Bits löschbarer PROMs sein; deren Bereich kleiner oder gleich ist als der Bereich des Spei­ chers 3.
Eine Speicheradressenleitung 24 führt vom Adressen/Programm­ zählregister 8 in der Recheneinheit 2 zum Speicher 3 sowie zu den einzelnen Speichermodulen 18, 20 und 22. Auch die Spei­ cherdatenleitung 10 führt zum Speicher 3 und den ein­ zelnen Speichermodulen 18, 20 und 22 (Fig. 1).
Die Speichermodulsteuereinheit 14 erzeugt Speicherzugriffsteuersignale sowie Speicheransteuerungssignale, die über Speichersteuerleitungen 26, 28 und 30 an den Speichermodulen 18, 20 und 22 anliegen (siehe Fig. 2).
Fig. 2 zeigt die wesentlichen Einzelheiten der Speichermodulsteuereinheit 14. Sie umfaßt ein Steuerregister 32, das ein herkömmlicher allge­ meiner Speicher sein kann. Die Eingabe/Ausgabe-Steuerleitung 15 und die Speicherdatenleitung 10 (Fig. 1) führen zum Steuerre­ gister 32.
Dieses gibt Speicherzugriffssteuersignale an seine Ausgangsleitun­ gen 34, 36 und 38 ab, welche an den Speichersteuerleitungen 26, 28 und 30 anliegen.
Die Leitung 34 für ein Speicherzugriffssteuersignal ist an einen elektronischen Schalter 40, die Leitung 36 für ein Speicherzugriffs­ steuersignal an einen elektronischen Schalter 42 und die Leitung 38 für ein Speicherzugriffsteuersignal an einen elektronischen Schal­ ter 44 angeschlossen. Die Schalter 40, 42 und 44 können herkömmliche Transistorschalter sein, die normalerweise nicht angesteuert sind oder sperren.
Diese elektronischen Schalter 40, 42 und 44 sind an die Stromver­ sorgung 16 (Fig. 1) angeschlossen. Die Schalter 40, 42 und 44 sind so angeordnet, daß sie wahlweise durch verschiedene Schaltzustände der entsprechenden Speicherzugriffsteuersignale angesteuert werden und damit Spannung über die Speicherversorgungsleitungen 46, 47 und 48 leiten, die durch die Speichersteuerleitungen 26, 28 und 30 geführt werden und zu den entsprechenden Speichermodulen 18, 20 und 22 (Fig. 1) füh­ ren.
Anhand der vorstehenden Ausführungen erkennt man, daß der von der Stromversorgung 16 direkt versorgte Speicher 3 stets aktiv an die Speicheradressenleitung 24 sowie an die Speicherdatenleitung 10 angeschlossen ist. Der durch den Speicher 3 dar­ gestellte Speicher der Anlage wird dadurch erweitert, daß wahlweise die Speichermodule 18, 20 und 22 angesteuert werden, wodurch diese auf die Daten ansprechen, die an sie über die Speicheradressenleitung 24 und die Speicherdatenleitung 10 übertragen worden sind.
Während der Ausführung eines Programms, wenn der Speicher 3 durch Zugriff zu einem Speichermodul 18, 20 oder 22 erweitert werden muß, um die Programmausführung fortzusetzen, Daten zu ge­ winnen oder eine Kombination von beiden, enthält der Speicher 3 einen oder mehrere Ausgabebefehle. Das durchzuführende Programm enthält auch solche Ausgabebefehle. Wenn ein Ausgabebefehl ausgeführt wird (durch das Befehlsdecodiergerät 6 in der zentralen Recheneinheit 2 decodiert wird), werden Steuerdaten an das Steuer­ register 32 in der Speichermodulsteuereinheit 14 über die Eingabe/Ausgabe- Steuerleitung 15 übertragen, während gleichzeitig Steuerdaten, d. h. der logische Schaltzustand der über die Eingabe/Ausgabe-Steuerleitung 15 übertragenen Daten, über die Speicherdatenleitung 10 an das Steuerregister 32 gelangt. Die Steuerdaten und die logischen Daten versetzen das Steuerregister 32 in verschiedene Schalt- und Steuerzustände. Diese Steuer- oder Schaltzustände bewirken wiederum, daß einer der Schalter 40, 42 und 44 angeschaltet oder angesteuert wird, wodurch Spannung über eine der Speichersteuerleitungen 26, 28 und 30 an eines der Speichermodule 18, 20 und 22 gelangt. Außerdem werden die für den Zugriff zu einem bestimmten Speichermodul erforderlichen Steuer­ daten durch die entsprechende Speichersteuerleitung geleitet.
Aus der vorgehenden Beschreibung anhand der Zeich­ nungen geht hervor, daß die Speichermodulsteuereinheit 14, die allge­ mein in Fig. 1 und in wesentlichen Einzelheiten in Fig. 2 darge­ stellt ist, in Abhängigkeit von einem Eingabe-Ausgabebefehl Span­ nung an ein entsprechendes Speichermodul anlegt. Das Speichermodul, an welchem diese Spannung anliegt, ist praktisch aktiv mit dem Rech­ ner verbunden und außerdem noch mit dem Speicher 3, um den direkten Adressierbereich und den Speicherbereich zu erweitern. Somit wird der direkte Adressierbereich des Rechners und sein Speicherbereich durch Senkung der Potenz oder Möglichkei­ ten der Speichermodule und durch Steuerung der Speichermodul/Rech­ nerschnittstellen durch Eingabe-Ausgabebefehle des Rechners ver­ größert.

Claims (1)

  1. Speichermodulsteuereinheit für eine zentrale Recheneinheit, die über eine Speicherdatenleitung und eine Speicheradres­ senleitung an einen aus mehreren aktivierbaren Speichermodu­ len bestehenden Speicher angeschlossen ist, sowie mit einer Stromversorgung für die Recheneinheit und die Speicher, dadurch gekennzeichnet,
    daß in der an jedes Speichermodul (18, 20, 22) angeschlossenen Speichermodulsteuereinheit (14) ein Steuerregister (32) vorgesehen ist, das an die Speicher­ datenleitung (10) und an eine mit der Recheneinheit (2) verbundene Eingabe/Ausgabe-Steuerleitung (15) angeschlossen ist, wobei der Steuerzustand des Steuerregisters (32) abhän­ gig von auf der Speicherdatenleitung (10) und der Eingabe/Ausgabe-Steuerleitung (15) übertragenen Signalen der Recheneinheit veränderbar ist
    und daß das Steuerregister (32) Ansteuersignale für bestimmte ausgewählte Speichermodule erzeugt, von denen jeweils ein die Stromversorgung (16) mit einem Speichermodul (18, 20, 22) verbindender Schalter (40, 42, 44) geschlossen wird.
DE19792908691 1978-04-11 1979-03-06 Digitalrechner Granted DE2908691A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US05/895,167 US4164786A (en) 1978-04-11 1978-04-11 Apparatus for expanding memory size and direct memory addressing capabilities of digital computer means

Publications (2)

Publication Number Publication Date
DE2908691A1 DE2908691A1 (de) 1979-10-25
DE2908691C2 true DE2908691C2 (de) 1991-02-28

Family

ID=25404107

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19792908691 Granted DE2908691A1 (de) 1978-04-11 1979-03-06 Digitalrechner

Country Status (6)

Country Link
US (1) US4164786A (de)
JP (1) JPS54134933A (de)
CA (1) CA1104263A (de)
DE (1) DE2908691A1 (de)
FR (1) FR2423005B1 (de)
GB (1) GB2019057B (de)

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4443845A (en) * 1980-06-26 1984-04-17 Texas Instruments Incorporated Memory system having a common interface
JPS5775335A (en) * 1980-10-27 1982-05-11 Hitachi Ltd Data processor
JPS6037938B2 (ja) * 1980-12-29 1985-08-29 富士通株式会社 情報処理装置
US4473877A (en) * 1981-04-16 1984-09-25 Tulk Ronald K Parasitic memory expansion for computers
US4368515A (en) * 1981-05-07 1983-01-11 Atari, Inc. Bank switchable memory system
US4503491A (en) * 1981-06-29 1985-03-05 Matsushita Electric Industrial Co., Ltd. Computer with expanded addressing capability
GB2103397A (en) * 1981-07-31 1983-02-16 Philips Electronic Associated Digital data aparatus with memory selection
US4481570A (en) * 1981-08-07 1984-11-06 The United States Of America As Represented By The Administrator Of The National Aeronautics And Space Administration Automatic multi-banking of memory for microprocessors
US4468731A (en) * 1981-12-15 1984-08-28 Honeywell Information Systems Inc. Identification apparatus for use in a controller to facilitate the diagnosis of faults
ZA834008B (en) * 1982-06-11 1984-03-28 Int Computers Ltd Data processing system
US4506346A (en) * 1982-12-01 1985-03-19 At&T Bell Laboratories Programmable cartridge telephone communication system
US4731738A (en) * 1983-02-14 1988-03-15 Honeywell Information Systems Inc. Memory timing and control apparatus
IT1183808B (it) * 1985-04-30 1987-10-22 Olivetti & Co Spa Circuito elettronico per collegare un microprocessore ad una memoria ad elevata capacita
US4918586A (en) * 1985-07-31 1990-04-17 Ricoh Company, Ltd. Extended memory device with instruction read from first control store containing information for accessing second control store
US4847750A (en) * 1986-02-13 1989-07-11 Intelligent Instrumentation, Inc. Peripheral DMA controller for data acquisition system
US4831522A (en) * 1987-02-17 1989-05-16 Microlytics, Inc. Circuit and method for page addressing read only memory
US4849875A (en) * 1987-03-03 1989-07-18 Tandon Corporation Computer address modification system with optional DMA paging
US4891752A (en) * 1987-03-03 1990-01-02 Tandon Corporation Multimode expanded memory space addressing system using independently generated DMA channel selection and DMA page address signals
US4980850A (en) * 1987-05-14 1990-12-25 Digital Equipment Corporation Automatic sizing memory system with multiplexed configuration signals at memory modules
US5101339A (en) * 1987-08-10 1992-03-31 Tandon Corporation Computer address modification system using writable mapping and page stores
WO1989001662A1 (en) * 1987-08-10 1989-02-23 Tandon Corporation Computer system providing address modification for use also with dma and interrupts
US5317706A (en) * 1989-11-15 1994-05-31 Ncr Corporation Memory expansion method and apparatus in a virtual memory system
US5287525A (en) * 1989-11-29 1994-02-15 Linear Technology Corporation Software controlled power shutdown in an integrated circuit
GB2277822A (en) * 1993-05-04 1994-11-09 Motorola Inc A memory system with selectable row power down
US6022094A (en) * 1995-09-27 2000-02-08 Lexmark International, Inc. Memory expansion circuit for ink jet print head identification circuit

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3535560A (en) * 1967-06-09 1970-10-20 Nasa Data processor having multiple sections activated at different times by selective power coupling to the sections
US3736569A (en) * 1971-10-13 1973-05-29 Ibm System for controlling power consumption in a computer
US3736574A (en) * 1971-12-30 1973-05-29 Ibm Pseudo-hierarchy memory system
US3737860A (en) * 1972-04-13 1973-06-05 Honeywell Inf Systems Memory bank addressing
US3855577A (en) * 1973-06-11 1974-12-17 Texas Instruments Inc Power saving circuit for calculator system
US3958223A (en) * 1973-06-11 1976-05-18 Texas Instruments Incorporated Expandable data storage in a calculator system
JPS5653767B2 (de) * 1974-03-01 1981-12-21
JPS5235529A (en) * 1975-09-12 1977-03-18 Hitachi Ltd Calculator address control device
US4006456A (en) * 1976-01-02 1977-02-01 International Business Machines Corporation Loop fault location and isolation

Also Published As

Publication number Publication date
FR2423005A1 (fr) 1979-11-09
US4164786A (en) 1979-08-14
GB2019057A (en) 1979-10-24
JPS54134933A (en) 1979-10-19
CA1104263A (en) 1981-06-30
DE2908691A1 (de) 1979-10-25
GB2019057B (en) 1982-02-17
FR2423005B1 (fr) 1986-10-03

Similar Documents

Publication Publication Date Title
DE2908691C2 (de)
DE69828564T2 (de) Kombinierter nichtflüchtiger programm-/datenspeicher für gleichzeitiges lesen von programmen und schreiben von daten
DE4204119C2 (de) Multiprozessorsystem
DE60317347T2 (de) Speicherschaltung mit nichtflüchtigem ram und ram
DE69815258T2 (de) Elektrisch programmier- und löschbarer nichtflüchtiger Speicher mit einem lese- und/oder schreibgeschützen Bereich einschliesslich zugehöriger elektronischer Schaltung
DE3311948C2 (de)
DE2905675A1 (de) Schaltungsanordnung zur sperrung des zugangs zu einem speicher
DE2546202A1 (de) Rechnersystem aus mehreren miteinander verbundenen und zusammenwirkenden einzelrechnern und verfahren zum betrieb des rechnersystems
DE3687867T2 (de) Mikrorechner.
EP0500973B1 (de) EEPROM und Verfahren zum Ändern einer Initialisierungsroutine im EEPROM
DE3844032C2 (de) Chip-Karte
DE69118810T2 (de) Chipkarte
DE112004003005B4 (de) Nicht-Flüchtiges Speicherbauelement
DE69218053T2 (de) Speicherkarte zur Zählung von Daten und Lesevorrichtung
DE2648225C2 (de) Datenspeicherwerk
DE68926158T2 (de) Einchip-Mikrorechner mit EPROM
DE10105627B4 (de) Mehrfachanschlussspeichereinrichtung, Verfahren und System zum Betrieb einer Mehrfachanschlussspeichereinrichtung
DE1806464A1 (de) Adressengenerator fuer einen Digitalrechner
DE4032044C2 (de) Ansteuerschaltungsanordnung für ein Datenverarbeitungssystem mit mehreren Bildschirmeinheiten
DE4422189A1 (de) Halbleiterspeicher-Steuereinheit
DE2642892B2 (de) Elektronisches Maximumwerk
DE2219070C3 (de) Anordnung zur Steuerung von Programmverschiebungen und zur Wiedereingabe von Unterprogrammen bei einer mit Multiprogrammierung arbeitenden digitalen Datenverarbeitungsanlage
EP0880092A1 (de) Programmgesteuerte Einrichtung mit Nachlademöglichkeit für und Umschaltemöglichkeit auf zweites Betriebssystem ohne Programmunterbrechung
DE4028979C2 (de) Einrichtung zur Diagnose von nicht rücklesbaren Ports in Mikrocomputern
DD266196A1 (de) Anordnung zur kopplung von digitalen bildspeichern an einen hostprozessor

Legal Events

Date Code Title Description
8110 Request for examination paragraph 44
8125 Change of the main classification

Ipc: G06F 12/06

D2 Grant after examination
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee