DD266196A1 - Anordnung zur kopplung von digitalen bildspeichern an einen hostprozessor - Google Patents

Abstract

Die Erfindung betrifft eine Anordnung zur Kopplung von digitalen Bildspeichern an einen Hostprozessor, wie sie z. B. in Bildverarbeitungssystemen Anwendung findet. Ihr Ziel ist es, mit geringem Aufwand eine Anordnung mit einer hohen Datentransferrate zwischen peripheren Geraeten des Hostprozessors und Bildspeichern, sowie einer effektiven sequentiellen Bearbeitung der Bilddaten im Bildspeicher durch den Hostprozessor neben der Bildverarbeitung im Spezialprozessor zu ermoeglichen. Die Aufgabe der Erfindung besteht darin, durch Verwendung einer geeigneten Schaltung und deren geeigneter Zusammenschaltung mit Hostprozessor und Bildspeichern das Ziel zu erreichen. Erfindungsgemaess wird die Aufgabe durch eine Anordnung geloest, welche aus einem Bildspeicherbusadapter, einem Bildspeicherbus mit Adress-, Daten- und Steuerleitungen und mehreren Bildsteuereinheiten, die sich jeweils aus einem Adressdekoder, einem Parameterregister, einem Adressmodifikator, einem Adressformer und mehreren Busemfaengern/-sendern zusammensetzen, besteht. Fig. 1

Description

Hierzu 3 Seiten Zeichnungen

Anwendungsgebiet der Erfindung

Οίο Erfindung bezieht sich auf das Gebiet der digitalen Datenverarbeitung, insbesondere der Bildspoicherung und Bildverarbeitung. Sie ist einsotzbar für den schnellen Datentransfer und das sequentielle Bearbeiten von digitalen Bilddaten, die gleichzeitig auch mit Spezlnlprozessoren verarbeitet werden sollen.

Charakteristik der bekannten technischen Lösungen

Computersysteme, welche zur Verarbeitung digitaler Bildinformationen eingesetzt werden, bestehen zumolst aus sequentiellen HostproTOseoren mit herkömmlichen peripheren Geräten sowie spezialisierten Speicher- und Spezialprozessoranordnungon zur hocheffektiven Bildverarbeitung. Der Hostprozessor erfüllt dabei hauptsächlich Aufgaben zur Steuerung der Datontransfers zwischen Bildspeicher und peripheren Geraten zur Elngabo, Ausgabe und Spe herung sowie zur Steuerung des Spezialprozessors. Bekannt sind Anordnungen zur Kopplung von Bildspeichern an den Hostprozessor, welche parallele oder DMA-Schnittstellen für den Datentransfer benutzen (z. B. ROBOTRON Bildverarbeitungssystem A6470).

-2- 266

Bo! dor Anwendung solcher Systeme für die Hs.illalerunfl von Algorithmen, welche sowohl 6lno Blldvorarbultunrj mit Spozlalprozessoren als auch olne sequentielle Bildbearbeitung du>';h den Hostprozeseor benötigen., ergibt h\ch eine Reihe von Nachteilen. Boispietaweisb müeion die Bilddaten bei über parallelen oder DMA-Schnittstellen gekoppelt Blldi polchorn erst In den Operativspeicher des Hosxprozassoie kopiert werden, um eine Bearbeitung durch diesen zu armog'lchon. Wnitorhin muß oftmals das Ergebnis der sequentiellen Bearbeitung durch don Hostprozoasor In den Bildspeicher rückgesehriober werden. Es orgeben sich aufwendige Oatontr'nsfors und Adrosslerungsmerhanismsn. Zur Ooarboltung olr.cs Pixels des üildt.poichors lind dübel mindesten*) vier Speicherzyklen des Opeiatlvspolchcrs des Hostprnzossors notwendig. Außordem ist nach Programmierung eines blockwolcp" Zugriffs H'if die Döton im Bildspeicher ein Detontransfor nur In Jtrong iequontiellor Folge möglich. Zur Realisierung von Traniforfnnfctioner: zwtachen !-!ostprozousorporlphorie und Bildspeicher wird dor Operativspeicher des Hostpiozescors als D;>tonpuf^for benutzt. Je Ui! importierte Datenoinhoii sind daboi mindestens zwoi Spoioherzyklen notwendig Diir programmtoclanscho Aufwand zur Stouorung cionirtig gokoppelter Gildcpeichei ist hoch und irmlst ir.ir puf eine epjsi illo Schnltttrtolli anwendbar.

ZM dor Erfindung

Ziel dar Erfindung ist es, eine Anordnung zur Kopplung von Bildspeicher!-· an oltien Hostprozossor zu finden, welche die Genannter. Nachteile vermeldet. Die Anordnung soll eine hoho Datontransferrate zwischen den peripheren Eingabe-, Ausgabo-MfifJ Sp<i<chergeräten des Hostprozes&oro und des Blldapalchers gewährleisten, sowie eine effektive sequentielle Boarboltung dor Bilddaten im Bildspeicher durch den Hostprozassor neben der Bildverarbeitung Im Spozialprozessor ermöglichen.

ttttrlsgung d*s Watens der Erfindung

Der Erfindung liegt die Aufgehe zugrunde, eine Anordnung zur Kopplung digitaler Bildspeichor an einen Hostprozessor anzugeben, wobei mit geringem Aufwand eine effektive sequentielle Bearbeitung dos Bildspeichorinhaltes durch don Hostprozessor sowie ein schneller Datenaustausch zwischon Hostprozossorperipherio und Bildspeicher neben der Bildverarbeitung in einem Spozialprozessor ermöglicht wird. Erf indungsgomäß wird die Aufc, -be durch eine Anordnung gelöst, die olne unmittelbare Adressierung der Blldspelcherdaton durch don Hostprozossor In dessen Adreßraurn bei durch den Hostprozossor programmierbarer Adreßmanipulation gewährleistet, wolche aus einem Bildspeicherbusadapter, oinon. Blldspoichorbus mit Adreß-, Daten· und Steuorleitungon und mohrornn Blldstouereinhoiten, die sich jowoils aus oinom Adreßdekodor, einem Parameterroglstor, einom Adreßmodifikator, elnom Adreßdekodor, einem Paromotorregistor, einem Adreßmodifikator, einem Adroßformer und mehreren Bussendern und Busompfüngorn zusammensetzen, bostoht. Dio Bildsteuereinheit stellt eine über das Parameterregister steuorbare Vorbindung der Steuersignal, Datonwoge und Adressen zwischen Bildspeicherbus und zu koppelndem Bildspeicher derart her, daß ein Adroßfenster des Adroßboreichos des Hostprozoseors den Inhalt 6ines Bildspeic'iers adressleit, womit ein Zugriff des Hostprozessors auf den Bildspeicher idontisch zum Zugriff auf den Operativspeicher organisiert wird, wodurch der Bildspeicher als ein Te¹I dos Operativspeichers betrachtet werden kann. Bei der Ankopplung von mehreren Bildsteuoroinholtun an don Bildspeicherbus ist es möglich, abhängig von der Größe der Bildspeicher und der Größe des Adreßboreichs dos Hostprozessors oinon über Pnromotorregistor wählbaren Ausschnitt aus einem der Bildspeicher, einen oder gleichzeitig mehrere Bildspeicher im Adroßraum dos Hostprozessors zu adressieren. Der Bildspeicherbus wird durch den Bildspeicharbusadaptor aus den Adreß·, Daten- und Steuersignalen des Hostprozoseors gebildet. Die Adreßleitungen des Hostprozessors worden unmittelbar auf den Bildspeicherbus durchgoschaltet. Aus den Steuersignalen zum Zugriff auf Operativspeicher und Register dos Hostprozessors werden durch den Bildspeicherbusadapter die Steuersignale des Bildspeicherbusses „Start Zyklus", „Register adrossiert" und „Leson/Schreiben" gebildet, sowie „Ende Zyklus" empfangen.

Weiterhin realisiert der Bildspeicherbusadapter eine Anpassung der Breite der Datenwege dos Hostprozessors und des Bildspeichors. Der Adreßdekoder der Bildsteuereinheit ist eine logisch-kombinatorische Schal* Jng und empfangt den Teil der Adresse auf dem Bildspeicherbus, der benötigt wird, um zu erkennen, ob der Hostprozossor das für den Bildspeicher vorgesehene Adreßfenster in seinem Adi jßraum adrossiert hat. Trifft dies zu, wird untor Verknüpfung mit dem Steuersignal „Start Zyklus" ein Signal „Start Spoicherzyklus" zum Bildspeichor gegeben, in Abhängigkeit vom Steuersignal „Lesen/ Schreiben" worden gleichzeitig Daten auf dem Bildspeicherbus bereitgestellt und an den Bildspeicher weitergeleitot (Schreiben), oder diese nach Ablaufeines Speicherzyklusses Im Bildspeicher mit der gleichzeitigen Aktivierung oines weiteren Signales „Ende Speicherzyklus" deu Bildspeichers zur Bildstouereinheit, was als Steuersignal „Ende Zyklus" von der Bildsteuoreinheit an den Bildspeicherbus gegeben wird, vom Bildspeicher an den Bildspeicherbus übertragen (Lesen). Das Ende eines Sclireibspelcherzyklussos wird durch den Bildspeichor ebenfalls mit „Ende Spoicherzyklus" signalisiert. Weiterhin erzeugt der Adreßdekoder bei Adressierung des Paramoterregisters ein Signal „Register ausgewählt" zur Aktivierung der Datenübernahme von den Dntenleitungen des Bildspeicherbusses in das Parameterregistor der Bildstouereinhoit. Dor Vorgang dos Boschroibons des Parameterregisters wird dabei ebenfalls durch eine Adressierung über die Adroßleitungen des Bildspeichorbusses und das asynchrone Signalsplel „Start Zyklus" und „Ende Zyklus" begleitet. In jedem Fall wird jodoch durch da; Zusammenwirken des Bildspeichorbusses und der Adreßdekoder der Bildsteuereinheiten eine im Adreßdokoder einstellbare, eindeutige, nicht überlappende Adressierung der Bildspeichorinhalte übor Adreßfenster im Adroßraum des Hostprozessors und der Parametenegister du roh den Hostprozessor gewährleistet. Die im Parametorregistor enthaltenen Datenfelder dienen zur Steuerung der Bildsteuoroinheit. Die Ausgänge dos Parnmeterregisters sind zu diesem Zweck mit den Steuereingängen des Adreßmodifikatcrs und des Adioßformors verbunden. Weiterhin wird das Signal „Start Speichorzyklus" durch eine Bitstollo dos Parametorregistors gotort. Damit wird eino mögliche Betriebsart der Bildstouereinheiton erreicht, in ein und demselben Adreßfenster im Adreßruum des Hostprozossors zu verschiedenen Zeiten Inhalte verschiedener Bildspeicher in Abhängigkeit von der Programmierung der Parameterregister adressieren zu könnt n. Diese Betriebsart hat insbesondere bei einem sehr begrenzton Adreßraum des Hostprozessors im Vergleich zur Größe der Bildspeicher Bedeutung. Hierbei sind die Adreßdokoder auf gleiche Adreßfenstei eingestellt. Die Adresse der zu lesenden oder zu beschreibenden Dotonoinhoit (Pixel) im Bildspeicher

wird durch die Bildstouereinheit von don Adreßloitungon des Dlldspoichorbusseo ompfongon, passiort zuerst den Adreßmodifikator, danach den Adroßformer und wird dann dom Bildspolchor übergebon. Zu diesem Zweck ist dor (Eingang dos Adreßmodiflkaioro mit dem Teil der Adreßleitungen dos Bildspefcherbu&ses für die Adressierung dos Bildepoicherinhaltos, dor Auegang dec Adreßmodldkators mit dem Eingang des Adroßformere und der Ausgang dos Adreßformors mit dom Adreß'iingang des Bildspolchors verbunden. Die Arbeitsweise des Bildspolcherbusöoe und des Adreßdokoders gewährleistet, daß da ι Signal .Start Speicherzyklus" erst gugobun wird, wenn unter Beachtung dor Laufzeiten dor Adroßsignale die manipulierte Adresse am Adreßeingang des Bildspeichers stabil anliegt. Wie bereits ausgeführt, gelangt dor Toll der Adresse dos Hostprozessors zur Adressierung dos Inhaltes des durch den verbleibenden Teil dor Adresse dos Hostprozessors ausgowählton Bildepeicho's vom Bildspeicherbus in don Adreßmodifikator der Bildsteuereinhoit. Der Adroßmodifikator ist oino logischkombinr orische Schaltung, die unter Steuerung der Adroßmodifizierungsdaten vom Paramotei register aus dem Teil dor Adresse dos Hostprozosbors zur Adressierung des Bildspeicherinhaltes ein Adreßwort mit dor Anzahl der zur Adrosslorung des rjesamton Bildspeicherinhaltes notwendigen Bitstellenzahl erzeugt. Dies geschieht durch Anfügen von zusätzlichen und/oder Maskieren und Ersetzen bereits vorhandoner Bitstellen im Adreßwort aus don Adreßmodifizierungsdaton. Für den Fall, daß durch don Adreßteil des Host) ozessors am Eingang des Adreßmodifikators nicht der gesamte Bildspeicherinhalt adrosslort werden k/nn, sind höherwenige Bitstellen anzufügen. Durch entsprechende Belegung des Parameterregistors wird damit oin Adreßfülci im Bildspeicher festgelegt, welches über don gesamton Bildspeicherr durch Umprogrammiorung des Parametei registers verschiebbar ist. Allgemein ist der Adreßmodifikator in der Lage, ausgewählte Bitstelleri dor Adresse vom Hostprozessor unter Steuerung der Adreßmodifiziorungsdaton zu maskieren und durch programmierte Bitworto aus dioson Daten zu ersetzen. Damit wird eino Unabhängigkeit der Adreßfoldbildung für einen bestimmton Bildspeicher von don zentralen Adresslerungemochanismen aos Hostprozossors und die hardwaromäßigo Unterstützung von Algorithmen zur Auswahl eines bestimmten Bildspeicherinhaltos über unterschiedliche Hostadresson ermöglicht. Der Aciiußformor ist ebenfalls eine logischkomblnntorische Schaltung, weLlie unter Steuerung der Adroßformungsdaten vom Parameterregister aus dem Adreßwort vom Adreßmodifikator ein umgeformtos Adreßwort unveränderter Bitotellenzahl zur Adressierung des Bildspeichorinhaltes erzeugt. Die Adreßformung dient der hardwaremäßigen Unte rstützung dor anzuwendenden Bildvorarbeitungsalgorithmon. Hierbei können eine Vielzahl logischer Operationen wie Inve tierung, Vertauschung und Verschiebung der Bitstelion des Adreßwortos zur Anwendung kommen, welche die unterschiedlichen F.ffokte bei der Adressierung eines Bildspeichers wie Vortäuschen von Zeilen und Spalten, Adressierung von links nach rechts, oben und unten oder umgekehrt usw. bewirken. Durch die Adressierungsmechanismen dos Hostprozessors und dor Bildstoueroinheit ist gewährleistet, daß der Bildspeicherinhalt im Adreßraum eines Programms direkt bearbeitet worden kann. Es kommen alle Adressierungsmodi und Datontransfermechanlsmen des Hostprozessors, die für die Operativspeicher möglich sind, auch auf den Bildspeichor zur Anwendung. Bedingt durch die technisch realisierbaren sehr kurzen Signallaufzeiten des Adreßmodifikators und Adreßformors wird die Zykluszeit fast ausschließlich durch dio Speicherzykluszeit des Bildspeichors bestimmt. Dio Zahl dor zum Datentransfer und zur sequentiellen Bearbeitung notwendigen Operativspeicherzugriffe in bezug auf den Bildspoichor bei über parallelen oder DMA-Schnittstelle- gekoppelten Bildspoichorn entfallen. An die Stelle der zu programmierenden und zu bedienenden (Bereitschafts- und Endetest) externen Schnittstellen tritt die asynchron zum Bildspeichorzugriff vorlaufende Programmierung eines Parameterregisters. Die Arbeit des Bildspeichers mit dem Spezialprozessor wird durch die Bildsteuereinhoit in koinor Weise beeinflußt, da im Interface zum Bildspeicher nur Signale zur Anwendung kommen, die auch bei Vorwondung von parallelen u >d DMA-Schnittstellen zum Hostprozessor Verwundung finden.

Ausfflhrungsbelsplel Die Erfindung soll anhand eines Ausführungsbeispieles näher erläutert werden. Dabei zeigen Fig. 1: ein Blockschaltbild der Kopplung dor Bildspeicher an einen Hostprozesscr; Fig. 2: ein Blockschaltbild der Bildsteuereinheit; Fig.3: die Adreßforrnate für ein Ausführungsbeispiel zur Bildauswahl und Adroßmodifikation; Fig. 4: die Adreßforrnate für ein Ausführungsbeispiel zur Adroßformung; Fig. 5: das Parameterregisterformat für ein Ausführungsbeispiel; Fig. 6: ein Adressierungsschoma des Bildspeichers für ein Ausführungsbeispiel; Fig. 7: die Anordnung der Bildspeicher im Hostprozessoradroßraum für ein Ausführungsbeispiel.

Fig. 1 soll die Stellung der Erfindung in einem aus Hostrechner 12 und Bildvorarbeitungshardware 11 bestehenden System verdeutlichen. Entsprechend Fig. 1 ist der Bildspelcherbusadapter 3 an den Bus 13 zwischen Hostprozessor 1 und Operativspeicher 2 angeschlossen und bildet den Bildspeicherbus 4 mit den Adroßloitungen 5, den Datonleitungen 6 und don Steuerleitungen 7. An den Bildspoicherbus 4 sind entsprechend der Anzahl der Bildspeicher 9 dio entsprechende Zahl von Bildsteuereinheiten 8 angeschlossen. Die Bildspeicher 9 bilden zusammen mit dem Spezialprozessor 10 die Bildverarbeitungshardware 11. An den Hostprozessor 1 sind weitere, aus Gründen der Übersichtlichkeit nicht dargestellte Geräte über einen weiteren Bus 14 gekoppelt. Alle Speicherzyklen auf dem Bildspeicherbus 4 worden vom Hostprozessor 1 über den Bildspeicherbusadapter 3 initiiert.

Fig. 2 verdeutlicht die Struktur der Bildsteuoreinheit 8. Der Adreßteil 15 A_A0 der Hostprozessoradresse A 5 auf dem Bildspoicherbus 4zur Auswahl eines Bildspeichers 9 gelangt neben den Signalen „Start Zyklus" 16 und „Register adressiert" 17 der Steuerleitungen 7 des Bildspeicherbusses 4 in den Adreßdekodor 18. Im Falle der Adressierung des zugehörigen Bildspeichere erzeugt der Adreßdekoder 18 ein Signal „Start Speicherzyklus" 15, welches torbar zum Bildspeicher gelangt, und dort einen Speicherzyklus auslöst. Bei Adressierung des Paramotorregistors 20 erzeugt der Adreßdekoder 18 ein Signal „Register ausgewählt" 21 und ein Datonwort 22 wird von don Datenleitungon 6 des Bildspeichorbusses 4 in das Parameterregister 20 eingeschrieben. Von den Steuerleitungen 7 wird oin Signal „Losen/Schreiben" 23 abgegriffen, welches als Schreib-Lese-Signal in den Bildspeicher 9 gelangt und weiterhin die Richtung der Datenübergabe vom Bildspoichor 25 oder zum Bildspeicher 26 über BusempfängerAsendor 27 zu/von den Datenleitungen β dos Bildspeicherbusses 4 eines

Dutonwortos 28 steuort. Die DatoncuogHngo des Paramoterregisters 20 sind mit don Sloueroingängon dos Adrcßmodifikators 29 zur Übergabe von Adreßmodifikationsdaton AMD 30, dos Adreßformors 31 zur Üborgabo von Adroßformungsdaton AFD 32 und mit dem Tor 33 zur Steuerung ON 34 des Signalos „Start Speichorzyklus" 19 bei flor Weitergabe an don Bildspeicher vorbunclon. Der Adreßteil zur Adressierung des Bildspolcherinluiltos A_B|35 der Hostprozossoradrosse A 5 auf dom Oildspoichorbus 4 ist auf den Eingang des Adreßmodifikators 29 geschaltot. Die Adresse A₀,35 wird durch den AdreßmodifikMor 29 unter Steuerung durch die Adreßmodifikationsdaten AMD 30 auf die Anzahl der Bitstellen der Bildspeichoradresse B' 37 modifiziert. Dor Ausgang dos Adreßmodifikators 29 ist auf den Eingang dos Adreßformere 31 zur Übergabe eines Adroßwortos B 36 geschaltot. Unter Steuerung durch dio Adreßformungsdaton APD 32 werden im Adroßformor 31 die Bitstellen des Adreßwortes B 36 invertiert und/oder umgestellt. Am Ausgang des Adroßfotmors 31 steht die Bildspeicheradresse B' 37 zur Übergabe an don Bildspeicher zur Adressierung des Bildspeicherinhaltes. Das Signal „Start Spoicherzyklus" 19 wird durch don Adreßdokoder 18 erst aktiviert, wenn die Bildspeicheradresse B' 37 am Ausgang des Adreßformere 31 stabil anliogt. Das Sijnnl „Statt Speicherzyklus" 19 dient gleichzeitig als Strobesignal für dlo in den Bildspeicher einzuschreibenden Daten. Ist ein Bildspeichorzyklus beendet, generiert der Bildspeicher ein Signal „Ende Spoicherzyklus" 38. Dieses Signal wird durch din Uildsteueroinhelt 8 auf die Steuorloitungon 7 des Blldspelcherbusses 4 als Signal „Ende Zyklus" 39 weitergelebt. Das Signal ündo Zyklus" 39 wird ebenfalls zur Signalisierung des Abschlusses eines Schreibzyklusses auf das Parameterregister 20 durch den Adreßdekoder 18 gonorlort. Im Adreßdekoder 18 ist ein Adreßberoich im Adreßraum des Hostprozessors 1 einstellbar. Di s Parametorregistör 20 erfährt bei Stromzuschaltung eine ebenfalls einstellbare Anfangsinitialisierung. Die erfindungsgemaße Anordnung erlaubt auf Qrund dos Bildspeicherbusadapters 3 die Kopplung beliebiger Bildspeicher an boliebige Hostrechner. Zur weitoron Verdeutlichung soi für das Ausführungsbeispiel die Bitstellenzahl der physischen Adresse A oines 16-Bit-Hostprozessors m = 22, der virtuellen Adresse V des Hostprozessors, d.h. dor Adreßraum oines Programms, wolchos auf dem Hostprozessor abgearbeitet wird, η = 16, die Datenbreito 16bit, die kleinste adressierbare Einhoit ein 8-bit-Byte. Weiterhin sei angenommen, daß der Hcstprozessor die obersten 3 KByte seines physischen Adreßraums zur Registeradressierunj benutzt. Dor Bildspeicher habe eine Organisation von 612 Zellen und 512 Spalten von 8-blt · Bytes. Damit ist die Bitstellenzahl der Bildspoichoradresse Bk= 18. Neben dor Durchschaltung der Mostprozessoradresse A und der Bildung der Steuersignale 7 auf dem Bildspeicherbus 4 obliegt dem Bildspeicherbusadapter 3 die Bildung von 16-bit-Datenworton aus den 8-bit-Pixeln des Bildspeichors bei wortweisem Zugriff dos Ho8tprozos8ors auf den Bildspeicher. Gemäß Fig. 3 bildet der Hostprozossor aus einer virtuellen Adresse V eine nhysiscno Adresse A. Der Adreßteil A_AB gibt an, ob der Operativspeicher oder ein für Bildspeicher vorgesehenes Adreßfenstor adressiert wird. Der Adreßteil A_Si adressiert ein Pixel im Adreßfenster. Der Algorithmus zur Bearbeitung des Bildspeicher inhaltes sei durch ein Programm auf dem Hostprozessor impiomentiert, welches in seinem virtuellen Adroßraum ein Feld (V| _ ,:vi) mit η s> I > 1 zur Bearbeitung des Bildspeichorinhaltes benutzt. Der Adressierungsmechanismus dos Hos'.prozossors erlaubt, dieses Feld an eine beliebige Stolle im Bildspeicher zu verschieben. Jedoch müssen für eine solche Operation zentiale Ressourcen des Hostprozessors in Anspruch genommen werden. In Multlprogrammsystemen ist dazu eine Synchronisation mit anderen Prozes8bn notwendig. Durch die Anwendung eines Adreßmodifikators je Bildspeicher wird dio Möglichkeit autonom für jedos Bild geschaffen. Dazu werden die Bits (a_k:a,) dos Adreßteiles A_Bi unter Steuerung durch die Adreßmodifikationsdoten AMD mit den Bits (pi,:pii ersetzt. Damit wird c'ie Festlegung eines Feldes im Bildspeicher über die Programmierung des Parameterregisters P zur Erzeugung einer Bildspeicheradresse B erreicht.

Der Adreßformer formt gemäß Fig.4 aus der Bildspeicheradresse B eine Bildspeicheradresse B' durch Vertauschen und/oder Invertierung jeweils der Hälfte der Bildspoicheradresse B unter Steuerung der Adroßformungsdaton AFD. Dadurch ergoben sich hier 8 mögliche Adressierungsmodi.

Die Felder AMD und AFD des Parameterregisters P gemäß FIg, 5 beinhalten die Steuerbits für die Adroßmodifikation und Adreßformung. Im Feld AMD legen die Bits Mi mit i = 12,..., 17 die zu maskierenden und die Werte F, zu ersetzenden Bitstollon der physischen Hostprozessoradresse A fest. Das Feld AFD gibt die Adressierungsmodi eines Adrnßformors gemäß Fig.4 mit Adressierung von links nach rechts oder rechts nach links RL, von oben nach unten oder unten nach oben OU und das zeilenweise uder spaltenweise Adressieren ZS an. Das Bit ON des Parameterregisters P erlaubt die Zu- und Abschaltung des Bildspeichers, um mehrere Bildspeicher In einem Adreßfenster des Adreßraums des Hostprozessors adressieren zu können. Fig. β verdeutlicht die Anwendung der Adressierungsmodi bei Adreßformung. Dabei ist im Adreßraum des Bildspeichors B, B' durch Adreßmodifikation ein durch ein Programm auf dom Hostrechner adrossierbares Fp'd B_M festgelegt. Durch Adreßformung ist die relative Startadresse des Feldes B_M (0), (1),..., (7) an die in Fig.6 bezeichnete Stolle gelogt. Der Pfeil zeigt die Adressierungsrichtung für die nächstfolgenden Adressen im Feld B_Mfi mit j = 0,1,..., 7. Durch die Adreßformung werden für Bildverarbeitungsalgorithmen wichtige Effekte wie Drehung und Spiegelung des Bildspeicherinhaltes erreicht. Fig. 7 verdeutlicht eine Möglichkeit der Anordnung von vier Bildspeichern B1, B 2, B3, B4 mit den entsprechenden Parameterregistern P1, P2, P3, P4 im Adreßraum des Hostprozessors A mit dom Oporativspoicheradreßraum OP. Die Adressen der Parameterregister befinden sich im für Register vorgegebenen Adreßraum des Hostprozessors. Dio Bilder B1 und B 2 sowie B3 und B4 belogen jeweils identische Adressen. Welches Bild adressiert worden kann, wird durch die Programmierung der Bits ON der Parameterregister bestimm!.

Claims (5)

1. Anordnung zur Kopplung von digitalen Bildspeichern, die über jeweilige Busleitungen mit einem Spezialprozessor verbunden sind, an einen Hostprozessor, der über einen weiteren Bus mit zugehörigen F.in-/Ausgaboeinheiten verbunden ist, bestehend aus einem Bihtepeicherbusadaptor, einem Bildspeicherbus mit Adreß-, Daten- und Steuorleitungen und mehreren Bildstouereinheiten, dadurch gekennzeichnet, daß an den Bus (13) zwischen Hostorozassor (1) und Operativspeicher (2) der Bildspeicherbusadapter (3) angeschlossen ist, dieser mit den den Bildupeicherbus (4) bildenden Adreßleltungon (5), Datenleitungen (6) und Stouerloitungen (7) verbunden Ist, wobei diese ihrerseits mit einer odor mehreren Bildsteuerelnhüiten (8) verbunder, sind, die jeweils mit einem Bildspeicher (9) zusammengoschsltet sind, so daß eine unmittelbare Adressierung der Bildspeicherdaten durch den Hostprozessor in dessen Adreßraum bei durch den Hostprozessor programmierbarer Adreßrtianipulation ermöglicht wird.

2. Anordnung nach Punkt 1, dadurch gekennzeichnet, d.iß die Biidsteuereinhoit (8) einen Adroßdekoder (18), ein Paramoterregister (20), einen Adroßmodifikator (29), einen Adroßformer (31) und mehrere Busompfänger/-sender (27) enthält, wobei die Busempfängor/· sender (27)eingangssoitig mit den Datenleitungen (28) undderStouerleitung „Lesen/ Schreiben" (23) des Bildspeicherbusses (4) vorbunden sind, ausgangsseitig mit den Datenleitungen zum Bildspeicher (26) und vom Bildspeicher (25) verbunden sind, der Adreßdekoder (18) eingangsseitlg mit den Adreßleitungen Α_ΛΒ (15), den leitungen „Start Zyklus" (16) und „Register adressiert" (17) des Bildspeicherbusses (4) und der Leitung „Ende Speicherzyklus" (38) des Bildspeicher (9) verbunden sind, und dessen Ausgänge „Ende Zyklus" (39) mit dem Bildspeicherbus (4), „Register ausgewählt" (21) mit dem Parameterregistor (20) und „Start Speicherzyklus" (19), das über das durch den Ausgang ON (34) des Parameterregisters (20) gesteuerte Tor (33) mit dem Bildspeicher (9) verbunden sind, während das Parameterregister (20) eingangsseitig mit den Datenleitungen (22) des Bildspeicherbusses (4) und die Ausgänge des Parameterregisters (20) „Adreßmodifikationsdaten" (30) mit dem Adreßmodifikator (29) und „Adreßformungsdaten" (32) mit dem Adroßformer (31) verbunden sind, wobei die Adreßeingänge des Adreßmodifikators (29) mit den Adreßleitungen (35) des Bildspeichorbusses (4), die Adreßeingönge des Adreßformers (31) mit den Ausgängen B (36) des Adreßmodifikators (29) und die Ausgänge B' (37) des Adreßformers (31) mit den Adreßeingängen des Bildspeichors (9) verbunden sind.

3. Anordnung nach Punkt 1, dadurch gekennzeichnet, daß eine Anpassung beliebiger Bildspeicher an beliebiger Hostprozessoren möglich ist.

4. Anordnung nach Punkt 2, dadurch gekennzeichnet, daß alle Bestandteile der Bildsteuereinheit (8) logisch-kombinatorische Schaltungen sind, und damit alle Prozesse des Zugriffs auf die Bildspeicherinhalte und die Parameterregister (20) automatisch asynchrone Prozesse zur sequentiellen Arbeitsweise des Hostprozessors sind.

5. Anordnung nach Punkt 2, dadurch gekennzeichnet, deß durch beliebige Adreßmodifikation bei gleichbleibender Bitsiellenzahl des Adreßwortes eine hardwaremäßigo Unterstützung von Bildverarbeitungsalgorithmen gewährleistet ist.