DE2747304A1 - Einrichtung zur mikrobefehlssteuerung - Google Patents
Einrichtung zur mikrobefehlssteuerungInfo
- Publication number
- DE2747304A1 DE2747304A1 DE19772747304 DE2747304A DE2747304A1 DE 2747304 A1 DE2747304 A1 DE 2747304A1 DE 19772747304 DE19772747304 DE 19772747304 DE 2747304 A DE2747304 A DE 2747304A DE 2747304 A1 DE2747304 A1 DE 2747304A1
- Authority
- DE
- Germany
- Prior art keywords
- control signals
- operation control
- decoder
- data
- control
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/22—Microcontrol or microprogram arrangements
- G06F9/226—Microinstruction function, e.g. input/output microinstruction; diagnostic microinstruction; microinstruction format
Landscapes
- Engineering & Computer Science (AREA)
- Software Systems (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Executing Machine-Instructions (AREA)
- Information Transfer Systems (AREA)
- Advance Control (AREA)
Description
27A7304
Anmelderin: IBM Deutschland GmbH
Pascalstraße 1OO 7000 Stuttgart 80 jo/bm
Die Erfindung betrifft eine Einrichtung in einer modular aufgebauten
Datenverarbeitungsanlage zur Mikrobefehlssteuerung nach den Oberbegriff des Anspruchs 1.
Elektronische Digitalrechner bestehen im allgemeinen, wie Fig. 1 zeigt, aus einem Speicher (ST) 1, einem Rechenwerk
S(ALU) 2, einem Steuerwerk (CONTR) 3, den peripheren Ein-/ Ausgabegeräten (I/O) 4 sowie einem diese genannten Einheiten
'verbindenden Leitungssystem 5.
Moderne Steuerwerke sind meist so aufgebaut, daß sie die
Befehle der Maschinensprache, also die Maschinenbefehle, interpretativ, d.h. aufgelöst in eine Folge von Mikrobefehlen,
ausführen. Die Gesamtheit der Mikrobefehle oder das Mikroprogramm ist allgemein, wie Fig. 2 zeigt, in einem Mikroprogrammspeicher
(μ-ST) 20 gespeichert. Zur Ansteuerung dieses Mikroprogrammspeichers 20 über ein Adressenregister 21 gibt
es verschiedene Methoden. Nach einer dieser Methoden wird beispielsweise
der Maschinenbefehl als Adresse zur Ansteuerung 'einer bestimmten Speicherstelle im Mikroprogrammspeicher 20
!verwendet, in der dann der erste Mikrobefehl für die Interpretation
dieses Maschinenbefehls gespeichert ist. Die Adressen; für die Folgebefehle können hierbei in dem jeweils ausgelesenenj
Mikrobefehl enthalten sein, so daß auf diese Weise die Mikrobefehle für die Interpretation eines Maschinenbefehls aneinander
gereiht werden können.
Ein Mikrobefehl besteht meistens aus einem Operationscode zur Angabe der auszuführenden Operation sowie aus Adressenfeldern
für die beiden Operanden OPD 1 und OPD 2 sowie, wenn beim vorher
ge 976 031 909817/0330
erwähnten Beispiel geblieben wird, ein Adressenfeld zur Aufnahme der Adresse des nächsten Mikrobefehls aus dem Mikroprogrammspeicher
20. Im folgenden sei nun die weitere Behandlung des Operationscodes betrachtet, der aus dem Mikroprogrammspeicher
20 in ein Operationscoderegister (OP-REG) 22 gelangt. Von dort wird er einem Operationsdecodierer (OP-DEC)
23 zugeführt, der den Operationscode in Operationssteuersignale umsetzt, die an seinem Ausgang auf eine Anzahl von Steuerlei- |
tungen bereitgestellt werden, die zu den Steuerelementen des | Datenflusses (im wesentlichen Ein-/ und Ausgangstorschaltungen,
die bestimmten Systemkomponenten vor- oder nachgeschaltet ι sind) führen, dann mit Hilfe dieser Operationssteuersignale
!gesteuert, d.h. geöffnet oder geschlossen werden.
j In Fig. 2 sind die Steuerelemente des Datenflusses (DF-CONTR) j24 als eine kompakte Einheit dargestellt. In Wirklichkeit sind
'sie jedoch verstreut an vielen Stellen in einer Datenverarbeii
tungsanlage angeordnet.
tungsanlage angeordnet.
Insbesondere bei einem modularen Aufbau einer digitalen Datenverarbeitungsanlage kann auch der Datenflußsteuerung 24
ein modularer Aufbau gegeben werden, wie er beispielsweise in Fig. 3 dargestellt ist. Hier besteht die Datenverarbeitungsanlage
aus den Verarbeitungsmoduln (U1 bis U4) 32 bis 35. Es ist in dieser Figur zu erkennen, daß zwischen dem Operationsdecodierer
31 und der Datenflußsteuerung in den Verarbeitungsmoduln
ein weit verzweigtes Steuerleitungsnetz vorgesehen werden muß, um alle Steuerungsaufgaben des Steuerwerkes durchführen
zu können. Bei weiter von dem Operationsdecodierer 31 entfernt liegenden modularen Einheiten der Datenflußsteuerung in den
Verarbeitungsmoduln ergibt sich hier durch eine unter Umständen ungünstige Leitungsführung ein Nachteil in konstruktiver
Hinsicht, der weiterhin noch dann vergrößert wird, wenn bei einem Aufbau einer solchen digitalen Datenverarbeitungsanlage
aus Halbleitermoduln, die in höchster Integrationsdichte die
GE 976 031
909817/0330
,erforderlichen Schaltkreise tragen, die Anzahl der Anschlußstifte,
die die Verbindung der integrierten Schaltkreise mit der äußeren Welt herstellen, nicht beliebig groß gemacht wer-
;den kann, da konstruktive Restriktionen dieses verbieten.
Die Aufgabe der vorliegenden Erfindung ist es daher, eine Lösung anzugeben, die diese nachteiligen konstruktiven Bedingungen
für die Leitungsführung zwischen dem Operationsdecodierer einer elektronischen Datenverarbeitungsanlage einerseits und
den Elementen der Datenflußsteuerung andererseits überwindet.
Gelöst wird diese Aufgabe der Erfindung durch die im Hauptanspruch
angegebenen Merkmale.
Vorteilhafte Weiterbildungen und Ausgestaltungen sowie weitere technische Merkmale des Gegenstandes der Erfindung sind den
Unteransprüchen zu entnehmen.
JDurch die vorliegende Erfindung wird also der Vorteil erzielt,
daß die durch Konstruktion und Technologie bedingte ungünstige Leitungsführung der Operationssteuerleitungen bei bekannten
elektronischen Datenverarbeitungsanlagen insbesondere der unteren Leistungsklasse verbessert werden konnte.
Im folgenden wird ein Ausführungsbeispiel der Erfindung beschrieben. Die hierzu verwendeten Fign. 1 bis 3 dienen zur
Veranschaulichung der Nachteile bekannter modular aufgebauter digitaler Datenverarbeitungsanlagen und somit zum besseren
Verständnis der Erfindung, die Fign. 4 bis 7 zur Erläuterung eines Ausführungsbeispiels.
Es zeigen im einzelnen:
Fig. 1 das Blockschaltbild bekannter elektronischer Datenverarbeitungsanlagen,
GE 976 031
909817/0330
Fign. 2 u. 3 Blockschaltbilder des Steuerwerks von elektronischen Datenverarbeitungsanlagen beispielsweise
nach Fig. 1,
Fig. 4 in schematischer Darstellung einen Operanden im Speicherdatenregister, bei dem nicht alle Bitstellen
für die Durchführung eines bestimmten Mikrobefehls benötigt werden,
Fign. 5 bis Blockschaltbilder der Datenflußsteuerung
7 gemäß der vorliegenden Erfindung.
Fig. 2 verdeutlicht im wesentlichen das Prinzip von Steuerwerken
bekannter elektronischer Datenverarbeitungsanlagen, [die Maschinenbefehle mittels einer Folge von Mikrobefehlen
ausführen. Die Mikrobefehle sind im Mikroprogrammspeicher 20 untergebracht, der über ein Adressenregister 21 im allgemeinen
(nur zum Auslesen der Befehle angesteuert wird. Die Adresse
wird über das ODER-Tor 28 in das Adressenregister 21 übertragen. Handelt es sich um die erste Adresse einer Mikrobefehls
folge, so wird diese im allgemeinen über die Leitung 29a von einem nicht dargestellten Maschinenbefehlsspeicher her übertragen.
Bei bestimmten Steuerwerkstypen gelangen dann die Adressen der Folgebefehle, die eine Mikrobefehlsroutine bilden,
über die Leitung 29b und das ODER-Tor 21 in das Adressenregister 21 des Mikroprogrammspeichers 20. Es ist hierbei vorausgesetzt,
daß der jeweils aus dem Mikroprogrammspeicher 20 ausgelesene Mikrobefehl die Folgeadresse in einem besonderen
Adressenfeld enthält, das seinen festen Platz im Mikrobefehlsformat hat. Dieses Adressenfeld ist mit einem Befehlsadressenregister
(NI-ADR) 27 für die temporäre Aufnahme der Adresse des nächsten Mikrobefehls verbunden.
Der Vollständigkeit halber sei erwähnt, daß auch die Felder für die Operandenadressen mit entsprechenden Registern
GE976031 909817/0330
(OPD1-ADR) 25 und (OPD2-ADR) 26 für die Zwischenspeicherung '
der Operandenadressen verbunden sind. Der Inhalt der Register ] 22, 25, 26 und 27 stellt somit ein vollständiges Mikrobefehlswort u-INST dar.
Der für die Erfindung wesentliche Teil steht jedoch im Zusam-
imenhang mit dem Operationscodeteil des Mikrobefehlswortes μ-INST, der nach seinem Auslesen aus dem Mikroprogrammspeicher
20 im Operationscoderegister (OP-REG) 22 zwischengespeichert wird. Von dort gelangt der Operationscode in den Operationscodedecodierer
(OP-DEC) 23. Die Aufgabe dieses Operationscodedecodierers 23 besteht darin, den Operationscode in Steuer-;
signale umzusetzen, die auf individuellen Ausgangsleitungen
!dieses Operationscodedecodierers erscheinen und zu den Steuertoren
des Datenflusses übertragen werden, die in Fig. 2 pauschal als Datenflußsteuerung (DF-CONTR) 24 dargestellt sind.
Diese Tore sind beispielsweise Ein- und Ausgangstore einer arithmetischen und logischen Einheit.
Wie in der Einleitung bereits erwähnt wurde, ergibt sich, insbesondere bei einem modularen Aufbau der Datenverarbeitungs
anlage ein kompliziertes Leitungsnetz, das die Ausgänge des Operationsdecodierers mit den verschiedenen Steuertoren des
Datenflusses, wie. Fig. 3 zeigt, verbindet. Die hier dargestellten
Moduln 32 bis 35 sind Bausteine der Datenverarbeitungsanlage, die jeweils auch Steuerelemente der Datenflußsteuerung
24 beinhalten. Aus diesem Grunde ergibt sich, wie Fig. 3 zeigt, ein ganz bestimmtes Steuerleitungssystem,
das sich von dem Operationscodedecodierer 31 zu den Verarbeitungsmoduln 32 bis 35 erstreckt. Die genannten Verarbeitungsmoduln
sind ferner mit einer Datensammelleitung (DB) 37 verbunden, die den Informationsfluß zwischen dem Speicherdatenregister
(SDR) 36 und den Verarbeitungsmoduln 32 bis 35 in beiden Richtungen übernimmt. Die Breite dieser Datensammelleitung
37, die der Breite des Speicherdatenregisters 36
GE 976 031
909817/0330
angepaßt ist, kann beispielsweise den in Fig. 4 dargestellten j jUmfang von 32 Bits aufweisen. Im allgemeinen verfügen auch die !
über die Datensammelleitung 37 übertragenen Operanden über diese Breite, wie Fig. 4 ebenfalls zeigt.
In jeder Datenverarbeitungsanlage gibt es eine Gruppe von Mikrobefehlen, beispielsweise solche, die sich mit Speicher-Jschutzschlüsseln
oder dem Aufbereiten virtueller Speicheradressen in Anlagen mit virtuellem Speicherkonzept befassen, bei
idenen nicht alle Bits eines Operanden voll ausgenutzt werden. Geht man von einem Beispiel aus, wie es in Fig. 4 gezeigt ist,
|dann stehen bei Mikrobefehlen derartiger Gruppen Operanden |Zur Verfügung, deren Bits 28 bis 31 für die Operandendarstellung
nicht benötigt werden und daher für weitere Steueraufgaben verwendet werden können. Da diese Datensammelleitung zu
allen Verarbeitungsmoduln 32 bis 35 führt, können diese nicht benutzten Bitstellen 28 bis 31 auch in allen diesen Verarbeitungsmoduln
ausgewertet werden.
In Fig. 5 ist nun dargestellt, wie Steuerleitungen des Operationscodedecodierers
31 bei bestimmten Verarbeitungsmoduln, z.B. 32(Leingespart werden können, wenn die den Bitstellen
28 bis 31 zugeordneten Leitungen der Datensammelleitung 37 bei Mikrobefehlen bestimmter, bereits erwähnter Gruppen, für
die übertragung von Operationssteuersignalen mitbenutzt werden. Es kann hierbei so vorgegangen werden, daß beispielsweise
zwei Ausgangsleitungen 50 des Operationscodedecodierers 31 quasi zur Adressierung eines zusätzlichen Decodierers in
allen Verarbeitungsmoduln 32 bis 35 verwendet werden kann. In diesem Falle gelangen vier Steuerbits, die in den nicht benutzten
Bitstellen 28 bis 31 eines Operanden untergebracht sind zu dem Zusatzdecodierer 51 und sie werden dort in Signale zur
Steuerung eines Teildatenflusses der Datenverarbeitungsanlage verwendet. Die Eingangsdaten der Datensammelleitung 37 werden
in dem Verarbeitungsmodul 32aim Register 52 zwischengespei-
bE976031 909817/0330
chert, dessen letzte vier Bitstellen 28 bis 31 mit dem Zusatz-j
decodierer 51 verbunden sind. Diese vier Steuerbits werden in i den Decodierungsvorgang des Decodierers zur Bildung der Steuer-j
signale für die entsprechenden Torschaltungen im Datenfluß des Verarbeitungsmoduls 32o.mit verwendet. Die Ausgangsleitungen
|des Operationscodedecodierers 31 werden, wie Fig. 5 zeigt, als Vielfachverzweigung auch zu den Verarbeitungsmoduln
j33 bis 35 geführt, so daß die Steuersignale auch zu diesen
!gelangen können.
j
j
Fig. 6 zeigt weiter, wie zwei Steuerbits des Operationscodedecodierers,
die über die Leitungen 50 übertragen werden, !zur Selektion von Zusatzdecodierern 60, 61 in den verschiedenen
Moduln 32, 33 eingesetzt werden können. Der Zusatzdecodierer 60 im Verarbeitungsmodul 32 ist dann adressiert,
wenn die beiden Steuerleitungen 50 eine binäre Eins führen. Der Zusatzdecoder 61 im Modul 33 ist dagegen adressiert, wenn
die rechte Steuerleitung 50 eine binäre Null und die linke iSteuerleitung 50 eine binäre Eins führt. Die Register 67
,und 68 haben die gleiche Funktion wie das Register 52 in Fig. 5, die darin besteht, die über die Datensamme1leitung
übertragenen Daten, beispielsweise die Operanden, zwischenzuspeichern. Die jeweiligen Ausgangssignale der Zusatzdecodierer
60 und 61 dienen zur Steuerung der Teildatenflüsse
65 und 66 in den einzelnen Moduln.
'Die zuvor erwähnte Adressierung der verschiedenen Zusatz-'decodierer
60 und 61 über die Steuerleitungen 50, die UND-Tore 62 und 63 sowie der Inverter 64 ist von der verwendeten
Datenverarbeitungsanlage abhängig und nicht in allen Fällen
E erforderlich, wie beispielsweise aus Fig. 5 hervorgeht, wo
mlich die Ausgangsleitungen des Operationsdecodierers 31 im itungsvielfach zu allen Verarbeitungsmoduln 32 bis 35 geführt
sind. Die Operationssteuersignale bilden bei der genann-
GE 976 031
909817/0330
!ten Art von Mikrobefehlen zusammen mit den Steuersignalen in !
•den Bitpositionen 28 bis 31 der nicht voll ausgenutzten Ope- j
randen die Eingangsinformation des jeweiligen Zusatzdecodierers.
Die Operationssteuersignale für die Steuerung des Teildatenflusses
in den einzelnen Verarbeitungsmoduln 32 bis 35 besteht somit aus einem ersten Teil von Operationssteuersignalen, die
vom Operationscodedecodierer 31 geliefert werden. Der zweite Teil der Operationssteuersignale wird über die nicht benützten
Bitstellen bestimmter Operanden bestimmter Mikrobefehle zu den Teildatenflußsteuerungen übertragen.
Der zweite Teil der Operationssteuersignale kann nun entweder bei der Programmierung erstellt und bei der Anfangsprogrammladung
in die für die Operationssteuerung zur Verfügung gestellten Bitstellen der Operanden eingegeben werden.
Eine schaltkreisgesteuerte Lösung für die Eingabe des zweiten Teils der Operationssteuersignale in diese leeren Operandenbitstellen
zeigt Fig. 7. An die Ausgangsleitung des Operationscoderegisters 30, die zum Operationscodedecodierer 31
führt, ist eine Zweigleitung angeschlossen, die mit einem Adressenregister 71 verbunden ist. In dieses Register gelangt
also der Operationscode eines Mikrobefehls, der bezüglich des
Operationssteuersignalspeichers (OP-S) 70 als Adresse aufzufassen ist. Mit dem Operationscode als Adresse wird somit
dieser Operationssteuersignalspeicher 70 adressiert und an der adressierten Speicherstelle die vier Bits ausgelesen, die die
Bits 28 bis 31 des Operanden bilden sollen, der zum Transport des zweiten Teiles der Operationssteuersignale zu den entsprechenden
Verarbeitungsmoduln dienen soll.
GE 976 031
909817/0330
27A7304
Während also der operandensignifikante Teil, das sind im vorliegenden
Beispiel die Bits 0 bis 27, aus dem Speicher der Datenverarbeitungsanlage in das Speicherdatenregister 36
gelangt, werden die Operationssteuersignale, die den zweiten Teil der Operationssteuersignale bilden, über ein ODER-Tor 72
in die Bitstellen 28 bis 31 des Speicherdatenregisters übertragen. Von dort gelangen sie, wie bereits ausführlich erläutert
wurde zu den gewünschten Verarbeitungsmoduln 32 bis 35. Werden dagegen vom Speicher der Datenverarbeitungsanlage Operanden
übertragen, deren volle Bitbreite von 0 bis 31 für ihre Darstellung benötigt wird, die also für Steuerungsaufgaben,
wie sie zuvor beschrieben wurden nicht benötigt werden und sie auch nicht brauchbar sind, dann gelangen, wie Fig. 7 zeigt,
die Bits 28 bis 31 über den anderen Eingang des ODER-Tores 72 aus dem Speicher in das Speicherdatenregister 36.
Je nach System und Anordnung der verwendeten elektronischen Datenverarbeitungsanlage kann es erforderlich sein, dem
Adressenregister 71 einen Decodierer vorzuschalten, um einmal
zu verhindern, daß unerwünschte Kombinationen des Operationscodes zu gültigen Adressen des Operationssteuersignalspeichers
70 führen und zum anderen um zu einer kompakteren Darstellung der Adressen für den Operationssteuersignalspeicher
70 zu gelangen.
GE 976 031 ~
909817/0330
Claims (1)
- ^27473 Oi PATENTANSPRÜCHE |^ i1.) Einrichtung in einer modular aufgebauten Datenverarbeitungsanlage zur Mikrobefehlssteuerung mit einem Operationscode-Register, einem Operationscodedecodierer und einer Datenflußsteuerung, dadurch gekennzeichnet, daß zur Reduktion der Zahl der Operationssteuerleitungen (53; Fig. 5) zwischen j dem zentralen Operationscodedecodierer (31) und be- i stimmten Verarbeitungsmoduln der Datenflußsteuerung (65, 66; Fig. 6), die nur solche Mikrobefehle auszuführen haben, die sich auf mindestens einen Operanden beziehen, dessen Bitbreite nicht voll ausgenutzt ist, jeweils ein Zusatzdecodierer (60, 61) vorgesehen ist, der Datenflußsteuersignale aus einem ersten Teil von Operationssteuersignalen des zentralen Operationscodedecodierers und einem zweiten Teil von Operationssteuersignalen erzeugt, die im nicht benutzten Teil der genannten Operanden untergebracht sind.Einrichtung nach Anspruch 1, dadurch gekennzeichnet, daß der erste Teil der Operationssteuersignale, die zu den entsprechenden Verarbeitungsmoduln (32, 33; Fig. 6) übertragen werden als Adressensignale nach ihrer Decodierung zur Einschaltung eines ausgewählten Zusatzdecoders (65, 66) verwendet werden.Einrichtung nach Anspruch 1 und/oder 2, dadurch gekennzeichnet, daß der zweite Tsil der Operationssteuersignale in einem Datenregister (67, 68; Fig. 6) zwischengespeichert wird.GE976031 909817/03304. Einrichtung nach einem oder mehreren der Ansprüche1 bis 3, dadurch gekennzeichnet, daß der zweite Teil der Operationssteuersignale mit dem Laden des Datenspeichers in die entsprechenden nicht benutzten Bitstellen eingegeben wird.5. Einrichtung nach einem oder mehreren der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß der zweite Teil der Operationssteuersignale einem zusätzlichen Operationssteuersignalspeicher (70; Fig. 7) mit dem Operationscode als Adresse entnommen und über ein ODER-Tor (72) in den nicht benutzten Teil des genannten Operanden übertragen wird.GE 976 031909817/0330
Priority Applications (14)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE2747304A DE2747304C3 (de) | 1977-10-21 | 1977-10-21 | Einrichtung zur Mikrobefehlssteuerung |
GB19322/78A GB1587109A (en) | 1977-10-21 | 1978-05-12 | Data processing apparatus |
AT0583178A AT382029B (de) | 1977-10-21 | 1978-08-10 | Einrichtung zur mikrobefehlssteuerung |
US05/934,781 US4231085A (en) | 1977-10-21 | 1978-08-18 | Arrangement for micro instruction control |
ES473022A ES473022A1 (es) | 1977-10-21 | 1978-09-01 | Disposicion en una instalacion de tratamiento de datos cons-tituida de modo modular |
JP53112473A JPS6042966B2 (ja) | 1977-10-21 | 1978-09-14 | デ−タ処理システム |
IL55610A IL55610A (en) | 1977-10-21 | 1978-09-20 | Arrangement for micro instuction control |
SE7809867A SE435111B (sv) | 1977-10-21 | 1978-09-20 | Anordning i ett modulert strukturerat databehandlingssystem for mikroinstruktionsstyrning |
CH1001078A CH632349A5 (de) | 1977-10-21 | 1978-09-26 | Einrichtung zur mikrobefehlssteuerung. |
IT28239/78A IT1159143B (it) | 1977-10-21 | 1978-09-29 | Apparecchiatura di controllo mediante microistruzioni |
FR7828926A FR2406851B1 (fr) | 1977-10-21 | 1978-10-02 | Dispositif de commande d'un systeme de traitement de donnees |
CA312,702A CA1103366A (en) | 1977-10-21 | 1978-10-04 | Arrangement for micro instruction control |
BR7806844A BR7806844A (pt) | 1977-10-21 | 1978-10-16 | Dispositivo para controle de microinstrucoes |
AU40856/78A AU518841B2 (en) | 1977-10-21 | 1978-10-19 | Arrangement for micro instruction control |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE2747304A DE2747304C3 (de) | 1977-10-21 | 1977-10-21 | Einrichtung zur Mikrobefehlssteuerung |
Publications (3)
Publication Number | Publication Date |
---|---|
DE2747304A1 true DE2747304A1 (de) | 1979-04-26 |
DE2747304B2 DE2747304B2 (de) | 1980-06-26 |
DE2747304C3 DE2747304C3 (de) | 1981-03-26 |
Family
ID=6021951
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE2747304A Expired DE2747304C3 (de) | 1977-10-21 | 1977-10-21 | Einrichtung zur Mikrobefehlssteuerung |
Country Status (14)
Country | Link |
---|---|
US (1) | US4231085A (de) |
JP (1) | JPS6042966B2 (de) |
AT (1) | AT382029B (de) |
AU (1) | AU518841B2 (de) |
BR (1) | BR7806844A (de) |
CA (1) | CA1103366A (de) |
CH (1) | CH632349A5 (de) |
DE (1) | DE2747304C3 (de) |
ES (1) | ES473022A1 (de) |
FR (1) | FR2406851B1 (de) |
GB (1) | GB1587109A (de) |
IL (1) | IL55610A (de) |
IT (1) | IT1159143B (de) |
SE (1) | SE435111B (de) |
Families Citing this family (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4394736A (en) * | 1980-02-11 | 1983-07-19 | Data General Corporation | Data processing system utilizing a unique two-level microcoding technique for forming microinstructions |
US5448519A (en) * | 1984-10-05 | 1995-09-05 | Hitachi, Ltd. | Memory device |
US6028795A (en) | 1985-09-24 | 2000-02-22 | Hitachi, Ltd. | One chip semiconductor integrated circuit device having two modes of data write operation and bits setting operation |
US5450342A (en) * | 1984-10-05 | 1995-09-12 | Hitachi, Ltd. | Memory device |
US5175838A (en) * | 1984-10-05 | 1992-12-29 | Hitachi, Ltd. | Memory circuit formed on integrated circuit device and having programmable function |
US4771405A (en) * | 1986-04-14 | 1988-09-13 | Motorola, Inc. | Hidden control bits in a control register |
US4812989A (en) * | 1986-10-15 | 1989-03-14 | Amdahl Corporation | Method for executing machine language instructions |
DE3901353A1 (de) * | 1989-01-18 | 1990-07-19 | Siemens Ag | Verfahren und anordnung zur erhoehung der anzahl von ueber eine schnittstelle zwischen zwei einheiten einer dva zu uebertragenden informationsworte |
WO1991011765A1 (en) * | 1990-01-29 | 1991-08-08 | Teraplex, Inc. | Architecture for minimal instruction set computing system |
JP7103428B2 (ja) * | 2018-11-13 | 2022-07-20 | 株式会社村田製作所 | 貼付型深部体温計 |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE1101823B (de) * | 1956-12-12 | 1961-03-09 | S E A Soc D Electronique Et D | Numerisches elektrisches Rechengeraet |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3774166A (en) * | 1963-09-30 | 1973-11-20 | F Vigliante | Short-range data processing transfers |
US3380025A (en) * | 1964-12-04 | 1968-04-23 | Ibm | Microprogrammed addressing control system for a digital computer |
US3343141A (en) * | 1964-12-23 | 1967-09-19 | Ibm | Bypassing of processor sequence controls for diagnostic tests |
US3889242A (en) * | 1971-10-04 | 1975-06-10 | Burroughs Corp | Modifiable computer function decoder |
US3748649A (en) * | 1972-02-29 | 1973-07-24 | Bell Telephone Labor Inc | Translator memory decoding arrangement for a microprogram controlled processor |
US3760369A (en) * | 1972-06-02 | 1973-09-18 | Ibm | Distributed microprogram control in an information handling system |
US3800293A (en) * | 1972-12-26 | 1974-03-26 | Ibm | Microprogram control subsystem |
US3821715A (en) * | 1973-01-22 | 1974-06-28 | Intel Corp | Memory system for a multi chip digital computer |
DE2440390B2 (de) * | 1974-08-23 | 1976-10-07 | Philips Patentverwaltung Gmbh, 2000 Hamburg | Elektronischer rechner |
US3958227A (en) * | 1974-09-24 | 1976-05-18 | International Business Machines Corporation | Control store system with flexible control word selection |
US4173041A (en) * | 1976-05-24 | 1979-10-30 | International Business Machines Corporation | Auxiliary microcontrol mechanism for increasing the number of different control actions in a microprogrammed digital data processor having microwords of fixed length |
US4156279A (en) * | 1977-11-22 | 1979-05-22 | Honeywell Information Systems Inc. | Microprogrammed data processing unit including a multifunction secondary control store |
-
1977
- 1977-10-21 DE DE2747304A patent/DE2747304C3/de not_active Expired
-
1978
- 1978-05-12 GB GB19322/78A patent/GB1587109A/en not_active Expired
- 1978-08-10 AT AT0583178A patent/AT382029B/de not_active IP Right Cessation
- 1978-08-18 US US05/934,781 patent/US4231085A/en not_active Expired - Lifetime
- 1978-09-01 ES ES473022A patent/ES473022A1/es not_active Expired
- 1978-09-14 JP JP53112473A patent/JPS6042966B2/ja not_active Expired
- 1978-09-20 IL IL55610A patent/IL55610A/xx unknown
- 1978-09-20 SE SE7809867A patent/SE435111B/sv unknown
- 1978-09-26 CH CH1001078A patent/CH632349A5/de not_active IP Right Cessation
- 1978-09-29 IT IT28239/78A patent/IT1159143B/it active
- 1978-10-02 FR FR7828926A patent/FR2406851B1/fr not_active Expired
- 1978-10-04 CA CA312,702A patent/CA1103366A/en not_active Expired
- 1978-10-16 BR BR7806844A patent/BR7806844A/pt unknown
- 1978-10-19 AU AU40856/78A patent/AU518841B2/en not_active Expired
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE1101823B (de) * | 1956-12-12 | 1961-03-09 | S E A Soc D Electronique Et D | Numerisches elektrisches Rechengeraet |
Also Published As
Publication number | Publication date |
---|---|
IT1159143B (it) | 1987-02-25 |
ES473022A1 (es) | 1979-03-16 |
DE2747304B2 (de) | 1980-06-26 |
JPS6042966B2 (ja) | 1985-09-26 |
CH632349A5 (de) | 1982-09-30 |
BR7806844A (pt) | 1979-06-05 |
IT7828239A0 (it) | 1978-09-29 |
GB1587109A (en) | 1981-04-01 |
DE2747304C3 (de) | 1981-03-26 |
CA1103366A (en) | 1981-06-16 |
IL55610A (en) | 1980-10-26 |
AU518841B2 (en) | 1981-10-22 |
IL55610A0 (en) | 1978-12-17 |
AT382029B (de) | 1986-12-29 |
SE7809867L (sv) | 1979-04-22 |
SE435111B (sv) | 1984-09-03 |
AU4085678A (en) | 1980-04-24 |
FR2406851A1 (fr) | 1979-05-18 |
JPS5466047A (en) | 1979-05-28 |
FR2406851B1 (fr) | 1986-04-11 |
US4231085A (en) | 1980-10-28 |
ATA583178A (de) | 1986-05-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE2755273C2 (de) | ||
DE1499722C2 (de) | Einrichtung zur Modifizierung von Informationswörtern | |
DE2515696C2 (de) | Datenverarbeitungssystem | |
DE2716369C2 (de) | ||
DE2540975C2 (de) | Datenverarbeitungseinrichtung zur Ausführung mehrerer gleichzeitig ablaufender Prozesse | |
DE1774296C2 (de) | Restruktuierbare Steuereinheit für elektronische Digitalrechner | |
DE2907181C2 (de) | Prozessor mit einem Befehlssatz-Modifizierregister | |
EP0097725B1 (de) | Einrichtung im Befehlswerk eines mikroprogrammgesteuerten Prozessors zur direkten hardwaregesteuerten Ausführung bestimmter Instruktionen | |
DE1549523B2 (de) | Datenverarbeitungsanlage | |
DE3688824T2 (de) | Datenverarbeitungssystem. | |
EP0010185B1 (de) | Virtuell-Adressiervorrichtung für einen Computer | |
DE2411963B2 (de) | Datenverarbeitungsanlage | |
DE69027932T2 (de) | Cpu-pipeline mit registerfile-bypass durch adressvergleich bei aktualisierungen/zugriffen | |
DE2719635A1 (de) | Anordnung fuer eine erweiterung einer mikroprogrammsteuerung einer datenverarbeitungsanlage | |
DE2117936A1 (de) | Mikroprogrammgesteuerte Zentraleinheit eines elektronischen Datenverarbeitungssystems | |
DE2339636A1 (de) | Programmsteuereinrichtung | |
DE2755616A1 (de) | Asymmetrischer multiprozessor | |
DE69130513T2 (de) | Verfahren zur Durchführung boolescher Operationen zwischen zwei beliebigen Bits von zwei beliebigen Registern | |
DE2533737A1 (de) | Datenprozessor | |
DE2747304C3 (de) | Einrichtung zur Mikrobefehlssteuerung | |
DE2835110A1 (de) | Schneller echtzeit-rechneremulator | |
DE3587517T2 (de) | Paralleler Registertransfermechanismus für Reduktionsprozessor zur Durchführung von Programmen die als binäre Graphen gespeichert sind und die Anwendungssprachenkodes ohne Variablen verwenden. | |
DE2245284A1 (de) | Datenverarbeitungsanlage | |
DE2349253C3 (de) | Rechnersystem | |
DE2412634A1 (de) | Kleinstrechenanlage |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OD | Request for examination | ||
C3 | Grant after two publication steps (3rd publication) | ||
8380 | Miscellaneous part iii |
Free format text: ANSPRUCH 3 IST NACHZUTRAGEN: EINRICHTUNG NACH ANSPRUCH 1 UND/ODER 2,DADURCH GEKENNZEICHNET, DASS DER ZWEITE TEIL DER OPERATIONSSTEUERSIGNALE IN EINEM DATENREGISTER (67,68 FIG. 6) ZWISCHENGESPEICHERT WIRD. |
|
8339 | Ceased/non-payment of the annual fee |