SE435111B - Anordning i ett modulert strukturerat databehandlingssystem for mikroinstruktionsstyrning - Google Patents
Anordning i ett modulert strukturerat databehandlingssystem for mikroinstruktionsstyrningInfo
- Publication number
- SE435111B SE435111B SE7809867A SE7809867A SE435111B SE 435111 B SE435111 B SE 435111B SE 7809867 A SE7809867 A SE 7809867A SE 7809867 A SE7809867 A SE 7809867A SE 435111 B SE435111 B SE 435111B
- Authority
- SE
- Sweden
- Prior art keywords
- control
- data
- bits
- data processing
- modules
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/22—Microcontrol or microprogram arrangements
- G06F9/226—Microinstruction function, e.g. input/output microinstruction; diagnostic microinstruction; microinstruction format
Description
.7809867-0 En mikroinstruktion innehåller vanligen en operationskod som specificerar den operation som skall utföras samt även adressfâlten för de två operanderna OPD l och OPD 2 samt vidare ett adressfålt för tillhanda- hållande av adressen för följande mikroinstruktion från mikroprogramminnet 20. Nedan kommer att beskrivas hur operationskoden, som överföres från mikroprogramminnet 20 till ett operationskodregister (OP-REG) 22, behandlas vidare. Från operationskodregistret kommer operationskoden att överföras till en operationsavkodare (OP-DEC) 23 som omvandlar operationskoden till operationsstyrande signaler, vilka avges på avkodarens utgång på ett antal styrledare som för till styrelement för dataflödet (speciellt in/ut-grind- kretsar som föregå eller följande vissa systemkomponenter), varvid styr- elementen stegvis styras, d.v.s. öppnas eller slutas, medelst dessa operationsstyrsignaler.
I fig. 2 visas styrelementen för dataflödet (DF-CONTR) 2Ä såsom en kompakt enhet. I praktiska fall är de dock utplacerade till olika punkter inom databehandlingssystemt.
Speciellt i de fall då man använder modulärt strukturerade digitala databehandlingssystem kommer dataflödesstyrenheten 2% att också vara modulärt strukturerad, såsom t.ex. visas i fig. 3- Enligt denna figur innefattar databehandlingssystemet processmoduler (Ul till Uh) 32 till 35.
Enligt denna figur ser man att mellan operationsavkodaren 31 och data- flödesstyrningen bör behandlingsmodulerna innefatta ett utbrett förgre- ningsstyrlinjenåt för utförande av de olika styrfunktionerna för styr- enheten. Då-man har modulära dataflödesstyrenheter i behandlingsmodulerna, vilka befinner sig på långt avstånd från operationsavkodaren 31, kommer en icke lämplig linjedragning att leda till olägenheter beträffande uppbygg- nad. Denna olågenhet ökar i samband med sådana digitala databehandlings- system som är uppbyggda av halvledarmoduler innefattande kretsar med maximal integrerad täthet, om antalet anslutningsstift för aammankoppling av de integrerade kretsarna till utomstående kretsar icke kan väljas fritt på grund av konstruktionsrestriktioner.
Uppfinningen har därför till ändamål att åstadkomma en lösning för eliminering av olägenheter beträffande konstruktionstillstånd för ledningsdragningen mellan operationsavkodaren i ett elektroniskt databe- handlingssytem å ena sidan och elementen för styrning av dataflödet å andra sidan.
Detta problem löses enligt föreliggande uppfinning medelst de medel som specificeras i patentkravet. 7809867 '-0 w Föreliggande uppfinning uppvisar den fördelen att vid ett känt elektroniskt databehandlingssystem, speciellt av låg krafttyp, den ofördelaktiga linjedragningen av operationsstyrlinjer förbättras.
Uppfinningen kommer nu närmare att beskrivas i samband med följande figurer.
Fig. l visar ett blockdiagram av ett känt databehandlingssystem.
Fig. 2 och 3 utgör blockdiagram för en styrenhet i ett elektroniskt databehandlingssystem enligt fig. l.
Fig. h utgör ett diagram som visar en operand i minnesdataregistret, varvid icke alla bitpositioner erfordras för att utföra en speciell mikro- instruktion.
Fig. 5 till 7 visar blockdiagram av dataflödesstyrningen enligt föreliggande uppfinning.
Fig. 2 visar huvudsakligen principen för styrenheter i kända databehandlingssystem som utföra maskininstruktioner medelst en sekvens av mikroinstruktioner. Mikroinstruktionerna lagras i mikroprogramminnet 20, vilket via ett adressregister 21 generellt adresseras endast för läsning av instruktioner. Adressen överföras till adressregistret 21 via ELLER- grinden 28. Om det gäller den första adressen för en mikroinstruktion, så överföres denna vanligen via linjen 29a från maskininstruktionsminnet, vilket icke visas. I samband med speciella typer av styrenheter kommer adresserna för följande instruktionssekvenser som bildar mikroinstruk- tionsrutiner att överföras via linjen 29b och ELLER-grinden 28 till adressregistret 21 för mikroprogramminnet 20. En förutsättning för detta är att den respektive míkroinstruktionen som läses från mikroprogram- minnet 20 innehåller sekvensens följande adress i ett speciellt adress- fält, som har en fixerad position i mikroinstruktionsformatet. Detta adressfält är kopplat till ett instruktionsadressregister (NI-ADB) 27 för att temporärt lagra adresser för följande mikroinstruktion.
För att förtydliga beskrivningen bör det påpekas att fältena för operandadresserna är kopplade till motsvarande register (0PDl-ADB) 25 och (0PD2-ADR) 26 för temporär lagring av operandadresserna. Innehållet i registren 22, 25, 26 och 27 bilda ett komplett mikroinstruktionsord u-INST.
Den del som är viktig för :ppfinningen hör dock ihop med opera- tionskoddelen i mikroinstruktionsordet p-INST, vilket efter utlösning från mikroprogramminnet 20 temporärt lagras i operationskodregistret (OP-BEG) 22. Sedan överföres operationskoden till operationskodavkodaren 7809867 ~ 0 (OP-DEC) 23. Denna operationskodavkodare 23 fungerar för att omvandla operationskoden till styrsignaler som uppträder på individuella utgångs- linjer för denna operationskodavkodare och överföras till styrgrindar för dataflödet, vilka representeras av dataflödstyrenheten (DF-CONTR) 2% i fig. 2. Dessa grindar är t.ex. in/ut-grindar för en aritmetisk och logisk enhet.
K Såsom nämnts i inledningen kommer ett komplicerat ledningsnät att bli resultatet speciellt vid modulärt strukturerade databehandlingssystem.
Detta nätsystem ansluter utgångarna för operationsavkodaren till ett antal olika grindar för dataflödet, såsom visas i fig. 3. Modulerna 32 till 35, vilka visas i denna figur utgöra komponenter i databehand- lingssystemet, som även inkludera styrelement för dataflödestyrningen 2ü. Enligt fig. 3 är resultatet av detta ett speciellt styrledningssystem som sträcker sig från operationskodavkodaren 31 till behandlingsmodulerna 32 till 35. Dessa behandlingsmoduler är även kopplade till en datakanal (DB) 3T som handhar informationsflödet mellan minnesdataregistret (SDR) 36 och behandlingsmodulerna 32 till 35 i båda ríktningarna. Bredden för denna datakanal 37, som är anpassad till bredden för minnesdataregistret 36, kan vara 32 bitar, vilket visas i fig. R. Generellt har den operand som överföras via datakanalen 37 samma bredd, vilket också visas i fig. Ä.
I varje databehandlingssystem finns det en grupp mikroinstruk- tioner, t.ex. de som beröra minnesskyddsnycklar eller översättning av virtuella minnesadresser i system med virtuella minneskoncept, vars operandbitar icke användas fullt. Om man utgår från ett exempel som visas i fig. h kan mikroinstruktioner i dylika grupper innefatta operander, vars bitar 28 till 31 icke erfordras för att representera operanden och är därför tillgängliga för andra styrfunktioner. Då denna datakanal leder till alla behandlingsmoduler 28 till 35, så kan dessa icke använda bit- positoner 28 till 31 användas för alla dessa behandlingsmoduler.
Fig. 5 visar hur styrlinjer för operationskodavkodaren 31 kan in- besparas medelst speciella processmoduler, t.ex. 32a, om ledarna i data- kanalen 37, vilka tillhöra bitpositionerna 28 till 31, används samtidigt för att överföra operationsstyrsignaler i samband med mikroinstruktioner för de grupper som tidigare nämnts. För detta ändamål kan man t.ex. använda två utgångsledare 50 för operationskodavkodaren 31 för att adressera en ytterligare avkodare i de olika behandlingsmodulerna 32 till 35- I detta fall komer fyra styrbitar att placeras i de icke använda positionerna 28 till 31 för en operand och överföras till den ytterligare avkodaren Sl, 7809867-0 där de omvandlas till signaler för styrning av det partiella dataflödet för processystemet. Ingångsdata på datakanalen 37 lagras temporärt i processmodulen 32a i registret 52, varav de fyra sista bitpositionerna 28 till 31 kopplas till den ytterligare avkodaren 51. Dessa fyra styrbitar används i avkodningssteget för avkodaren för att generera styrsignaler för motsvarande grindkretsar i dataflödet för processmodulen 32a. Utgångs- ledarna för operationskodavkodaren 31, såsom visas i fig. 5, används också som en multipelförgrening till processmodulerna 33 till 35, varigenom styrsignalerna även kan nå dessa.
Fig. 6 visar vidare hur två styrbitar för operationsavkodaren, vilka bitar överföres via linjerna 50, kan användas för att utvälja ytterligare avkodare 60, 61 i de olika modulerna 32, 33. Den ytterligare avkodaren 60 i processmodulen 32 adresseras då när de tvâ styrbitarna 50 har ett binärt värde ett. Den ytterligare avkodaren 51 i modulen 33 kommer å andra sidan att adresserna då när den högra styrbiten 50 har ett binärvärde noll och den vänstra styrbiten 50 har ett binärvärde ett.
Registren 67 och 68 har samma funktion som registret 52 i fig. 5 vilket betyder en temporär lagring av data, t.ex. operander som överförts via datakanalen 37. Utgångssignalerna för de ytterligare avkodarna 60 och 61 har till uppgift att styra det partiella dataflödet 65 och 66 i de individuella modulerna.
Den ovan beskrivna adresseringen av de olika ytterligare avkodarna 60 och 6l via styrlinjerna 50, OCH-grindarna 62 och 63 samt inverterarna 6h är en funktion av den delen av databehandlingssystemet som icke används vid alla tillfällen, t.ex. såsom visats i fig. 5, där utgångsledarna för opere- tionssvkodaren 31 föras som multipelledare till processmodulerna 32 till 35.
I den typ av mikroinstruktioner som beskrivits kommer operationsstyrsigna- lerna tillsammans med styrsignalerna i bitpositionerna 28 till 31 för de operander som icke används i full skala, att utgöra ingångsinformationen till respektive ytterligare avkodare.
Operationsstyrsignalerna för styrning av det partiella dataflödet för de individuella processmodulerna 32 till 35 kommer sålunda att utgöras av en första grupp av operationsstyrsignaler, vilka tillhandahållas av ope- rationskodavkodaren 31. Den andra gruppen av operstionsstyrsignaler till- föras den partiella dataflödestyrningen via de icke använda bitpositionerne för vissa mikroinstruktionsoperander. Den andra gruppen operationsstyr- signaler kan också tillhandahållas under programmering och införas till sådana operandbitpositioner som är tillgängliga under programmets initial- laddning. 7809867 - Û En kretstyrd lösning för införandet av den andra gruppen av opera- tionsstyrsignaler till dessa tomma operandbitpositioner visas i fig. 7.
En förgreningslinje, som är kopplad till ett adressregister 71, är anslutet till utgångsledaren för operationskodregistret 30, vilket leder till operationskodavkodaren 31. Detta register mottager operationskoden för en mikroinstruktion som utgör en adress beträffande operationsstyrsígnalminnet (OP-S) 70. Medelst operationskoden såsom en adress kan nämnda operations- styrsígnalminne 70 sålunda adresseras, och från denna adresserade minnes- position kommer de fyra bitarna att utläsas som bilda bitarna 28 till 31 för operanden och har till uppgift att överföra den andra gruppen av operationsstyrsignaler till motsvarande processmoduler.
Då sålunda den operandsignifikativa delen, d.v.s. i föreliggande exempel bitarna 0 till 27, överförs från minnet för databehandlingssystemt till minnesdataregistret 36, kommer operationsstyrsignaler som bilda den andra gruppen av operationsstyrsignaler att överföras via en ELLER-grind 72 till bitpoaitionerna 28 till 31 för minnesdataregistret. Sedan införes de till lämpliga processmoduler 32 till 35 såsom tidigare beskrivits i detalj. Men om å andra sidan operander vara fulla bitbredd från O till 31 erfordras och vilka sålunda icke är lämpliga för styrfunktionerna av den art som tidigare beskrivits, kommer att överföras från minnet i databehand- lingssystemet, så kommer bitarna 28 till 31, vilket visas i fig. 7, att överföras via den andra ingången för ELLER-grinden 72 från minnet till minnesdataregistret 36.
Beroende på systemet och arrangemanget för det elektroniska data- behandlingssystemet, kan det vara nödvändigt för adressregistret 71 att föregås av en avkodare som förhindrar en icke önskvärd kombination av operetionskoden att åstadkoma en giltig adress för operationsstyrsignals- minnet 70 samt att å andra sidan säkerställa en kompakt representation av adresser för operationsstyrsignalminnet 70.
Claims (1)
1. 7809867-0 Patentkrav Anordning i ett modulärt strukturerat databehandlingssystem för mikroinstruktionsstyrning, vilket system innefattar ett flertal data- behandlingsmoduler (32-35), en mikroprogramkälla, en styrkanal (53) med ett flertal bitledare för överföring av första styrbitar från mikro- programkällan till modulerna, ett dataminne (l), en datakanal (37) med ett antal bitledare för överföring av databítar från dataminnet till modulerna, k ä n n e t e c k n a d av en grupp utvalda bitledare (bitarna 28-31) bland nämnda antal bitledare i datakanalen för selektiv överföring av ytterligare styrbitar till modulerna, vilka utvalda bitledare intermittent icke användas för överföring av databítar, varvid mikroprogramkällan innefattar ett mikro- programminne (20) för lagring av mikroinstruktionsord, en till mikro- programminnet kopplad operationskod-avkodare (31) med styrkanalen (53) som utgång, en intern avkodare (60, 61) för varje modul för avkodning av styr- bitar för att generera styrsignaler som styr behandlingen av databitarna i respektive modul, samt, interna kopplingsmedel (62-öh) för varje modul för koppling av styrbitar till tillhörande interna avkodare från styrkanalen och från de utvalda bitledarna i datakanalen, varvid en intern avkodare är anordnad att arbeta i endera av två moder i beroende av tillkopplade styrbitar, där den första moden innefattar databehandling i modulen styrd av endast de första styrbitarna och den andra moden databehandling styrd av både de första och de ytterligare styrbitarna.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE2747304A DE2747304C3 (de) | 1977-10-21 | 1977-10-21 | Einrichtung zur Mikrobefehlssteuerung |
Publications (2)
Publication Number | Publication Date |
---|---|
SE7809867L SE7809867L (sv) | 1979-04-22 |
SE435111B true SE435111B (sv) | 1984-09-03 |
Family
ID=6021951
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SE7809867A SE435111B (sv) | 1977-10-21 | 1978-09-20 | Anordning i ett modulert strukturerat databehandlingssystem for mikroinstruktionsstyrning |
Country Status (14)
Country | Link |
---|---|
US (1) | US4231085A (sv) |
JP (1) | JPS6042966B2 (sv) |
AT (1) | AT382029B (sv) |
AU (1) | AU518841B2 (sv) |
BR (1) | BR7806844A (sv) |
CA (1) | CA1103366A (sv) |
CH (1) | CH632349A5 (sv) |
DE (1) | DE2747304C3 (sv) |
ES (1) | ES473022A1 (sv) |
FR (1) | FR2406851B1 (sv) |
GB (1) | GB1587109A (sv) |
IL (1) | IL55610A (sv) |
IT (1) | IT1159143B (sv) |
SE (1) | SE435111B (sv) |
Families Citing this family (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4394736A (en) * | 1980-02-11 | 1983-07-19 | Data General Corporation | Data processing system utilizing a unique two-level microcoding technique for forming microinstructions |
US5450342A (en) * | 1984-10-05 | 1995-09-12 | Hitachi, Ltd. | Memory device |
US5448519A (en) * | 1984-10-05 | 1995-09-05 | Hitachi, Ltd. | Memory device |
US6028795A (en) | 1985-09-24 | 2000-02-22 | Hitachi, Ltd. | One chip semiconductor integrated circuit device having two modes of data write operation and bits setting operation |
US5175838A (en) * | 1984-10-05 | 1992-12-29 | Hitachi, Ltd. | Memory circuit formed on integrated circuit device and having programmable function |
US4771405A (en) * | 1986-04-14 | 1988-09-13 | Motorola, Inc. | Hidden control bits in a control register |
US4812989A (en) * | 1986-10-15 | 1989-03-14 | Amdahl Corporation | Method for executing machine language instructions |
DE3901353A1 (de) * | 1989-01-18 | 1990-07-19 | Siemens Ag | Verfahren und anordnung zur erhoehung der anzahl von ueber eine schnittstelle zwischen zwei einheiten einer dva zu uebertragenden informationsworte |
AU7305491A (en) * | 1990-01-29 | 1991-08-21 | Teraplex, Inc. | Architecture for minimal instruction set computing system |
WO2020100815A1 (ja) * | 2018-11-13 | 2020-05-22 | 株式会社村田製作所 | 貼付型深部体温計 |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR1163267A (fr) * | 1956-12-12 | 1958-09-24 | Electronique & Automatisme Sa | Perfectionnements apportés aux calculatrices numériques |
US3774166A (en) * | 1963-09-30 | 1973-11-20 | F Vigliante | Short-range data processing transfers |
US3380025A (en) * | 1964-12-04 | 1968-04-23 | Ibm | Microprogrammed addressing control system for a digital computer |
US3343141A (en) * | 1964-12-23 | 1967-09-19 | Ibm | Bypassing of processor sequence controls for diagnostic tests |
US3889242A (en) * | 1971-10-04 | 1975-06-10 | Burroughs Corp | Modifiable computer function decoder |
US3748649A (en) * | 1972-02-29 | 1973-07-24 | Bell Telephone Labor Inc | Translator memory decoding arrangement for a microprogram controlled processor |
US3760369A (en) * | 1972-06-02 | 1973-09-18 | Ibm | Distributed microprogram control in an information handling system |
US3800293A (en) * | 1972-12-26 | 1974-03-26 | Ibm | Microprogram control subsystem |
US3821715A (en) * | 1973-01-22 | 1974-06-28 | Intel Corp | Memory system for a multi chip digital computer |
DE2440390B2 (de) * | 1974-08-23 | 1976-10-07 | Philips Patentverwaltung Gmbh, 2000 Hamburg | Elektronischer rechner |
US3958227A (en) * | 1974-09-24 | 1976-05-18 | International Business Machines Corporation | Control store system with flexible control word selection |
US4173041A (en) * | 1976-05-24 | 1979-10-30 | International Business Machines Corporation | Auxiliary microcontrol mechanism for increasing the number of different control actions in a microprogrammed digital data processor having microwords of fixed length |
US4156279A (en) * | 1977-11-22 | 1979-05-22 | Honeywell Information Systems Inc. | Microprogrammed data processing unit including a multifunction secondary control store |
-
1977
- 1977-10-21 DE DE2747304A patent/DE2747304C3/de not_active Expired
-
1978
- 1978-05-12 GB GB19322/78A patent/GB1587109A/en not_active Expired
- 1978-08-10 AT AT0583178A patent/AT382029B/de not_active IP Right Cessation
- 1978-08-18 US US05/934,781 patent/US4231085A/en not_active Expired - Lifetime
- 1978-09-01 ES ES473022A patent/ES473022A1/es not_active Expired
- 1978-09-14 JP JP53112473A patent/JPS6042966B2/ja not_active Expired
- 1978-09-20 SE SE7809867A patent/SE435111B/sv unknown
- 1978-09-20 IL IL55610A patent/IL55610A/xx unknown
- 1978-09-26 CH CH1001078A patent/CH632349A5/de not_active IP Right Cessation
- 1978-09-29 IT IT28239/78A patent/IT1159143B/it active
- 1978-10-02 FR FR7828926A patent/FR2406851B1/fr not_active Expired
- 1978-10-04 CA CA312,702A patent/CA1103366A/en not_active Expired
- 1978-10-16 BR BR7806844A patent/BR7806844A/pt unknown
- 1978-10-19 AU AU40856/78A patent/AU518841B2/en not_active Expired
Also Published As
Publication number | Publication date |
---|---|
DE2747304B2 (de) | 1980-06-26 |
AU4085678A (en) | 1980-04-24 |
DE2747304C3 (de) | 1981-03-26 |
FR2406851A1 (fr) | 1979-05-18 |
AT382029B (de) | 1986-12-29 |
ES473022A1 (es) | 1979-03-16 |
SE7809867L (sv) | 1979-04-22 |
ATA583178A (de) | 1986-05-15 |
DE2747304A1 (de) | 1979-04-26 |
JPS5466047A (en) | 1979-05-28 |
JPS6042966B2 (ja) | 1985-09-26 |
CA1103366A (en) | 1981-06-16 |
GB1587109A (en) | 1981-04-01 |
BR7806844A (pt) | 1979-06-05 |
FR2406851B1 (fr) | 1986-04-11 |
IT1159143B (it) | 1987-02-25 |
AU518841B2 (en) | 1981-10-22 |
CH632349A5 (de) | 1982-09-30 |
IT7828239A0 (it) | 1978-09-29 |
IL55610A0 (en) | 1978-12-17 |
IL55610A (en) | 1980-10-26 |
US4231085A (en) | 1980-10-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
SE447764B (sv) | Kanal-grenssnittkrets | |
GB1061361A (en) | Improvements in or relating to electronic data processing systems | |
SE435111B (sv) | Anordning i ett modulert strukturerat databehandlingssystem for mikroinstruktionsstyrning | |
US6212591B1 (en) | Configurable I/O circuitry defining virtual ports | |
US3395392A (en) | Expanded memory system | |
US4462102A (en) | Method and apparatus for checking the parity of disassociated bit groups | |
KR937000906A (ko) | 프로그램 가능 신호 처리기 아키텍쳐 | |
SE449800B (sv) | Styrsektion for anvendning i en processor i ett datorsystem for iterativ alstring av styrord i motsvarighet till en instruktion och till tidigare styrord | |
US4138597A (en) | PCM time slot exchange | |
GB1567536A (en) | Data processors | |
KR920003180B1 (ko) | 바이패스(bypass)회로를 갖는 데이타 처리장치 | |
HU182481B (en) | Method and circuit arrangement for the machine execution of the commands of data processing computers | |
US4237545A (en) | Programmable sequential logic | |
US3631401A (en) | Direct function data processor | |
US3266022A (en) | Computer addressing system | |
CN101351770B (zh) | 从装置和主装置、包含这些装置的系统和从装置操作方法 | |
US4644489A (en) | Multi-format binary coded decimal processor with selective output formatting | |
US6397272B1 (en) | Interruption processing circuit for receiving and storing data associated with an event | |
GB1427993A (en) | Asynchronous electronic binary storage and shift registers | |
JP2007148622A (ja) | インターフェース設定方法 | |
US3665409A (en) | Signal translator | |
GB2246223A (en) | D.M.A. control device | |
EP0239276A2 (en) | Alu for a bit slice processor with multiplexed bypass path | |
US5274775A (en) | Process control apparatus for executing program instructions | |
SU491952A1 (ru) | Устройство дл обмена информацией между оперативной пам тью и процессором |