SE447764B - Kanal-grenssnittkrets - Google Patents

Description

10 15 20 25 30 35 H0 447 764 mängd realtid åtgår. ej på något sätt i denna avkodningsprocess. flertalet kända gränssnittkretsar mycket ringa inbyggd intelli- gens; de tjänstgör endast som en enkel buffert, och det blir 2 Tidigare kända gränssnittkretsar medverkar I själva verket har därför processorn som måste genomföra både avkodningen av rubri- ken och lagringen av datameddelandet. Detta har hittills ej varit något väsentligt problem, eftersom processorerna antingen ej är realtidsbegränsade eller också fungerar med satsvis bear- Men i affärskommunikationssystem är denna oekonomiska realtid ett betydelsefullt hinder när det gäller systemprestanda.

Problemet löses enligt uppfinningen, varvid gränssnittkret- sen innehåller en lokal busskrets (DATA) för att överföra data- meddelanden; en kanal-gränssnittkrets som är kopplad både till kommunikationskanalen och till den lokala busskretsen (DATA) och som är anordnad att som svar på ett pá kommunikationskanalen uppträdande datameddelande portionsvis till den lokala busskret- sen (DATA) avge datameddelandet, allteftersom detta mottages;, en mönsterjämförelsekrets som är kopplad till den lokala busskretsen (DATA) och som är anordnad att som svar på ett från kanal-gräns- snittkretsen till denna busskrets tillfört datameddelande por- tionsvis avkoda datameddelandets rubrikfält allteftersom det betning. förbrukning av att uppnå goda mottages och omedelbart alstra en maskinvaruadress som identifie- rar den plats i det tillhörande processor-minnet där datamedde- landet skall lagras efter det att rubrikfältet avslutats om processorn är datameddelandets tilldelade destination; drivkrets- organ som är anslutet till processoradressbussen och mönsterjäm- förelsekretsen och som är anordnat att som svar på maskinvaru- adressen omedelbart tillföra maskinvaruadressen till processor- adressbussen för att aktivera den identifierade minneslagrings- platsen i det tillhörande processorminnet; och varvid drivkrets- organet även är anslutet till den lokala busskretsen (DATA) och processordatabussen och är anordnat att som svar på maskinvaru- adressen direkt lagra datadelen av datameddelandet allteftersom den mottages, i och med att meddelandet ifråga avges från kanal- -gränssnittkretsen till den lokala busskretsen (DATA), på aktiverade minneslagringsplatsen via processordatabussen.

Den ifrågavarande kanal-gränssnittkretsen verkar som ett meddelandebehandlingsorgan vilket är anordnat att utgöra ett höghastighet-gränssnitt mellan ett processorminne och en datakom- den 10 15 20 25 30 35 H0 3 447 764 munikationskanal. Kommunikationskanalen vidarebefordrar datamed- delanden som har ett rubrikfält vilket anger en kâlladress, en destinationsadress och styrinformation. Kanal-gränssnittkretsen enligt uppfinningen är programmerbar och är anordnad att medan datameddelandet mottages dynamiskt omvandla dettas rubrikdel och därvid bestämma huruvida datameddelandet ifråga skall lagras i processorns minne. Denna bestämning fullbordas så snart rubrik- fältet har mottagits. Om datameddelandet skall lagras, omvandlar kanal-gränssnittet ifråga rubrikfältet omedelbart till en maskin- varu-minnesadress, vilken adress används för att aktivera en speciell plats i processorns minne. Datameddelandets datadel inmatas därefter direkt (nedan betecknat med DMA) till denna minnesplats allteftersom den mottages, och vederbörande buffert- visare âterställes. Först när ett fullständigt datameddelande har mottagits och lagrats i processorminnet alstrar kanal-gräns- snittkretsen ett processor-avbrott för att meddela processorn att ett fullständigt datameddelande nu är lagrat i dess minne. På detta sätt fullgör den ifrågavarande kanal-gränssnittkretsen samtliga datamottagningsuppgifter inklusive meddelandelagring och -länkning utan att den tillhörande processorn behöver tas i anspråk. Härigenom inbesparas processor-realtid och ökas hastig- heten för effektiv dataöverföring mellan kommunikationskanalen och processorn, eftersom det ej förekommer någon fördröjning för att processorn skall kunna skaffa sig access till varje datamed- delande, avkoda rubrikfältet och, om datameddelandet skall motta- gas, antingen lagra detsamma i sitt minne eller tillhandahålla adressinformation som identifierar det ställe där datameddelandet skall lagras. Eftersom den ifrågavarande kanal-gränssnittkretsen är programmerbar och datameddelandena innehåller källinformation, destinationsinformation och styrinformation, kan den dessutom selektivt "sortera bort" datameddelanden från olika källor, åstadkomma speciell behandling av datameddelanden och genomföra andra uppgifter i enlighet med vad som kommer att beskrivas i fortsättningen.

Uppfinningen skall i det följande närmare beskrivas i an- slutning till på bifogade ritning med fíg. 1 - 8 visade utfö- ringsexempel. Fig. 1 och 2 visar kanal-gränssnittkretsen enligt uppfinningen. Fig. 3 visar hur fig. 1 och 2 skall placeras i förhållande till varandra. Fig. U visar uppbyggnaden av ett typiskt datameddelande. Fig. 5 - 7 visat typiska inmatningar i 3003. QUALITi \.n 10 15 20 25 30 35 HO 447 764 u de tre direktaccessminnena i den ifrågavarande kanal-gränssnitt- kretsen, och fig. 8 slutligen visar kanal-gränssnittkretsens hopkoppling med processorn och processorns minne.

Den i fig. 1 och 2 visade kanal-gränssnittkretsen 100 bildar gränssnitt mellan en kommunikationskanal 101 med en typisk, för allmänbruk utförd processor 200 och processorminnet 201 via processorns 200 adressbuss, databuss och styrbuss enligt fig. B.

Det antages att kommunikationskanalen 101 vidarebefordrar data- meddelanden som har ett rubrikfält vilket anger källadress, destinationsadress och styrinformation. Kanal-gränssnittkretsen 100 kontrollavkänner kommunikationskanalen för att bestämma huruvida något av dessa datameddelanden är avsett för processor- Om så är fallet, lagrar kanal-gränssnittkretsen 100 de fràn kommunikationskanalen mottagna oatameddelandena direkt i minnet 201. processorminnet 201 utan att processorn 200 behöver tas i anspråk härför.

Den ifrågavarande kanal-gränssnittkretsen 100 är ansluten till kommunikationskanalen 101 via kommunikationskanal-gränssnit- tet 102 som fyller ett flertal funktioner, bl.a. klocksignalàter- vinning, bitátervinning och ramalstring. Kommunikationskanal- -gränssnittet 102 skulle vara av ett utförande som är avpassat för de på kommunikationskanalen 101 uppträdande signalerna.

Kommunikationskanal-gränssnittet 102 skulle utgöras antingen av en datamodemkrets, om kommunikationskanalen 101 skulle överföra analoga signaler, eller av en digital gränssnittkrets av en för en fackman välkänd typ om digitala data skulle överföras på kommunikationskanalen 101. I och för denna beskrivning antages att kommunikationskanalen 101 är en seriedatakanal och att de meddelanden som uppträder på denna mottages av kommunikations- kanal-gränssnittet 102 en bit i taget. Kommunikationskanal- -gränssnittet 102 härleder därför en klocksignal på välkänt sätt genom att kontrollavkänna de digitala bitar som överföres på kommunikationskanalen 101. Dessa härledda klocksignaler sänds fran kommunikationskanal-gränssnittet 102 på ledningen CLOCK till tillståndsstyrorganet 10U i kanal-gränssnittkretsen 100. Till- stàndsstyrorganet 10H är en logikkrets som fungerar sä att den omvandlar denna klocksígnal till de olika tidgivnings- och styr- signaler som erfordras för harmoniserad funktion för de övriga kretsarna i kanal-gränssnittkretsen 100.

När kommunikationskanal-gränssnittet 102 tar emot de digita- - < 10 15 20 25 30 35 H0 5 447 764 la bitarna från kommunikationskanalen 101, omformar det dessa bitar och omvandlar seriedatatransmissionerna till en serie bitgrupper (eller annan lämplig "bredd") med parallellrepresenta- tion av data. Så snart en fullständig bitgrupp har mottagits, utmatas den parallellt genom kommunikationskanal-gränssnittet 102 pà bussen DATA till de övriga kretsarna i kanal-gränssnittkretsen 100. Datadelen av varje mottaget datameddelande sänds på bussen DATA till DMA-överföringsenheten 108, där data lagras för att i sinom tid i förekommande fall omplaceras till processorminnet.

Felkontrollorganet 103 kontrollavkänner de bitar som över- föres på bussen DATA för att bestämma om de innehåller nâgra överföringsfel. Felkontrollorganet 103 innehåller en cyklisk redundanskontrollkrets eller en annan för en fackman välkänd feldetekteringskrets, vilken krets ackumulerar en löpande summa- -indikering av redan mottagna bitar, och denna summa måste över- ensstämma med den signal som anger antalet sända CRC och som uppträder vid slutet av datameddelandet (i enlighet med vad som visas i fig. U) för att data skall behandlas som giltiga. Resul- taten fràn denna kontroll sändes av felkontrollorganet 103 på ledningen TILLSTÅND till tillstàndsstyrorganet 10A, där feltill- stàndsindikeringen används för att antingen aktivera eller passi- vera överföringen av det mottagna datameddelandet till processor- minnet 201.

Maskinvaruadressalstringen sker på följande sätt. programmerbara mönsterjämföraren 105 kontrollavkänner rubriken i det datameddelande som uppträder på bussen DATA, bestämmer huru- vida datameddelandet skall lagras i processormínnet 201 och omvandlar rubrikfältet till en speciell maskinvaruadress om det konstateras att datameddelandet skall lagras i processorminnet 201. destinationsadress och den styrinformation som förefinns i data- meddelandets rubrikfält. Detta åstadkommas när datameddelandets rubrikfält bitgruppvis tillföres till bussen DATA från kommunika- tionskanal-gränssnittet 102. Allteftersom varje bitgrupp av rubrikfältet tillföres till bussen DATA avger tillstàndsstyrorga- net 10H samtidigt en bitgruppidentifieringskod på bussen BLOCK.

Multiplexern 110 hos den programmerbara mönsterjämföraren 105 kopplar både bitgruppkoden och rubrik-bitgruppen till adressjäm- föraren 111, där rubrikfältet jämföres bitgruppvis med ett antal Resultaten av dessa bitgruppvisa Den Valet av maskinvaruadress bestämmes av den källadress, den (Q) godtagbara rubrikmönster. 4.3- f V, p 3,-, St: fiyfllfšf f", - w, ~- 1 »Lin U1 10 15 20 25 30 35 H0 fltcwl ' ïfid. 447 764 6 jämförelser avges av adressjämföraren 111 på ledningarna D1 t.o.m. Dm till OCH-grindarna 120-1 till 120-m. Dessa OCH-grindar 120-1 till 120-m tillsammans med jämförelseregistret 112 anger. omedelbart vid registerfältets slut huruvida några godtagbara rubrikmönster har mottagits. Denna överensstämmelse-indikering avges genom att jämförelseregistret 112 avger ett m-bits mönster på ledningarna TYP-1 till TYP-m för att visa vilket av de m godtagbara, i adressjämföraren lagrade rubrikmönstren som motsva- rade det mottagna rubrikfältet. Detta m-bit-mönster tillföres till klasskodaren 106, som omvandlar de m bitarna till en k-bit- -signal som utmatas på ledningarna CLASS-1 till CLASS-k till DMA-styrtabellen 107 för att ange vilken av de Zk möjliga informationsklasserna som har mottagits. DMA-styrtabellen 107 innehåller en korsreferens mellan informationsklasser och maskin- varuadressplatser där denna information skall lagras. När sålun- da en klass-signal mottages från klasskodaren 106 på ledningarna CLASS-1 till CLASS-k, omvandlar DMA-styrtabellen 107 denna klass- -indikering till en maskinvaruadress som utmatas på bussen DMAA till DMA-överföringsenheten 108. Eftersom åtminstone en överens- stämmelse inträffade mellan datameddelandets rubrikinformation och de m i adressjämföraren 111 lagrade rubrikmönstren alstras en överensstämmelseindikationssignal av ELLER-grinden 113 och sänds till tillståndsstyrorganet 1OU på ledningen ÖVERENSSTÄMMEL- SE. Tillstândsstyrorganet 10H kommer att som svar på en förut- bestämd felsignal på ledningen TILLSTÅND och överensstämmelsesig- nalen på ledningen ÖVERENSSTÄMMELSE vid rätt tidpunkt alstra en aktiveringssignal på ledningen AKTIVERING, vilken signal medför att DMA-överföringsenheten 108 från processorn 200 begär access till processorns data-, adress- och styrbussar. När access medges av processorn 200, avger DMA-överföringsenheten 108 den maskinvaruadress som har mottagits från DMA-styrtabellen 107 tillsammans med datadelen av det mottagna datameddelandet allt- eftersom det mottages, (ett fåtal av de första bitarna av dessa data har lagrats i DMA-överföringsenheten 108) till vederbörande processorbussar. Processorminnet 201 tar emot denna adress-, styr- och datainformation pá de tillhörande processorbussarna och lagrar hela datameddelandet på den angivna maskínvaruplatsen. Så snart detta har utförts, alstrar DMA-överföringsenheten 108 ett processoravbrott och tillför denna signal till processorstyrbus- sen för att informera processorn 200 om det datameddelande som är ^ t _» s järv - ÉÉÉ fffiflåx ff' .'-~*=.-~=~f,a-_^. få .än « 10 15 20 25 30 35 H0 447 764 lagrat i processorminnet 201.

Vid beskrivningen av den ifrågavarande kanal-gränssnittkret- sen 100 har antagits att minneselementen i den programmerbara mönsterjämföraren 105 (adressjämföraren 111, klass-kodaren 106 och DMA-styrtabellen 107) samtliga innehåller omvandlíngsinforma- tion för att känna igen en överensstämmelse och för att sedan alstra den adress i processorminnet 201 där detta mottagna data- meddelande skall lagras. Dessa enheter initieras och uppdateras av processorn 200 medelst processorns styr-, adress- och databus- sar i enlighet med vad som visas i fig. 1 och 2. Som kommer att beskrivas i fortsättningen laddar processorn 200 bitmönster i mínneselementen i den programmerbara mönsterjämföraren 105 (adressjämföraren 111, klasskodaren 106 och DMA-styrtabellen 107) för att ange de typer av meddelanden som skall mottagas från de källor som för tillfället är av intresse och även för att ange var dessa meddelanden skall lagras i processorns minne 201.

Kanalgränssnittmöjligheterna skall nu beskrivas. Kanal- -gränssnittkretsen 100 har till uppgift att förbinda kommunika- tionskanalen 101 med processorminnet 201. Anledningen till införandet av denna gränssnittkrets är som ovan nämnts att av- lasta processorn från uppgiften att övervaka mottagning, avkod- ning och lagring av datameddelanden som sänds på kommunikations- kanalen 101 till processorminnet 201. Som allmänt beskrivits i det föregående fullgör kanal-gränssnittkretsen 100 denna uppgift genom att ta emot datameddelandet, alstra en på den i detta datameddelande ingående rubrikinformationen baserad maskinvaru- adress och sedan använda denna maskinvaruadress för att åstadkom- ma access till ett särskilt segment av minnet i processorminnet 201 och lagra datameddelandet där. Kanal-gränssnittkretsen 100 har när den utför dessa uppgifter ytterligare möjligheter, som ej framgår av den ovan lämnade allmänt hållna beskrivningen. Närma- re bestämt kan man säga att tre olika klasser av meddelanden uppträder pà kommunikationskanalen 101. Dessa klasser är speci- almeddelanden, kollektivmeddelanden och "rundradiomeddelanden".

Specialmeddelanden är datameddelanden som är adresserade speci- ellt till processorn 200 och som i sin tur skall lagras i proces- sorns minne 201. Det förekommer emellertid många fall där pro- cessorn 200 önskar "bortsortera" datameddelanden från vissa källor och därför åstadkommer en selektriv lyssningsanslutning till kommunikationskanalen 101. Denna möjlighet finns med i PG@H~ ïcvnz:ia* : 10 15 20 25 30 35 40 447 764 8 kanal-gränssnittkretsen 100, i enlighet med vad som kommer att framgå av det följande. Samma selektiva lyssningsmöjlíghet kan användas vid de övriga två datameddelandeklasserna. Kollektiv- meddelandet är ett meddelande som sänds till en klass eller undergrupp av processorer vilka samtliga är intresserade av datameddelandets innehåll. I dessa datameddelanden kan destina- tionsadressen mycket väl vara en generaliserad adress som anger ett stort antal av de till kommunikationskanalen anslutna proces- sorerna. En utökning av denna meddelandeklass är rundradiomedde- landena, vilka sänds till samtliga processorer som har access till kommunikationskanalen 101. Kanal-gränssnittkretsen 100 har möjlighet att identifiera dessa olika typer av meddelanden, att tilldela en prioritet till var och en av dem och att lagra dem i olika delar av processorns minne 201. För att åskådliggöra dessa möjligheter hos kanal-gränssnittkretsen 100 är det ändamålsenligt att i detalj beskriva behandlingen av ett från kommunikations- kanalen 101 mottaget datameddelande och dettas lagring i proces- sorminnet 201.

Hur tabell-laddningen går till skall nu beskrivas. logiskt att börja denna beskrivning med kanal-gränssnittkretsen 100. Det är ett standardarrangemang inom processortekniken att processorn 200, processorminnet 201 och kanal-gränssnittkretsen Det är 100 är förbundna med varandra via ett aggregat av processorbussar enligt vad som visas i fig. 1 och 2 (adressbuss, databuss och styrbuss). Processorn 200, processorminnet 201 och de tillhöran- de processorbussarna är för en fackman välkända komponenter, som i detta system arbetar på konventionellt sätt. fig. 1 och 2 innehåller kanal-gränssnittkretsens 100 programmer- bara mönsterjämförare 105 tre minnesorgan: adressjämföraren 111, klasskodaren 106 och DMA-styrtabellen 107, vilka samtliga är visade såsom direktaccessminnen (RAM) i den föredragna utförings- formen. Minnesorganen 111, 106 och 107 innehåller de tabeller som ger respektive ovannämnda rubrikjämförelse/selektivlyss- nings-, klassidentifierings- och adressalstringsfunktioner.

Dessa tabeller alstras och hålls uppdaterade av processorn 200 via processorns styr-, adress- och databussar vilka förbinder Som framgår av dessa organ med varandra.

Speciellt kan processorn 200 genom att tillföra vederbörliga signaler till processorns styr- och adressbussar bringa minnes- organet 111 att ta emot och lagra data från processor-databus- 10 15 20 25 30 35 H0 9 447 764 sen. Avkodaren 11N är kopplad till prooessorns adress- och styrbussar och har till uppgift att kontrollavkänna dessa proces- sorbussar med avseende på adressignaler vilka identifierar ad- ressjämföraren 111 och styrsignaler som innebär att processorn 200 önskar skriva in data i adressjämföraren 111. När dessa signaler samtidigt uppträder på respektive processorbussar, kommer avkodaren 113 att tillföra vederbörliga aktiveringssigna- ler till ledningarna SELA och W111. Signalen på ledningen SELA medför att multiplexern 110 ansluter processor-adressbussen till adressjämförarens 111 adressledningar. Den ovannämnda signalen på ledningen W111 försätter adressjämföraren 111 i arbetssättet för skrivaktivering. Sålunda är processorn 200 direkt ansluten till adressjämförarens adress- och dataledningar via processorns adressbuss resp. databuss. Processorn 200 laddar nu de tillämp- liga storheterna i adressjämföraren 111 på välkänt sätt. När denna operation är slutförd, tillför processorn 200 tillämpliga signaler till processorns styrbuss, vilket medför att avkodaren 114 avlägsnar aktiveringssignalerna från ledningarna SELA och W111. Att dessa aktiveringssignaler avlägsnas medför att multi- plexern 110 ansluter kanal-gränssnittkretsens 100 interna buss DATA till adressjämförarens 111 adressledningar och förhindrar genom passivering av minnesskrivaktiveringsledningen att ny information skrivs in i adressjämföraren 111.

Denna ovan beskrivna minnesladdningsoperation är välkänd för en fackman; en typisk inmatning i adressjämföraren 111 åskådlig- göres i fig. 5, där den vänstra kolumnen, med rubriken "adress", anger en speciell minnesplats i adressjämföraren 111, under det att den högra kolumnen i fig. 5, med rubriken "RAM-innehåll", anger de data som är lagrade i adressjämföraren 111 på den mot- svarande adressplatsen. Pâ liknande sätt kan processorn skaffa sig access till klassavkodaren 106 och DMA-styrtabellen 107 varvid den på liknande sätt laddar dem med data. Exempel härpà åskådliggöres i fig. 6 resp. fig. 7. Användning av dessa data och dessa minnesorgan kommer att klargöras för läsaren vid be- skrivningen av hur ett typiskt datameddelande behandlas.

Beskrivning skall nu lämnas avseende kommunikationskanal- -gränssnittet. Detta i kanal-gränssnittkretsen 100 ingående kommunikationskanal-gränssnitt 102 är direkt kopplat till kommu- nikationskanalen 101 och har till uppgift att ta emot datamedde- landen som uppträder på denna kanal. Som ovan nämnts överför .POOR QUALII-i' Q U1 10 15 20 25 30 35 Ä0 447 764 1o kommunikationskanal-gränssnittet 101 digitala datameddelanden i serieform, och kommunikationskanal-gränssnittet 102 skulle därför vara en vederbörlig digital gränssnittkrets av för en fackman välkänd typ. Speciellt återfinns i Electronic Design Magazine, 7 juni 1979, en artikel med rubriken "Data Communications: Part Three", av Alan J Weissberger (sid. 89-10U) där en typisk kanal- -gränssnittkrets är beskriven. Den i denna publikation beskrivna mottagare/sändare-kretsen är ett välkänt kretselement som skulle vara av den typ som används för att förverkliga kommunikations- kanal-gränssnittet 102. Denna krets är anordnad att på välkänt sätt ta emot de på kommunikationskanalen 101 i serieform uppträ- dande digitala datasignalerna, omforma dessa signaler för använd- ning i kanal-gränssnittkretsen 100 och ta ut en klocksignal från dessa digitala datasignaler. Den ur det digitala datameddelandet härledda klocksignalen tillföres till CLOCK-ledningen från kommu- nikationskanal-gränssnittet 102, och i enlighet med vad som redan nämnts används denna signal av tillstàndsstyrorganet 1OH för att tillhandahålla tidgivnings- och styrsignalerna för kana1-gräns- snittkretsen 100.

Tillståndsstyrorganet 10Ä är helt enkelt en logikkrets som använder klocksignalen från ledningen CLOCK och återkopplings- signalerna på ledningarna TILLSTÅND och ÖVERENSSTÄMMELSE för att styra verkan av de olika komponenterna i kanal-gränssnittkretsen 100. Det skulle endast vara försvàrande att i denna beskrivning i minsta detalj redogöra för utförandet av tillståndsstyrorganet 10U, eftersom utformningen av detta organ i hög grad är beroende av de speciella, i marknaden tillgängliga standardkomponenter som väljs för att åstadkomma de olika delarna av kanal-gränssnitt- kretsen 100. Den ändamålsenliga utformningen av tillstândsstyr- organet 1ON ligger klart inom kompetensen för varje fackman inom kretskonstruktionsområdet, och det lämnas därför åt konstruktören att åstadkomma denna krets med användning av de mest ekonomiska i marknaden tillgängliga standardkomponenterna. Analogt är felkon- trollorganet 103 en konventionell felkontrollkrets som kontroll- avkänner det mottagna datameddelandet med avseende på överfö- ringsfel och som meddelar resultatet av denna kontrolloperation till tillståndsstyrorganet 10H via ledningen TILLSTÅND.

Redogörelse skall nu lämnas för den programmerbara mönster- jämföraren. När det i serieform befintliga datameddelandet mottages av kommunikationskanal-gränssnittet 102 tillföres det 10 20 25 30 35 H0 447 764 11 till den programmerbara mönsterjämföraren 105 via bussen DATA.

Detta datameddelande har antagits uppvisa en datameddelandestruk- tur i enlighet med vad som visas i fig. U. Datameddelandets rubrikdel innehåller i typiska fall sex bitgrupper i fältet källadress, sex bitgrupper destinationsadress och två bitgrupper styrinformation för att ange meddelandetypen. Detta är den rubrikinformation som används av den programmerbara mönsterjämfö- raren 105 för att bestämma om det tillhörande datameddelandet är avsett för processorn 200 och var det i så fall skall lagras i processorns minne 201. Datameddelandets datadel har godtycklig längd och denna spelar ingen roll för den programmerbara mönster- jämföraren 105. Data överföres därför direkt till DMA-överfö- ringsenheten 108 via bussen DATA där den tillfälligt lagras i en buffert. Rubrikavkodningsoperationen börjar när kommunikations- kanal-gränssnittet 102 tar emot de första bitarna av den första bitgruppen av rubrikfältet av datameddelandet och alstrar en ramsignal för att markera början på ett meddelande. Tillstånds- styrorganet 1OU svarar på ramsignalen genom att aktivera ledning- en 1-STÄLLN och därigenom återställa jämförelseregistret 112 i den programmerbara mönsterjämföraren 105. Jämförelseregistret 112 är ett m-bits register vilket är anordnat att lagra de signa- ler som avges av grindarna 120-1 till 120-m. Signalen på 1-STÄLLN-ledningen medför återställning av registret 112, och därför uppträder en logisk 1-utgångssignal på samtliga ledningar TYP-1 till TYP-m. Var och en av dessa ledningar är kopplad till en ingångsklämma hos den motsvarande OCH-grinden 120-1 till 120-m, och denna konfiguration tjänstgör såsom ett minneselement, eftersom en logisk 0-signal som uppträder på någon av ledningarna D1 till Dm kommer att medföra att tillhörande OCH-grind och bitposition i jämförelseregistret 112 ändrar tillstånd till en logisk 0, vilken signal kvarstår till dess att tillståndsstyr- organet 104 återigen tillför en aktiveringssignal på ledningen 1-STÄLLN. Hur denna kretskonfiguration utnyttjas kommer att framgå av den nedan lämnade beskrivningen.

Rubrikjämförelse tillgår på följande sätt. Datameddelandets rubrikfält innehåller som redan nämnts 1U bitgrupper information, och det antas att varje bitgrupp består av åtta bitar digitala data. Ett problem med detta arrangemang är att 10 är ett besvär- ligt tal att arbeta med i det binära talsystemet, varför den beskrivna programmerbara mönsterjämföraren 105 arbetar med 16 10 15 20 25 30 35 H0 447 764 12 bitgrupper (14 bitgrupper rubríkfält och de första två bitgrup- perna data) för att kretskonstruktionen skall bli enklare. De båda data-bitgrupperna kan man om man så vill utelämna, så att man endast avkodar de 1U bitgrupperna i rubrikfältet.

Allteftersom datameddelandet mottages från kommunikations- kanalen 101 matar kommunikationskanal-gränssnittet 102 ut rubri- ken bitgruppvis på bussen DATA. Tillståndsstyrorganet 10A matar samtidigt ut en adress på BLOCK-bussen och avger därvid en 12 bitars adress: 8 bitar (1 bitgrupp) på bussen DATA och U bitar på bussen BLOCK, till adressjämföraren 111 via multiplexern 110.

Behovet av tolv adressbitar blir uppenbart om man studerar fig. 5. Adressjämföraren 111 är i fig. 5 visad som ett nxm RAM-min- För att ge ett Adressjämföra- nesorgan, och Q har ovan valts lika med 12 bitar. åskådligt exempel antages att m är lika med åtta. ren 111 är därför ett ÅK x 8 RAM-minne eller ett ekvivalent aggregat av organ (eftersom 12 bitar kan användas för adressering av BK minnesplatser). I fig. 5 visas två segment av adressjäm- föraren 111, den ena märkt BLOCK 0 och den andra märkt BLOCK 15.

Blocknumret identifierar den speciella bitgruppen i datameddelan- de-rubriken, och som ovan nämnts finns det sexton bitgrupper som avkodas av den programmerbara mönsterjämföraren 105. I varje bitgrupp av rubrikfältet finns åtta bitar, och dessa är i fig. 5 visade under rubriken PLATS. Bitarna ifråga anger de 256 möjliga bitkombinationerna för de 8 adressbitarna.

Vid drift tillföres en tolv bitars adress till adressjämfö- raren 111 varvid tillstândsstyrorganet 10A identifierar den speciella bitgruppen i rubriken via de fyra informationsbitarna på bussen BLOCK. Den första av de mottagna bitgrupperna kommer att vara BLOCK 0000, och typiska minnesingångsdata visas i fig. 5 för minnesplatserna 01101000 - 01101011 i detta block. Speciellt är får varje adresspiats g bitar (i detta fail 8) lagrade 1 minnet, och dessa Q bitar representerar m möjliga jämförelsekom- binationer. Sålunda framgår att på de visade adressplatserna kolumnen D1 i blocket 0 innehåller en lagrad 1 endast på minnes- platsen 01101011, vilket anger att en överensstämmelse inträffar först när denna minnesplats har identifierats i denna bitgrupp av rubrikfältet. Eftersom de två första bitgrupperna av rubrikfäl- tet innehåller destinationsadressen, representerar detta bitmöns- ter i kolumn D1 den situation där datameddelandet är acceptabelt endast när det är destinerat för den processor som adresseras med 10 15 20 25 30 35 H0 B 447 764 01101011. Denna situation kan jämföras med ingångsdata i kolum- nen Dm, där en 1 utgör ingångsdatum för alla fyra av de visade minnesplatserna. Detta visar att varje meddelande som sänds till en processor identifierad genom beteckningen 011010XX kommer att mottagas (där XX anger lägen för bitar vilkas informationsinne- håll kan vara vilket som helst). Detta är ett typiskt kollek- tiv- eller "rundradio"-meddelande, där vilken som helst av en klass eller grupp av processorer kan ta emot datameddelandet.

För att ge ett âskådligt exempel antages att den första bitgruppen av rubrikfältet innehåller bitarna 01101001. Eftersom detta är den första bitgruppen, avger tillståndsstyrorganet 104 på ledningarna D1-Dm de m bitar (01110001) som visas i fig. 5 för adressen 01101001. Speciellt kommer ledningen D1 att uppvisa en logisk 0-signal, vilken signal medför att OCH-grinden 120-1 alstrar en logisk 0-utgångssignal. Analogt kommer ledningen Dm att uppvisa en logisk 1-signal, vilken signal medför att OCH- -grinden 120-m alstrar en logisk 1-utgángssignal. Tillstánds- styrorganet 10N alstrar nu en aktiveringssignal på ledningen LADDN, vilken signal medför att jämförelseregistret 112 lagrar de signaler som avges av OCH-grindarna 120-1 till 120-m. Som ovan beskrivits tjänstgör detta kretsorgan som ett minneselement vilket lagrar varje utebliven överensstämmelse (en logisk 0) såsom fallet är med grinden 120-1.

Anordningarna för mönsterjämförelse och klasskodning skall nu beskrivas. Tillstândsstyrorganet 104 ändrar i tur och ordning signalerna på bussen BLOCK allteftersom varje konsekutiv bitgrupp av rubrikfältet mottages till dess att den sista bitgruppen (bitgruppen 15) har mottagits. Fig. 5 visar ett typiskt tabell- -ingångsdatum för en sista bitgrupp i rubrikfältet (blocket 15) bestående av adressbitarna 01111010. Som ovan nämnts förelåg en bristande överensstämmelse vid jämförelsekombinationen D1 i bitgruppen 0, så att en överensstämmelse för denna bítgrupp i blocket 16 är otillräcklig för att ändra den i jämförelseregist- ret 112 lagrade logiska nollan. Men jämförelsekombinationen g i kolumnen Dm visar en överensstämmelse, och under antagande att inga bristande överensstämmelser inträffade i de övriga mottagna bitgrupperna, kommer jämförelseregistret 112 att lagra en logisk 1 för denna position, vilket anger en korrekt överensstämmelse för jämförelsekombinationen m. En överensstämmelse-indikering överföres till tillståndsstyrorganet 10ü via ELLER-grinden 113 z-oøitëuniiz- 10 15 20 25 30 35 HO 447 764 1” och den tillämpliga logiksignalen på ledningen ÖVERENSSTÄMMELSE.

Tillståndsstyrorganet 10A svarar på den positiva överensstämmel- seindikeringen på ledningen ÖVERENSSTÃMMELSE genom att aktivera ledningen LÄS, vilket medför att det är utgången från jämförelse- registret 112, som har tillförts till klasskodarens 106 adress- ledningar via ledningarna TYP-1 till TYP-m, som skall tillföras till klassavkodaren 106. Dessa data, som avges av jämförelse- registret 112, anger hur många överensstämmelser som inträffat och även vilka jämförelsekombinationer dessa hänförde sig till.

Såsom belysande exempel antages att den enda överensstämmelsen som inträffade var i positionen Q, så att ledningarna TYP-1 till TYP-m uppvisar följande signal: 00000001. Fig. 6 visar tabell- innehållet i klasskodaren 106 för olika adresser. 106 fungerar som prioritetkodare, då den omvandlar antalet över- ensstämmelser och överensstämmelsetyper till en klassindikering, varvid den identifierar den region av 2k regioner i minnet eller däri lagrade informationsklasser, med vilken det mottagna Klasskodaren har åstadkommits Klasskodaren datameddelandet är förknippat. medelst ett mxk direktaccessminne (RAM), och såsom belysande exempel har 5 valts lika med fem, vilket ger 32 skilda meddelan- deklasser, d.v.s. 25. Som svar på den ovannämnda aktiverings- signalen på ledningen LÄS, avger klasskodaren 106 de data som är lagrade på minnesplatsen 00000001, i detta fall 10101. Detta bitmönster avges på ledningarna CLASS-1 till CLASS-k till DMA- -styrtabellens 107 adressledningar.

Redogörelse skall nu lämnas för maskinvaruadress och DMA- -styrtabell. Fíg. 7 visar några typiska tabellinnehåll för DMA-styrtabellen 107, vilken krets tjänstgör såsom maskinvaru- adressgenerator och som svar på en till dess adressledningar tillförd klassindikering avger en l-bitadress. I det aktuella exemplet är l = 8, och en klassindikering 10101 medför att DMA- -styrtabellen 107 avger 8-bit-adressen 11011100 på bussen DMAA till DMA-överföringsenheten 108. Tillståndsstyrorganet 10H aktiverar ledningen AKTIVERING antingen vid mottagning av över- ensstämmelsesignalen eller efter datameddelandets slut och mot- tagningen av vederbörlig signal från felkontrollorganet 103 på ledningen TILLSTÅND, vilken anger mottagning av ett felfritt meddelande. Här är två DMA-operationer möjliga: antingen lag- ring av datameddelandet allteftersom detta mottages, eftersom den programmerbara mönsterjämföraren 105 avslutar rubrikfältavkod- -..-_-...____..__ . 10 15 20 25 30 35 H0 15 447 764 så snart rubrikfältet har mottagíts, en överföring till processorminnet fullständiga datameddelandet har beskrivning antages att datameddelan- ningen och adressalstringen eller också genomförande av 201 först efter det att det mottagits. I ooh för denna det lagras allteftersom det är då klar att direkt lagra så snart rubrikfältet har avkodats. har redan lagrat den inledande delen (rubrikdelen) av datamedde- landet i en intern buffert och har mottagit en maskinvaruadress via bussen DMAA. DMA-överföringsenheten 108 begär sålunda access till processorns styr-, adress- och databussar, och när access på välkänt sätt beviljas av processorn 200 väljer DMA-överförings- enheten 108 den identifierade delen av processorminnet 201 11011100) och lagrar datameddelandet däri allteftersom det mottages. När denna dataöverföring har slutförts, mäste de i DMA-styrtabellen 107 lagrade adresserna och eventuellt även den i adressjämföraren 111 och klasskodaren 106 lagrade tabellinforma- tionen uppdateras. Som ovan beskrivits utföres detta av proces- sorn 200. En alternativ uppdateringsmetod är att låta DMA-över- föringsenheten 108 uppdatera data i DMA-styrtabellen för att visa de nya startadresserna för datalagring baserade på det datamedde- lande som just lagrats i processorns minne 201. Vid denna dis- kussion har antagits vissa prestanda för DMA-överföringsenheten 108, och dessa prestanda är välkända för varje fackman. Det finns många olika standardiserade DMA-överföringsenheter att tillgå i marknaden.

Vart och ett av de tre minnesorganen, nämligen adressjämfö- raren 111, klasskodaren 106 och DMA-styrtabellen 107 ger möjlig- heter för den programmerbara mönsterjämföraren som hittills ej varit kända för en fackman. Närmare bestämt avkodar adressjämfö- raren omedelbart rubrikfältet och bestämmer huruvida det på kommunikationskanalen 101 överförda meddelandet är riktat till processorn 200 och huruvida processorn 200 önskar att ta emot denna typ av meddelande från den källa från vilken detta datamed- delande härrör. Klasskodaren 106 tilldelar en prioritet eller klass till det mottagna datameddelandet, och DMA-styrtabellen 107 alstrar en maskinvaruadress som är representativ både för det mottagna meddelandets typ och för informationskällan. All denna informationsbehandling utföres bitgruppvis, så att maskinvaru- adressen vid slutet av rubrikfältet direkt finns tillgänglig för mottages. DMA-överföringsenheten 108 datameddelandet i processorminnet 201 DMA-överföringsenheten 108 (adressen POOR Oußixryio 10 15 20 25 30 35 Ä0 447 764 16 användning vid lagring av data i processorns minne 201. sorn 200 kan utan avbrott fortsätta sin verksamhet under hela denna datameddelandemottagningsproeess.

Ehuru en speciell utföringsform av uppfinningen har beskri- vits, är uppbyggnadstekniska detaljvariationer inom ramen för bifogade patentkrav möjliga och har övervägts. Avsikten är på intet sätt att begränsa uppfinningen till vad som anges i samman- draget eller i den här lämnade detaljbeskrivningen. De beskrivna arrangemangen utgör endast belysande exempel på tillämpningar av principerna enligt uppfinningen. Andra arrangemang kan åstadkom- mas av en fackman utan att uppfinningstanken eller ramen för Proces- uppfinningen frângås. 'a .än

Claims (11)

17 447 764 PATENTKRAV

1. Gränssnittkrets för att bilda gränssnitt mellan á ena sidan en processor och dess tillhörande minne och å andra sidan en kommu- nikationskanal (101) som överför datameddelanden av vilka vart och ett innehåller ett rubrikfält med en destinationsadress och ett virtuellt kanalnummer, varvid processorn innehåller data-, adress- och styrbussar; k ä n n e t e c k n a d av att gränssnittkretsen innehåller: en lokal busskrets (DATA) för att överföra datameddelanden; en kanal-gränssnittkrets (102) som är kopplad både till kommuni- kationskanalen (101) och till den lokala busskretsen (DATA) och som är anordnad att som svar på ett på kommunikationskanalen (101) uppträdande datameddelande portionsvis till den lokala busskretsen (DATA) avge datameddelandet, allteftersom detta mottages;, en mönsterjämförelsekrets (105) som är kopplad till den lokala busskretsen (DATA) och som är anordnad att som svar på ett fràn kanal-gränssnittkretsen (102) till denna busskrets tillfört data- meddelande portionsvis avkoda datameddelandets rubrikfält alltefter- som det mottages och omedelbart alstra en maskinvaruadress som identifierar den plats i det tillhörande processor-minnet (201) där datameddelandet skall lagras efter det att rubrikfältet avslutats om processorn (200) är datameddelandets tilldelade destination; drivkretsorgan (108) som är anslutet till processoradressbussen och mönsterjämförelsekretsen (105) och som är anordnat att som svar på maskinvaruadressen omedelbart tillföra maskinvaruadressen till processoradressbussen för att aktivera den identifierade minneslag- ringsplatsen i det tillhörande processorminnet (201); och varvid drivkretsorganet (108) även är anslutet till den lokala busskretsen (DATA) och processordatabussen och är anordnat att som svar på maskinvaruadressen direkt lagra datadelen av datameddelandet allteftersom den mottages, i och med att meddelandet ifråga avges från kanal-gränssnittkretsen (102) till den lokala busskretsen (DATA), på den aktiverade minneslagringsplatsen via processordata- bussen.

2. Gränssnittkrets enligt kravet 1, k ä n n e t e c k n a d av att mönsterjämförelsekretsen (105) innefattar ett adressjämförelse- kretsorgan (111) som är anslutet till kanal-gränssnittkretsen (102) och är anordnat att som svar på rubrikfältet i datameddelandet samtidigt portionsvis jämföra rubrikfältet, allteftersom detta mottages, med m jämförelsemönster som är lagrade i adressjämförelse- .EQQR onani; 447 764 kretsorganet (111), där portion-överensstämmelseindíkeringssignal 18 m år ett heltal, och omedelbart alstra en som anger portionsvis överensstämmelse mellan rubrikfältet och de m jämförelsemönstren.

3. Gränssnittkrets enligt kravet 2, k ä n n e t e c k n a d av att mönsterjämförelsekretsen (105) dessutom innefattar jämförelse- registerkretsorgan (120-1 till 120-m, 112) som är anslutna till adressjämförelsekretsorganet (111) och är anordnade att som svar på den indikeringen av portionsvis överensstämmelse alstra en m-bits överensstämmelse-summasignal (TYP1-TYPm) vilken anger det kumulativa tillståndet för de m jämförelsemönster-jämförelserna.

U. Gränssnittkrets enligt kravet 3, k ä n n e t e att mönsterjämförelsekretsen (105) dessutom innefattar en klasskod- ningskrets (106) som är kopplad till jämförelseregisterkretsen (120-1 till 120-m, 112) och som är anordnad att som svar på nämnda m-bits överensstämmelse-summasignal (TYP1-TYPm) alstra en k-bits klass-signal (CLASS1-CLASSk) som kategoriserar datameddelandet i en c k n a d av av 2k möjliga informationsklasser.

5. Gränssnittkrets enligt kravet Ä, k ä n n e t e c k n a d av att mönsterjämförelsekretsen (105) dessutom innefattar en DMA-ta- bellkrets (107) som är ansluten till klasskodningskretsen (106) och som är anordnad att som svar på nämnda k-bits klass-signal (CLASS1-CLASSR) alstra maskinvaruadressen.

6. Gränssnittkrets enligt kravet 2, k ä n n e t e c k n a d av att adressjämförelsekretsorganet (111) är kopplat till processorns data-, adress- och styrbussar och är anordnat att som svar på signa- ler som uppträder därpå lagra jämförelsemönster i enlighet med vad som bestämmes av processorn (200).

I7. Gränssnittkrets enligt kravet Ä, k ä n n e t e c k n a d att klasskodningskretsen (106) är kopplad till processorns data-, adress: och styrbussar och är anordnad att som svar på signaler som uppträder därpå lagra klassomvandlingsinformation i enlighet med vad aV som bestämmes av processorn (200).

8. Gränssnittkrets enligt kravet 5, k ä n n e t e c k n a d att DMA-tabellkretsen (107) är kopplad till processorns data-, adress- och styrbussar och är anordnad att som svar på signaler som uppträder därpå lagra maskinvaruadressinformation i enlighet med vad BV som bestämmes av processorn (200).

9. Gränssnittkrets enligt kravet 1, k ä n n e t e c k n a d av att kanal-gränssnittorganet (102) är anordnat att behandla datamed- delandet en bítgrupp i taget. lg 447 764

10. Gränssníttkrets enligt kravet 9, k ä n n e t e c k n a d av att kanal-gränssníttorganet (100) dessutom innefattar ett tillstàndsstyrorgan (10ü) som är kopplat till kanalen, ett gränssnittorgan (102) och mönsterjämförelsekretsen (105) Och som är anordnat att som svar på påverkan från gränssníttorganet (102) alstra en blockadress-signal (BLOCK) som anger vilken bítgrupp i rubríkfältet som senast har mottagits av kanal-gränssnittorganet (102).

11. Gränssníttkrets enligt kraven 2 och 10, k ä n n e t e c k - n a d av att mönsterjämförelsekretsen (105) är anordnad att som svar pà blockadress-signalen (BLOCK) samtidigt jämföra den senast mottagna bitgruppen i rubríkfältet med en motsvarande bítgrupp i var och en av de m i adressjämförelseorganet (111) lagrade jämförelse- mönstren. Pooiáäfofíatflïffg