JPH06324998A - メッセージ受信方式 - Google Patents

メッセージ受信方式

Info

Publication number
JPH06324998A
JPH06324998A JP5113043A JP11304393A JPH06324998A JP H06324998 A JPH06324998 A JP H06324998A JP 5113043 A JP5113043 A JP 5113043A JP 11304393 A JP11304393 A JP 11304393A JP H06324998 A JPH06324998 A JP H06324998A
Authority
JP
Japan
Prior art keywords
message
processor
buffer
reception request
received
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP5113043A
Other languages
English (en)
Inventor
Kenji Horie
健志 堀江
Hiroaki Ishihata
宏明 石畑
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP5113043A priority Critical patent/JPH06324998A/ja
Publication of JPH06324998A publication Critical patent/JPH06324998A/ja
Priority to US08/682,478 priority patent/US5675737A/en
Withdrawn legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G06F15/16—Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
    • G06F15/163—Interprocessor communication
    • G06F15/17—Interprocessor communication using an input/output type connection, e.g. channel, I/O port

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Software Systems (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Multi Processors (AREA)
  • Computer And Data Communications (AREA)

Abstract

(57)【要約】 【目的】 並列計算機システム間で送受信されるメッセ
ージの受信方式に関し、メッセージ受信時のオーバヘッ
ドを削減し、メッセージ受信とプロセッサ実行とのオー
バラップを可能とすることを目的とする。 【構成】 受信したメッセージを一時的に格納するメッ
セージバッファを備えた計算機により構成される並列計
算機システム内の各計算機が自計算機内のプロセッサか
らのメッセージ受信要求を受取るメッセージハンドラを
備え、該受信要求受取りがメッセージヘッダ到着より早
い時、メッセージ到着時点でメッセージハンドラが受信
要求に示されるユーザ使用領域を示すメモリアドレスに
メッセージを直接転送するように構成する。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は並列計算機システムに係
り、さらに詳しくは並列計算機システムを構成する計算
機間で、送受信されるメッセージの受信とプロセッサの
実行とのオーバラップを可能とするメッセージ受信方式
に関する。
【０００２】
【従来の技術】並列計算機システムにおいては、システ
ムを構成する計算機の間でメッセージの通信を高速に行
う必要がある。このメッセージ通信の性能に影響を与え
る要因としては、プロセッサ間を接続するネットワーク
の性能と、メッセージの送信および受信を行うメッセー
ジハンドリング方式の２つがある。
【０００３】図８は並列計算機システムの構成例であ
る。従来においては、このようなシステム内で任意の１
つのプロセッサがネットワークからのメッセージを受信
する場合に、到着したメッセージは一時的にメッセージ
バッファに格納され、そのメッセージをユーザが必要と
する時にユーザ用のデータ領域にコピーする方式が採用
されている。
【０００４】
【発明が解決しようとする課題】このような従来のメッ
セージ受信方式においては、例えばユーザが受信メッセ
ージの内容を必要とする時に、そのメッセージがネット
ワークからまだ到着していない場合には、ユーザ側は当
然メッセージの到着を待つのみでなく、実際にメッセー
ジが到着しても一旦メッセージバッファに格納されてか
ら更にユーザのデータ領域にコピーされるまで待つ必要
があり、メッセージ受信時におけるオーバヘッドが大き
くなるという問題点があった。
【０００５】本発明は、このようなメッセージ受信時の
オーバヘッドを削減すると共に、メッセージの受信とプ
ロセッサの実行とのオーバラップを可能とすることを目
的とする。
【０００６】
【課題を解決するための手段】図１は本発明の原理構成
ブロック図である。同図は、受信したメッセージを一時
的に格納するメッセージバッファ１を備えた計算機によ
って構成される並列計算機システム内で、送受信される
メッセージの受信方式の原理構成ブロック図である。
【０００７】図１において、メッセージハンドラ３は各
計算機内においてプロセッサ２からのメッセージ受信要
求を受け取るものであり、並列計算機システムのネット
ワークに接続される。そしてメッセージハンドラ３は、
そのプロセッサからのメッセージ受信要求の受取りが実
際のメッセージのヘッダ到着よりも時間的に早い場合、
実際のメッセージの到着時点でそのメッセージ受信要求
に示されるユーザ使用領域４を示すメモリアドレスにメ
ッセージを直接転送するものである。
【０００８】
【作用】本発明においては、図１において例えばプロセ
ッサ２からメッセージハンドラ３へのメッセージ受信要
求が実際のメッセージのヘッダ到着よりも時間的に早く
なされた時には、ネットワークからの実際のメッセージ
の到着時点でそのメッセージがメッセージバッファ１を
介することなくユーザ使用領域４に直接転送されること
によって、メッセージバッファからユーザ使用領域への
転送によるオーバヘッドが削減される。
【０００９】またこの場合、メッセージハンドラ３から
ユーザ使用領域４へのメッセージの転送開始後に、メッ
セージハンドラ３からプロセッサ２に対して前述のメッ
セージ受信要求に対する応答信号（ＡＣＫ）が返され、
またメッセージハンドラ３の内部の、例えばアクセス範
囲にチェック部によってユーザ使用領域４の内部でメッ
セージが未だ転送されていない領域へのプロセッサ２の
アクセスが防止されることによって、メッセージの受信
とプロセッサの実行とのオーバラップが可能となる。
【００１０】これに対してプロセッサ２からのメッセー
ジ受信要求の前にすでにメッセージが到着しており、そ
のメッセージがメッセージバッファ１に全て転送済みで
ある場合には、メッセージバッファ１からユーザ使用領
域４に対するメッセージ転送の開始直後にメッセージ受
信要求に対する応答信号がプロセッサ２にメッセージハ
ンドラ３から返され、アクセス範囲チェック部によって
ユーザ使用領域４内でメッセージが未だ転送されていな
い領域へのプロセッサのアクセスが防止されることによ
って、メッセージ受信とプロセッサの実行とのオーバラ
ップが可能となる。
【００１１】更にプロセッサ２からのメッセージ受信要
求よりもネットワークからのメッセージのヘッダ到着の
方が早く、メッセージバッファ１へのメッセージ転送が
実行中である場合には、メッセージ受信要求の受取りの
時点でメッセージバッファ１からユーザ使用領域４への
転送（コピー）を開始し、またネットワークから入力さ
れるメッセージデータのメッセージバッファ１への転送
が続行される。そしてユーザ使用領域４へのメッセージ
転送開始直後に受信要求に対する応答信号がプロセッサ
２に返され、前述と同様にユーザ使用領域４内でメッセ
ージ未転送領域へのプロセッサ２からのアクセスを防止
することによって、メッセージ受信とプロセッサ実行と
のオーバラップが可能となる。
【００１２】
【実施例】図２は並列計算機システムを構成する各計算
機、すなわちプロセッサエレメント（ＰＥ）の実施例の
構成ブロック図である。同図において、プロセッサエレ
メント（ＰＥ）はプロセッサ２、メッセージハンドラ
３、およびメモリ５によって構成され、メモリ５の内部
にメッセージバッファ１とユーザ使用領域４とが設けら
れる。そしてメッセージハンドラ３は、並列計算機シス
テムを構成する各ＰＥを結合するネットワーク６に接続
される。
【００１３】図３はメッセージフォーマット実施例であ
る。同図において、ネットワークによって使用されるネ
ットワークヘッダは図２においてネットワーク６からメ
ッセージハンドラ３に到着した時点でストリップされ、
それ以降のメッセージタイプ、メッセージサイズ、およ
びデータが実際のメッセージとして受信される。
【００１４】図４は図２におけるメッセージバッファ１
の実施例としてのリングバッファの説明図である。図２
において、ネットワーク６から入力されるメッセージは
メッセージハンドラ３によって、リングバッファのヘッ
ドアドレスが示す領域に転送される。格納されたメッセ
ージデータがユーザ使用領域に転送されると、そのメッ
セージ格納領域が解放されるが、この時にはテールアド
レスが更新される。
【００１５】図５はメッセージハンドラの詳細説明図で
ある。同図(a) はメッセージハンドラの構成ブロック図
を示す。同図においてメッセージハンドラはネットワー
クからのメッセージを受取る受信処理部１１、受信処理
部１１からメッセージヘッダのみを受取り、メッセージ
タイプなどを格納するメッセージ受信バッファ１２、プ
ロセッサからのメッセージ受信要求を受け取るメッセー
ジ受信要求レジスタ１３、プロセッサのアクセスアドレ
スをチェックするアクセス範囲チェック部１４、プロセ
ッサからのメッセージ受信要求内のメッセージタイプと
ネットワークから受信されたメッセージのメッセージタ
イプを比較するメッセージタイプ比較器１５、メッセー
ジ受信要求レジスタ１３からの入力によってメッセージ
受信バッファ１２の内容を調べ、メッセージを探索する
メッセージ探索器１６、ネットワークから入力され、受
信処理部１１を介して受け取ったメッセージをメッセー
ジバッファに転送する第１の直接メモリアクセスコント
ローラ（ＤＭＡＣ１）１７、およびユーザ使用領域４へ
のメッセージデータ転送（メッセージバッファ１から転
送する場合と受信メッセージを直接転送する場合の両方
を含む）を制御する第２の直接メモリアクセスコントロ
ーラ（ＤＭＡＣ２）１８から構成される。
【００１６】図５(b) はメッセージ受信要求レジスタ１
３の格納内容を示す。この格納内容のうち、アドレスと
メッセージタイプはプロセッサ２からの受信要求内に示
されるものである。アドレスはユーザ使用領域４のメモ
リアドレスであり、メッセージタイプはプロセッサが必
要とするメッセージのメッセージタイプを示す。また到
着フラグは該当するメッセージの到着時点で設定される
フラグである。
【００１７】図５(c) はメッセージ受信バッファ１２の
格納内容を示す。その内容は、ネットワークから受信し
たメッセージを格納すべきメッセージバッファのアドレ
ス、受信したメッセージのメッセージタイプ、および受
信メッセージがメッセージバッファに全て転送された時
に設定される完了フラグを示す。
【００１８】図５(d) はアクセス範囲チェック部１４の
構成ブロック図である。同図においてアクセス範囲チェ
ック部１４は、プロセッサからのアクセスアドレスをト
ップアドレス、またはボトムアドレスと比較する２つの
比較器２１、２２から構成され、プロセッサのアクセス
アドレスがトップアドレスとボトムアドレスとの間にあ
る時、アクセスフォールトとしてアクセス例外を発生す
る。
【００１９】ここでトップアドレスは図５(a) の第１の
直接メモリアクセスコントローラ（ＤＭＡＣ１）１７が
転送を開始したアドレス、すなわちメッセージ格納範囲
の開始アドレスに対して転送すべきメッセージのサイズ
を加算した値、言い換えればメッセージ格納領域の終了
アドレスを示すものであり、ボトムアドレスはＤＭＡＣ
１が次に転送するデータのアドレスを示す。従ってボト
ムアドレスとトップアドレスの間は、メッセージが転送
されるべきユーザ使用領域のうちで未だデータが転送さ
れていないアドレスを示し、この範囲のアドレスにプロ
セッサがアクセスを行った場合にはアクセス範囲チェッ
ク部１４からプロセッサに対してアクセス例外が返され
る。
【００２０】次に本発明におけるメッセージ受信方式に
ついて、プロセッサ２からのメッセージ受信要求とネッ
トワークからの実際のメッセージ到着との時間的な前後
関係に応じて説明する。受信要求とメッセージ到着との
時間的前後関係としては、まず第１に実際のメッセージ
ヘッダの到着よりもメッセージ受信要求の方が早い場
合、第２に実際のメッセージの受信の途中においてプロ
セッサ２からメッセージ受信要求が入力される場合、第
３に実際のメッセージの受信完了後に、メッセージ受信
要求がプロセッサ２から入力される場合の３つに分けら
れる。ここでプロセッサ２からのメッセージ受信要求に
は、必要とするメッセージのメッセージタイプ、ユーザ
使用領域のアドレス、メッセージのサイズが示される。
【００２１】メッセージ受信要求の受け取り後のメッセ
ージハンドラの処理を図６のフローチャートを用いて説
明する。同図(a) はメッセージ受信要求に対する処理ア
ルゴリズムを示す。まずステップ（Ｓ）３０においてメ
ッセージ受信要求を受取ると、Ｓ３１で該当するメッセ
ージがメッセージバッファに格納されているか否かを、
メッセージ受信バッファの内容によって判定する。すな
わち受信要求内に示されているメッセージタイプとメッ
セージ受信バッファに格納されているメッセージタイプ
とを比較し、メッセージがすでに受信完了しているか、
あるいは受信中であるかを調べる。
【００２２】プロセッサからのメッセージ受信要求がメ
ッセージのヘッダ到着よりも時間的に早い場合には、当
然メッセージ受信バッファに該当するメッセージのメッ
セージタイプは格納されておらず、Ｓ３２でメッセージ
到着を待つことになる。
【００２３】該当するメッセージが到着すると、図６
(b) に示す処理アルゴリズムに従って処理が実行され
る。まずＳ４０でメッセージヘッダが到着すると、Ｓ４
１でメッセージヘッダによって示されるメッセージタイ
プが取り出され、Ｓ４２で到着したメッセージのタイプ
とメッセージ受信要求レジスタ１３に格納されているメ
ッセージタイプとが比較され、同一であれば該当メッセ
ージが到着したものとして、Ｓ４３でメッセージ受信要
求レジスタの到着フラグが設定されると共に、そのメッ
セージが受信要求レジスタに示されるアドレス、すなわ
ちユーザ使用領域に第２の直接メモリアクセスコントロ
ーラ（ＤＭＡＣ２）１８によって転送され、プロセッサ
に対して受信要求に対する応答としてメッセージを受信
したことを示すＡＣＫが返され、Ｓ４４でメッセージの
ユーザ使用領域への転送終了までアクセス範囲チェック
部１４によってプロセッサのアクセスアドレスが監視さ
れる。この場合には受信メッセージは直接ユーザ使用領
域に転送され、メッセージバッファに格納されることは
ない。
【００２４】図６(b) のＳ４２において、到着したメッ
セージのメッセージタイプと受信要求レジスタ１３に格
納されているメッセージタイプとが異なる場合には、Ｓ
４５で第１の直接メモリアクセスコントローラ（ＤＭＡ
Ｃ１）１７によって受信処理部１１からメッセージバッ
ファにメッセージが転送され、メッセージ受信バッファ
１２に到着したメッセージのメッセージタイプとメッセ
ージバッファ内の格納アドレスが設定される。メッセー
ジバッファへの転送が終了すると、Ｓ４６でメッセージ
受信バッファ内の完了フラグが設定される。
【００２５】Ｓ４２で到着したメッセージのメッセージ
タイプとメッセージ受信要求レジスタ内のメッセージタ
イプが同じであっても、メッセージ受信バッファの完了
フラグが設定されていない場合、すなわち該当メッセー
ジが受信途中である場合には、メッセージハンドラはメ
ッセージバッファにすでに格納されたメッセージのユー
ザ使用領域への転送、すなわちコピーを開始する。
【００２６】このコピーにおいては、メッセージバッフ
ァ内でまだメッセージが転送されていない領域のコピー
を行うことのないように、２つの直接メモリアクセスコ
ントローラの制御が行われる。すなわちメッセージバッ
ファへの転送を制御するＤＭＡＣ１によって転送されて
いない領域のデータが、ＤＭＡＣ２によってコピーされ
ることのないような制御が行われる。ユーザ使用領域へ
のコピーの開始と共に、Ｓ４３におけると同様にプロセ
ッサに信号ＡＣＫが返され、Ｓ４４でユーザ使用領域へ
のメッセージ転送終了までプロセッサのアクセスアドレ
スの監視が行われる。
【００２７】これに対して、前述の第３の場合、すなわ
ちプロセッサ２からのメッセージハンドラ３へのメッセ
ージ受信要求が該当メッセージの受信完了後に入力され
た場合には、図６(a) のＳ３１における判定においてメ
ッセージバッファに該当メッセージがあると判定され、
Ｓ３３でプロセッサにメッセージをすでに受信している
ことを示す信号ＡＣＫが返され、メッセージ受信要求レ
ジスタに格納されたメッセージの転送アドレス、すなわ
ちユーザ使用領域へのメッセージバッファからのメッセ
ージ転送が第２の直接メモリアクセスコントローラ（Ｄ
ＭＡＣ２）によって行われ、Ｓ３４で前述のＳ４４にお
けると同様にメッセージの転送終了までプロセッサのア
クセスアドレスの監視が行われる。転送が終了すると、
Ｓ３５でメッセージバッファとメッセージ受信バッファ
の中の該当するメッセージに関連するデータの格納領域
が解放される。
【００２８】上述の説明では、プロセッサからのメッセ
ージ受信要求の到着が実際のメッセージのヘッダ到着よ
りも早い場合には図６(a) のＳ３２で説明したようにプ
ロセッサはメッセージの到着を待つものとしたが、プロ
セッサがメッセージヘッダの到着を待つことなく、メッ
セージ受信要求の発行後に他の次の処理を開始すること
も可能である。この場合、上述の説明と同様にメッセー
ジハンドラは実際にメッセージがまだ転送されていない
ユーザ使用領域にプロセッサがアクセスした場合にアク
セス例外を発生し、プロセッサはメッセージのその領域
への格納が完了するまでアクセスを繰り返すことになる
が、そのような領域にアクセスをしない限りはプロセッ
サは他の処理を続けることができる。
【００２９】例えば受信要求に示されるメッセージの受
信後にそのメッセージの内容に従って処理を行い、処理
結果を他のプロセッサにメッセージとして送信するよう
な場合には、プロセッサ側で該当メッセージを受信する
前に他のプロセッサへの送信要求をメッセージハンドラ
に与えることになるとメッセージ通信の意味がなくなる
可能性がある。
【００３０】そこでプロセッサからメッセージハンドラ
へのメッセージ送信要求があると、メッセージハンドラ
はそのメッセージの送信開始前にメッセージ受信要求レ
ジスタの到着フラグをチェックし、到着フラグが設定さ
れていない時は到着フラグが設定されるまで待ち、すで
に設定されている時は送信要求に従ってメッセージの送
信を開始することによって、メッセージ通信の意味が保
たれる。なおこの場合メッセージハンドラがプロセッサ
に対して信号ＡＣＫを返す処理は不要である。
【００３１】本発明はプロセッサがキャシュメモリを持
つ場合にも適用することができる。図７は内部のプロセ
ッサがキャシュメモリを持つプロセッサエレメントの構
成ブロック図である。同図においては、プロセッサ２が
メッセージハンドラ３に対してメッセージ受信要求を発
行する前に内部のキャシュメモリ７内のメッセージ受信
領域を無効にすることによって、メッセージハンドラが
プロセッサにメッセージ受信要求に対する応答信号ＡＣ
Ｋを返した後にプロセッサによるメッセージ未転送領域
へのアクセスをチェックすることが可能となり、メッセ
ージ受信とプロセッサ実行とのオーバラップを実現する
ことができる。
【００３２】
【発明の効果】以上詳細に説明したように、本発明によ
れば受信メッセージを一時的に格納するメッセージバッ
ファを備えた計算機によって構成される並列計算機シス
テム内での各計算機において、メッセージ受信とプロセ
ッサ実行とをオーバラップさせることが可能となり、メ
ッセージ受信時のオーバヘッドを削減することができ
る。
【図面の簡単な説明】
【図１】本発明の原理構成ブロック図である。
【図２】プロセッサエレメントの実施例の構成を示すブ
ロック図である。
【図３】メッセージフォーマットの実施例を示す図であ
る。
【図４】メッセージバッファの実施例としてのリングバ
ッファの説明図である。
【図５】メッセージハンドラの詳細を説明する図であ
る。
【図６】メッセージハンドラの処理実施例のフローチャ
ートである。
【図７】キャシュメモリを持つプロセッサを備えたプロ
セッサエレメントの構成を示すブロック図である。
【図８】並列計算機システムの構成例を示す図である。
【符号の説明】
１ メッセージバッファ ２ プロセッサ ３ メッセージハンドラ ４ ユーザ使用領域 ５ メモリ ６ ネットワーク １１ 受信処理部 １２ メッセージ受信バッファ １３ メッセージ受信要求レジスタ １４ アクセス範囲チェック部 １７ 第１の直接メモリアクセスコントローラ（ＤＭ
ＡＣ１） １８ 第２の直接メモリアクセスコントローラ（ＤＭ
ＡＣ２）

Claims (16)

    【特許請求の範囲】
  1. 【請求項１】 受信したメッセージを一時的に格納する
    メッセージバッファ（１）を備えた計算機によって構成
    される並列計算機システム内で送受信されるメッセージ
    受信方式において、 該各計算機が自計算機内のプロセッサ（２）からのメッ
    セージ受信要求を受け取るメッセージハンドラ（３）を
    備え、 該メッセージ受信要求受取りが実際のメッセージのヘッ
    ダ到着より時間的に早い時、該実際のメッセージの到着
    時点で該メッセージハンドラ（３）が前記メッセージ受
    信要求に示されるユーザ使用領域（４）を示すメモリア
    ドレスにメッセージを直接転送することにより、前記メ
    ッセージバッファ（１）からユーザ使用領域（４）への
    転送によるオーバヘッドを削減することを特徴とするメ
    ッセージ受信方式。
  2. 【請求項２】 受信したメッセージを一時的に格納する
    メッセージバッファ（１）を備えた計算機によって構成
    される並列計算機システム内で送受信されるメッセージ
    の受信方式において、 該各計算機が自計算機内のプロセッサ（２）からのメッ
    セージ受信要求を受け取るメッセージハンドラ（３）を
    備え、 該メッセージ受信要求受取りが実際のメッセージのヘッ
    ダ到着より時間的に早い時、該実際のメッセージの到着
    時点で該メッセージハンドラ（３）が前記メッセージ受
    信要求に示されるユーザ使用領域（４）を示すメモリア
    ドレスにメッセージを直接転送し、 該転送開始後にプロセッサ（２）に前記メッセージ受信
    要求に対する応答信号を返し、 前記ユーザ使用領域（４）内で該メッセージが未だ転送
    されていない領域へのプロセッサのアクセスを防止し
    て、メッセージ受信とプロセッサ実行とのオーバラップ
    を可能とすることを特徴とするメッセージ受信方式。
  3. 【請求項３】 前記メッセージハンドラ（３）が、前記
    メッセージ未転送領域へのプロセッサ（２）のアクセス
    をチェックするアクセス範囲チェック部を備え、 該アクセス範囲チェック部が、次の時点でのメッセージ
    データ転送先を示すボトムアドレスと、前記ユーザ使用
    領域の開始アドレスと転送メッセージサイズとの加算結
    果としてのトップアドレスとを保持し、プロセッサが該
    ボトムアドレスとトップアドレスとの間にアクセスする
    ことを防止することを特徴とする請求項２記載のメッセ
    ージ受信方式。
  4. 【請求項４】 前記プロセッサ（２）が、前記メッセー
    ジ未転送領域にアクセスした時、前記メッセージハンド
    ラ（３）がアクセス例外を発生し、 該未転送領域へのメッセージ転送後に該プロセッサ
    （２）が該アクセスを再実行することを特徴とする請求
    項２記載のメッセージ受信方式。
  5. 【請求項５】 前記メッセージハンドラ（３）が、前記
    プロセッサ（２）からのメッセージ受信要求内のメッセ
    ージタイプと前記ユーザ使用領域（４）を示すメモリア
    ドレスとを格納する受信要求レジスタを備え、 該格納されたメッセージタイプと到着したメッセージの
    ヘッダ内のメッセージタイプとを比較して、前記プロセ
    ッサ（２）から要求された受信メッセージであることを
    判定することを特徴とする請求項１、または２記載のメ
    ッセージ受信方式。
  6. 【請求項６】 前記メッセージハンドラ（３）が、到着
    したメッセージのメッセージタイプとメッセージバッフ
    ァ（１）内の転送先アドレスを格納するメッセージ受信
    バッファを備え、 前記プロセッサ（２）からのメッセージ受信要求に対し
    て、該要求対象のメッセージがメッセージバッファ
    （１）に転送済みであるか否かを判定可能とすることを
    特徴とする請求項１、または２記載のメッセージ受信方
    式。
  7. 【請求項７】 前記メッセージ受信バッファが、更にメ
    ッセージバッファ（１）へのメッセージの転送途中、ま
    たは転送完了を示す完了フラグを格納し、前記要求対象
    のメッセージが転送途中であることも判定可能とするこ
    とを特徴とする請求項６記載のメッセージ受信方式。
  8. 【請求項８】 受信したメッセージを一時的に格納する
    メッセージバッファ（１）を備えた計算機によって構成
    される並列計算機システム内で送受信されるメッセージ
    の受信方式において、 該各計算機が自計算機内のプロセッサ（２）からのメッ
    セージ受信要求を受取るメッセージハンドラ（３）を備
    え、 前記プロセッサから要求された受信メッセージと異なる
    メッセージが到着した時、該メッセージハンドラ（３）
    が該到着メッセージをメッセージバッファ（１）に転送
    し、該メッセージバッファ（１）に一時的に格納するこ
    とにより、並列計算機システム内のメッセージの輻輳状
    態を軽減することを特徴とするメッセージ受信方式。
  9. 【請求項９】 受信したメッセージを一時的に格納する
    メッセージバッファ（１）を備えた計算機によって構成
    される並列計算機システム内で送受信されるメッセージ
    の受信方式において、 該各計算機が自計算機内のプロセッサ（２）からのメッ
    セージ受信要求を受取るメッセージハンドラ（３）を備
    え、 該メッセージ受信要求受取りよりも実際のメッセージ到
    着が時間的に早く、該実際のメッセージの全てがメッセ
    ージバッファ（１）にすでに転送されている時、該メッ
    セージハンドラ（３）がメッセージバッファ（１）から
    メッセージ受信要求に示されるユーザ使用領域（４）を
    示すメモリアドレスに対するメッセージ転送を開始し、 該転送開始直後に該メッセージ受信要求に対する応答信
    号をプロセッサ（２）に返し、 前記ユーザ使用領域（４）内で該メッセージが未だ転送
    されていない領域へのプロセッサのアクセスを防止し
    て、メッセージ受信とプロセッサ実行とのオーバラップ
    を可能とすることを特徴とするメッセージ受信方式。
  10. 【請求項１０】 受信したメッセージを一時的に格納す
    るメッセージバッファ（１）を備えた計算機によって構
    成される並列計算機システム内で送受信されるメッセー
    ジの受信方式において、 該各計算機が自計算機内のプロセッサ（２）からのメッ
    セージ受信要求を受取るメッセージハンドラ（３）を備
    え、 該メッセージ受信要求受取りよりも実際のメッセージの
    ヘッダ到着が時間的に早く、メッセージバッファ（１）
    へのメッセージの転送が途中である時、該メッセージハ
    ンドラ（３）がメッセージバッファ（１）から前記メッ
    セージ受信要求に示されるユーザ使用領域（４）を示す
    メモリアドレスへのメッセージ転送を開始し、 該転送開始直後に該メッセージ受信要求に対する応答信
    号をプロセッサ（２）に返し、 前記ユーザ使用領域（４）内で該メッセージが未だ転送
    されていない領域へのプロセッサ（２）のアクセスを防
    止して、メッセージ受信とプロセッサ実行とのオーバラ
    ップを可能とすることを特徴とするメッセージ受信方
    式。
  11. 【請求項１１】 前記メッセージハンドラ（３）が、受
    信したメッセージのメッセージバッファ（１）への転送
    と、該メッセージバッファ（１）から前記ユーザ使用領
    域（４）へのメッセージ転送とを同時に行うことによ
    り、メッセージ転送遅延時間を短縮することを特徴とす
    る請求項１０記載のメッセージ受信方式。
  12. 【請求項１２】 前記メッセージハンドラ（３）が、前
    記受信したメッセージのメッセージバッファ（１）への
    転送を行う第１の直接メモリアクセスコントローラ（Ｄ
    ＭＡＣ１）と、 該メッセージバッファ（１）から前記ユーザ使用領域
    （４）へのメッセージ転送を行う第２の直接メモリアク
    セスコントローラ（ＤＭＡＣ２）とを備え、 該ＤＭＡＣ２が転送したデータのサイズが該ＤＭＡＣ１
    が転送したデータサイズを越えないように制御し、ＤＭ
    ＡＣ１が転送していないメッセージデータをＤＭＡＣ２
    が転送することを防止することを特徴とする請求項１０
    記載のメッセージ受信方式。
  13. 【請求項１３】 受信したメッセージを一時的に格納す
    るメッセージバッファ（１）を備えた計算機によって構
    成される並列計算機システム内で送受信されるメッセー
    ジの受信方式において、 該各計算機が自計算機内のプロセッサ（２）からのメッ
    セージ受信要求を受取るメッセージハンドラ（３）を、 また該プロセッサ（２）がキャシュメモリを備え、 該プロセッサ（２）がメッセージ受信要求を発行する前
    に該キャシュメモリ内のメッセージ受信領域を無効に
    し、 該メッセージハンドラ（３）が、メッセージの該キャシ
    ュメモリへの転送開始後にプロセッサに前記メッセージ
    受信要求に対する応答信号を返し、 前記キャシュメモリ内で該メッセージが未だ転送されて
    いない領域へのプロセッサのアクセスを防止することを
    特徴とするメッセージ受信方式。
  14. 【請求項１４】 受信したメッセージを一時的に格納す
    るメッセージバッファ（１）を備えた計算機によって構
    成される並列計算機システム内で送受信されるメッセー
    ジの受信方式において、 該各計算機が自計算機内のプロセッサ（２）からのメッ
    セージ受信要求を受取るメッセージハンドラ（３）を備
    え、 該メッセージ受信要求受取りが実際のメッセージのヘッ
    ダ到着より時間的に早い時、 プロセッサ（２）が該メッセージ受信要求を発行すると
    共に次の他の処理を開始し、 該メッセージハンドラ（３）が、該メッセージ受信要求
    に示されるユーザ使用領域（４）を示すメモリアドレス
    へのプロセッサのアクセスを防止して、メッセージ受信
    までの処理の遅れを削減することを特徴とするメッセー
    ジ受信方式。
  15. 【請求項１５】 前記プロセッサ（２）が、前記並列計
    算機システム内の他のプロセッサに対するメッセージの
    送信要求を発行した時、前記メッセージハンドラ（３）
    が前記すでに受信が要求されたメッセージの到着まで該
    他のプロセッサに対するメッセージの送信を待つことを
    特徴とする請求項１４記載のメッセージ受信方式。
  16. 【請求項１６】 前記メッセージハンドラ（３）が、前
    記受信要求対象のメッセージが到着した時に設定される
    到着フラグを格納するメッセージ受信要求レジスタを備
    え、 該到着フラグの内容によってメッセージの到着の有無を
    判定することを特徴とする請求項１５記載のメッセージ
    受信方式。
JP5113043A 1993-05-14 1993-05-14 メッセージ受信方式 Withdrawn JPH06324998A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP5113043A JPH06324998A (ja) 1993-05-14 1993-05-14 メッセージ受信方式
US08/682,478 US5675737A (en) 1993-05-14 1996-07-17 Message receiving system for use in parallel computer system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5113043A JPH06324998A (ja) 1993-05-14 1993-05-14 メッセージ受信方式

Publications (1)

Publication Number Publication Date
JPH06324998A true JPH06324998A (ja) 1994-11-25

Family

ID=14602045

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5113043A Withdrawn JPH06324998A (ja) 1993-05-14 1993-05-14 メッセージ受信方式

Country Status (2)

Country Link
US (1) US5675737A (ja)
JP (1) JPH06324998A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5978894A (en) * 1995-11-27 1999-11-02 Hitachi, Ltd. Method of interprocessor data transfer using a network, virtual addresses and paging, a buffer, flags, data transfer status information and user accessible storage areas in main memory

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR0169248B1 (ko) * 1996-07-24 1999-02-01 양승택 패킷 상호 연결망에서의 메시지 송신 장치 및 메시지 송신 제어방법
KR100389854B1 (ko) * 1998-06-24 2003-08-19 삼성전자주식회사 오디오및/또는비디오데이터를기록및/또는재생하는방법,기록매체의재생방법,기록매체상의정지화를재생하는방법,및기록매체상에정지화를기록하는방법
US7185060B2 (en) * 2003-03-26 2007-02-27 Microsoft Corporation Message processing pipeline for streams
US8914548B2 (en) 2011-02-01 2014-12-16 Apple Inc. Fast masked summing comparator
JP6369286B2 (ja) * 2014-10-23 2018-08-08 富士通株式会社 プロセス間通信プログラム、解放要求方法、および並列演算装置

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4424565A (en) * 1981-06-22 1984-01-03 Bell Telephone Laboratories, Incorporated Channel interface circuit with high speed data message header field translation and direct memory access
US4443850A (en) * 1981-12-01 1984-04-17 Burroughs Corporation Interface circuit for subsystem controller
US4543627A (en) * 1981-12-14 1985-09-24 At&T Bell Laboratories Internal communication arrangement for a multiprocessor system
US4658351A (en) * 1984-10-09 1987-04-14 Wang Laboratories, Inc. Task control means for a multi-tasking data processing system
US5047917A (en) * 1985-07-12 1991-09-10 The California Institute Of Technology Apparatus for intrasystem communications within a binary n-cube including buffer lock bit
US4797853A (en) * 1985-11-15 1989-01-10 Unisys Corporation Direct memory access controller for improved system security, memory to memory transfers, and interrupt processing
US5058110A (en) * 1989-05-03 1991-10-15 Ultra Network Technologies Protocol processor
US5155809A (en) * 1989-05-17 1992-10-13 International Business Machines Corp. Uncoupling a central processing unit from its associated hardware for interaction with data handling apparatus alien to the operating system controlling said unit and hardware
GB8915135D0 (en) * 1989-06-30 1989-08-23 Inmos Ltd Message routing
US5265261A (en) * 1989-08-14 1993-11-23 Microsoft Corporation Method and system for network communications using raw mode protocols
JPH0540616A (ja) * 1991-08-02 1993-02-19 Hitachi Ltd プログラム仕様生成方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5978894A (en) * 1995-11-27 1999-11-02 Hitachi, Ltd. Method of interprocessor data transfer using a network, virtual addresses and paging, a buffer, flags, data transfer status information and user accessible storage areas in main memory

Also Published As

Publication number Publication date
US5675737A (en) 1997-10-07

Similar Documents

Publication Publication Date Title
JP2977688B2 (ja) マルチプロセッシング装置、方法、及びこれらに使用するプロセッサ
US5752078A (en) System for minimizing latency data reception and handling data packet error if detected while transferring data packet from adapter memory to host memory
US5557744A (en) Multiprocessor system including a transfer queue and an interrupt processing unit for controlling data transfer between a plurality of processors
JPH06309252A (ja) 相互接続インタフェース
JPH07262152A (ja) コンピュータシステム
JPH0285960A (ja) 情報処理システム
JPH06309230A (ja) バススヌ−プ方法
JPH06324998A (ja) メッセージ受信方式
JP2001333137A (ja) 自主動作通信制御装置及び自主動作通信制御方法
US20040230717A1 (en) Processing device
JP2002366427A (ja) プロセッサ間通信システム及びそれに用いるプロセッサ間通信方法
JP2000330960A (ja) プロセッサ間通信装置
JP3328872B2 (ja) 計算機ネットワーク通信方法およびネットワーク計算機システム
JP2924783B2 (ja) リモートリード処理方法およびその装置
JP3282205B2 (ja) 受信データ処理方式及び通信制御装置
KR100195953B1 (ko) 입출력프로세서의 고성능 디엠에이 구동방법
JP3307331B2 (ja) ネットワークファイルシステムのデータ転送方法
JPS61195439A (ja) リモ−トフアイルアクセス方式
JP3640976B2 (ja) データ転送制御方法
JP3457084B2 (ja) パケットバス制御装置
JP2961542B2 (ja) データ処理システム
JPS61262955A (ja) 通信制御装置のバツフア管理方式
JPH0926911A (ja) ページ情報転送処理装置
JPH01108665A (ja) Ｄｍａ転送制御方式
JPH05134980A (ja) バスシステム

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20000801