JP2728760B2 - データ伝送装置並びに受信データ処理方法 - Google Patents

データ伝送装置並びに受信データ処理方法

Info

Publication number
JP2728760B2
JP2728760B2 JP2032108A JP3210890A JP2728760B2 JP 2728760 B2 JP2728760 B2 JP 2728760B2 JP 2032108 A JP2032108 A JP 2032108A JP 3210890 A JP3210890 A JP 3210890A JP 2728760 B2 JP2728760 B2 JP 2728760B2
Authority
JP
Japan
Prior art keywords
data
address
received
memory
reception
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2032108A
Other languages
English (en)
Other versions
JPH03235544A (ja
Inventor
康壽 塩原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2032108A priority Critical patent/JP2728760B2/ja
Priority to DE4104601A priority patent/DE4104601C2/de
Priority to KR1019910002462A priority patent/KR950005145B1/ko
Publication of JPH03235544A publication Critical patent/JPH03235544A/ja
Priority to US08/144,491 priority patent/US5414813A/en
Application granted granted Critical
Publication of JP2728760B2 publication Critical patent/JP2728760B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/42—Loop networks
    • H04L12/427—Loop networks with decentralised control
    • H04L12/433—Loop networks with decentralised control with asynchronous transmission, e.g. token ring, register insertion
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/40—Bus networks
    • H04L12/407—Bus networks with decentralised control
    • H04L12/417—Bus networks with decentralised control with deterministic access, e.g. token passing

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Small-Scale Networks (AREA)
  • Computer And Data Communications (AREA)
  • Communication Control (AREA)

Description

【発明の詳細な説明】 ［発明の目的］ （産業上の利用分野） 本発明は、複数地点に散在するコンピュータや各種の
制御装置等を共通伝送路で接続して相互に情報の交換を
行う例えばデータ伝送システム、LAN（ローカルエリア
ネットワーク）等に適用される受信データ処理方式に係
わり、特にデータ伝送速度の高速化に充分対処できるデ
ータ伝送装置並びに受信データ処理方法に関する。
（従来の技術） 近年、工場の自動化の進展に伴い、コンピュータ、PC
（プログラマブルコントローラ）、DCS（デジタル計装
制御コントローラ）等のインテリジェント機器を共通伝
送路に接続してネットワーク化することにより、これら
複数の機器相互の間で製造指示・生産実績等の生産情
報、製造プログラムデータやプロセス制御データ、監視
データ等の情報交換を行い、分散制御とシステム全体の
監視制御を行う高機能，高性能な連続プロセス制御シス
テムを構築する傾向にある。しかも、このような連続プ
ロセス制御システムにおいては、複数の機器間で情報交
換する監視・制御データをシステム全体で共有すること
により、各機器での分散制御とシステム全体の監視制御
とを効率よく行う方式がとられている。
ところで、一般に、各機器相互間の情報交換にあって
は、各機器が１台ずつ個別に他の機器を指定しながら情
報を送信し、かつ、その受信確認を行う1:1型のデータ
伝送方式を採用していたが、手順実行の煩雑さや処理ス
ピードの遅れ等が問題となり、近年では1:1型のデータ
伝送方式に代って一斉同報通信或いは群同報通信，つま
り放送型によるデータ伝送方式が採用されるようになっ
てきている。この放送型データ伝送方式は、各機器が周
期的にデータを送信し、他の各機器ではその周期的に到
来する監視制御データを受信して各機器共通で一意のメ
モリアドレスを持ったコモンメモリに格納し最新データ
と更新することにより、高速で効率的なN:N型の情報交
換を行って各機器毎の分散制御とシステム全体の監視制
御を実現する方式をとっている。このような方式を採用
したものとして、特公昭64−8501:データ伝送システ
ム、特願昭62−225516号：データ伝送方式がある。
以下、従来の連続プロセス制御システムに適用される
LANシステムの構成について第６図を参照して説明す
る。このシステムは、共通伝送路Ｌに適宜な間隔をもっ
て例えば制御機器等の複数のノード11〜1nが接続され、
これら各ノード11〜1nにはそれぞれコモンメモリCMが内
蔵され、伝送路使用権をもったノードが所定時間以内に
必要な情報を一斉同報通信或いは群同報通信を行い、所
定時間経過するごとに次のノードに伝送路使用権を与え
ていくメディアアクセス制御方式をとっている。なお、
第６図はループ形ネットワークを構成しているが、この
ネットワークの形態にはその他に各ノード11〜1nをバス
状に接続するバス形、スター状に接続するスター形ネッ
トワークがある。
このメディアアクセス制御方式には、ループ形ネット
ワークに適用されるIEEE802.5方式や米国規格局で標準
化されているFDDI方式があり、またバス形、スター形ネ
ットワークに適用される米国電子電気技術者協会によっ
て標準化されているIEEE802.4方式がある。これらの方
式は、何れもトークンパッシング方式であって、トーク
ンと呼ばれるフレームを各ノード間で受け渡すことによ
り送信権が各ノードに受け渡され、同一時刻では複数の
ノードが同時に送信権を獲得することはない。一方、ト
ークンを受け渡されたノードでは予め設定された時間内
でデータを送信する。従って、各ノードは、ノード総数
と各ノードの設定時間とから自局がデータを送信するま
でに待たなければならない最大時間を計算することが可
能であり、また順番に従って必ずデータを送信すること
ができ、確定的な伝送路アクセスが可能となる。
従って、第６図のLANシステムでは、各ノード11〜1n
が順番に周期的に自身の出力データを挿入した第７図に
示すようなデータフレームを他のノードへ一斉同報伝送
または群同報伝送を行うことになる。この図においてPA
はプリアンブル、SSAPは送信元アドレス識別子、SDはス
タートデリミタ、FCはフレーム制御、DAは受信先アドレ
ス、SAは送信元アドレス、DSAPは受信先識別子、Ｃは情
報コマンド、WNは情報ワード数、DATA0〜DATAnはデー
タ、FCSはフレームチェックシーケンスである。
このとき、他の全てのノードにおいては上記のデータ
フレームを受信すると、コモンメモリCMの共通の一意の
メモリアドレスに格納する。伝送路使用権をもつノード
は所定時間経過すると次のノードにトークンフレームを
渡す。このトークンフレームを受けとったノードは所定
時間伝送路使用権を獲得し、同様にデータフレームを伝
送する。従って、全てのノード11〜1nはコモンメモリCM
に同一データを保有することになる。第８図は所定の伝
送周期Ｔ内に各ノード11、12〜1nが順番にデータフレー
ムDF1、トークンフレームTK、データフレームDF2、トー
クンフレームＴ、…を伝送して一巡する伝送路上のフレ
ーム列の一例を示している。
しかして、各ノード11、12〜1nは第９図に示すような
ハード構成を有している。伝送路使用権をもつノード例
えば11が第７図のデータフレームを伝送すると、他のノ
ード12〜1nではそのデータフレームをトランシーバ回路
21で受信した後、その受信出力22をトークンパッシング
方式送受信制御回路23に送出する。このトークンパッシ
ング方式送受信制御回路23では受信されたデータフレー
ム中のDA（受信先アドレス）フィールドから自局を指定
しているか否かを調べる。ここで、データフレーム中の
DAフィールドから、自局指定アドレス、同報アドレス、
或いは群同報アドレスの自局指定時の場合には何れも自
局指定であると判断し、データフレームの自局内への取
り込みを行う。しかる後、DMA制御回路24ではトークン
パッシング方式送受信制御回路23においてデータフレー
ム受信完了時にそのデータフレームの中からFC（フレー
ム制御）フィールド〜FCS（フレームチェックシーケン
ス）フィールドまでの受信データを取り出してデュアル
ポート付き受信バッフア25に格納する。このとき、受信
バッフア25には第10図（ａ）または第10図（ｂ）のよう
に格納される。第10図（ａ）は正常受信の場合の受信バ
ッファ25の格納状態、同図（ｂ）は受信誤りのある場合
の受信バッファ25の格納状態を示している。但し、受信
データフィールド長が“64"の場合を示している。ここ
で、STSは受信が正常に完了したかまたは受信誤りが発
生したか否かの状態を示すステータス情報、LNは受信バ
ッファ25に格納されているデータの総数を表している。
一方、送受信制御プロセッサ26においては、データフ
レーム受信完了信号27を受けると受信データの処理を行
う。この受信データの処理は、受信バッフア25に格納さ
れている受信データのDSAP（受信先識別子）フィール
ド、SSAP（送信元識別子）フィールド、Ｃ（情報コマン
ド）フィールドが指定された規定値と一致しているか否
かを判定し、一致している場合には受信したデータフィ
ールドのデータ総数を示すWNとコモンメモリ28に格納す
る開始メモリアドレスを示すADRSフィールドとを読み出
し、WN値とADRS値とをDMA制御回路24に設定する。ここ
で、DMA制御回路24は動作を行って受信バッフア25に格
納されている受信データDATA0〜DATAnをコモンメモリ28
に転送する。このコモンメモリ28に格納されたデータ
は、ホスト機器29例えばコンピュータ、PC、DCSにより
機器インターフェィス回路30を経由して読み出されて利
用される。なお、図示されていないがコモンバスメモリ
制御回路が設けられていることは言うまでもない。B1は
バッフアメモリデータバスB11およびバッファメモリア
ドレスバスB12よりなるバッフアメモリバス、B2はコモ
ンメモリデータバスB21およびコモンメモリアドレスバ
スB22よりなるコモンメモリバス、B3はホストシステム
バスである。
（発明が解決しようとする課題） しかし、以上のような受信データ処理方式では、受信
されたデータフレームが一旦受信バッフア25に格納し受
信完了した後に、フレーム中のWNフィールドとADRSフィ
ールドとの値を読み出し、DMA転送により最終格納場所
であるコモンメモリ28の相当アドレスへ転送し格納する
方式となっている。
従って、従来の受信データ処理方式においては、物理
的に異なる受信バッフア25とコモンメモリ28とが存在
し、一度受信バッフア25に格納した後、最終的にコモン
メモリ28に格納するので、これら２つのメモリ25,28の
間でデータの移動処理を必要とし、結果的に受信データ
の処理時間が長くなり、システム全体のデータ転送能力
が制限される問題がある。
ゆえに、ネットワークシステムのデータ伝送速度を高
速化して伝送能力を向上させようとしても、受信データ
の転送処理に関わる処理時間が受信バッフア25とコモン
メモリ28との間のコモンメモリバスB2の転送性能に依存
する結果となり、それ相当のデータ伝送速度の高速化に
見合う転送性能を上げる場合にはハードウェアの複雑さ
を招き、それでもなおかつ性能限界が生ずる。
本発明は上記実情に鑑みてなされたもので、受信デー
タの転送処理時間を大幅に短縮でき、ひいてはシステム
全体のデータ伝送速度の高速化を図りうるデータ伝送装
置並びに受信データ処理方法を提供することを目的とす
る。
［発明の構成］ （課題を解決するための手段および作用） 本発明は上記課題を解決するために、各ノードから伝
送されてくるデータを受信バッフアに格納していくが、
受信データの処理に際しては受信バッフアに格納されて
いるステータス情報STS値やバッフア格納データ総数LN
値その他の情報から正常受信か否かを判断する。正常受
信の場合には受信バッフアの格納データから受信データ
格納開始メモリアドレスDAn値を読み出し、このDAn値か
ら上位アドレス値と下位アドレス値を計算し、さらに桁
上げ値を求め、必要なアドレス値を前記アドレス変換メ
モリ手段の上位アドレス発生用メモリに格納し更新す
る。しかる後、上位アドレス発生用メモリの更新された
受信バッフアのアドレス値と下位アドレス発生用メモリ
をアクセスするコモンメモリアドレスとを突き合わせを
行い、桁上げが必要な場合には下位アドレス発生用メモ
リから上位アドレス発生用メモリを桁上げ指令を与えな
がら再度上位アドレス発生用メモリから上位アドレスを
発生させ、最終的に確定された上・下位アドレス発生用
メモリから変換アドレスを発生する。そして、このアド
レスを用いて受信バッフアのデータを読み出すことによ
り、システム全体に共通の一意のメモリアドレスをもつ
仮想コモンメモリからデータを読み出したと同様の処理
を行い、転送処理なしで各ノードの受信データを利用す
るものである。
なお、異常受信の場合にはその異常内容に応じて各単
位容量メモリに格納されている前回周期で受信した最新
データまたは過去に受信した有効データの対応するノー
ドのデータを今回受信中の当該ノードのデータ領域に転
送し、前述と同様に受信処理を実行するものである。
（実施例） 以下、本発明の実施例について図面を参照して説明す
るに先立ち、本発明装置および方法を実現するための基
本的事項について説明する。
本来、この種のネットワークシステムでは、各ノード
が所定の順序で順番に自局のデータを送信するために、
他の各ノード自身の受信バッフアにはあるノードの出力
データを先頭に他のノードの出力データが周期的に順番
に格納されていることになる。仮に、順番を乱す要因が
あるとすれば、受信誤りが発生したとき、或いはあるノ
ードからの突発的なデータ要求に対して発生された出力
データ以外の余分なデータフレームを受信したときであ
る。従って、例えば受信誤りの場合は前回１スキャン周
期の正しいデータで充当させるか、或いはその他の有効
なデータで充足させる必要がある。
しかも、以上のような点を考慮しつつ受信データをコ
モンメモリへ転送することなく受信バッフア内で転送処
理を行うためには、受信バッフア内の正しいデータが最
終格納場所であるコモンメモリ内にあるのと同等に見え
るように、実際に格納されている受信バッフアのメモリ
アドレスとコモンメモリのアドレスとを何らかのアドレ
ス変換によって対応をとりながら読み出せば、ホスト機
器ではコモンメモリなしで実際にコモンメモリが存在す
るごとくして受信データを有効に利用することが可能と
なる。
次に、本発明の一実施例について第１図ないし第５図
を参照して説明する。第１図は本発明装置の各ノードの
ハード構成図、第２図は本発明において新たに付加され
たアドレス変換メモリ手段の構成図、第３図は第２図に
示す下位アドレス発生用メモリの信号入出力状態図、第
４図は下位アドレス発生メモリのプログラミング例を示
す図、第５図は受信データ処理の手順を示す図である。
なお、これらの図において従来の第９図と同一部分には
同一符合を付してその詳しい説明は省略する。
すなわち、本発明方式を適用した各ノードにおいて
は、従来のコモンメモリ28を削除する一方、従来のもの
に改良を加えたデュアルポート付受信バッフア25を有
し、さらに新たにデューアルポートメモリ形式とったア
ドレス変換メモリ手段41を付加してなる構成とする。42
はコモンメモリバス制御回路である。
この受信バッフア25は、１スキャン周期（１伝送周期
Ｔ）内に受信するシステム全体のデータ量に見合う容量
の単位容量メモリ25aを複数個備え、これら複数個の単
位容量メモリ25a,…を交互に用いて各１スキャン周期の
受信データを順次格納し更新していく方式である。この
ように複数個の単位容量メモリ25a,…を設けた理由は、
データ受信が進んでも適宜に空きエリアを確保すること
にある。具体的には、これら複数個の単位容量メモリ25
a,…に対し、現在受信中の１スキャン周期データ（現在
値データ）、前回の１スキャン周期に受信した最新のス
キャンデータ（前回値データ）のほか、過去に受信した
有効な１スキャンデータ（前有効値データ）または次の
１スキャン周期データ（次回値データ）の順番で交互に
格納するものである。従って、最低３個の単位容量メモ
リ25a,…が必要となってくる。４個の単位容量メモリ25
a,…の場合には過去に受信した有効な１スキャンデータ
（前有効値データ）と次の１スキャン周期データとを独
立に格納してもよい。
このような構成とすれば、１スキャン周期内で誤りを
含むデータフレームを受信した場合、単位容量メモリ25
aに格納されている例えば前有効値データを前回値の単
位容量メモリ25aの空き領域に転送するとともに、その
ときのアドレスをアドレス変換メモリ手段41のメモリに
書き込んでおけばよい。さらに、ネットワークシステム
の異常を検出したとき、或いは受信誤りフレームが想定
する数以上に発生したとき、前回値データの単位容量メ
モリ25aへの転送を停止し前有効値データの単位容量メ
モリ25aのデータを残すように制御する。すなわち、残
る２個の単位容量メモリ25aを用いてデータの受信を行
い、異常状態が正常に復帰した時点で各単位容量メモリ
25a,…に交互に受信データを格納していけばよい。
次に、アドレス変換メモリ手段41は、第２図に示すご
とくデータフレーム受信完了後に送受信制御プロセッサ
26により受信バッフア25に格納されている一連の正しい
データのコモンメモリ格納先頭アドレスADRSとしてADRS
フィールドから読み出した当該ADRS値に対応するアドレ
スを受信バッフア先頭格納アドレス値として書き込み更
新され、かつ、ホスト機器29からのコモンメモリのある
アドレスのアクセスに対し上位アドレス値を発生する上
位アドレス発生用メモリ（RAM）411と、ホスト機器29か
らのコモンメモリのあるアドレスのアクセスに対し、上
位アドレス発生用メモリ411から発生される前記単位容
量メモリ25aのアドレスをクロックckによってラッチす
るラッチ回路412と、このラッチ回路412の出力を受けて
実際のｍビットの下位アドレス値を出力し、桁上げ条件
が発生しているときには再度上位アドレス発生用メモリ
411に返還して上位アドレス値を出力させる下位アドレ
ス発生用メモリ（ROM）413とからなっている。なお、こ
の下位アドレス発生用メモリ413は第３図のような入出
力関係を有している。B11はラッチ回路412の出力、B12
はホスト機器側のホストシステムアドレスバス入力B4を
経て送られてくる下位アドレス入力、B17は下位アドレ
ス出力、B13は桁上げ指令である。
なお、第４図は下位アドレス発生用メモリ413のアド
レス変換のためのプログラミング例であって、ｍ入力信
号線が５本の場合の下位アドレス発生用メモリ413にプ
ログラムすべき値（10進数）を示す。同図においてIN1
値はラッチ回路出力B11である受信バッフア側のアドレ
ス、IN2値はホスト機器側からのコモンメモリアドレス
に相当し、IN1値の「１」とIN2値の「31」とでは「1,
0」となり、桁上げが必要なことを示している。つま
り、IN1値とIN2値との間の数値（X,Y）のうち、Ｘは桁
上げB13、Ｙは下位アドレス出力B17を表している。
次に、本発明の受信データ処理方式の一連の動作につ
いて説明する。伝送路使用権をもつノードから第７図に
示すようなフォーマットをもったデータフレームを伝送
すると、他のノードではそのデータフレームをトランシ
ーバ回路21で受信した後、その受信出力22をトークンパ
ッシング方式送受信制御回路23に送出する。このトーク
ンパッシング方式送受信制御回路23では受信フレームの
中のDAフィールドから自局を指定しているか、或いは同
報伝送又は群同報伝送のアドレスであるか否かを調べ
る。ここで、データフレーム中のDAフィールドから自局
を指定していると判断すると、送受信制御回路23ではデ
ータフレームの自局内への取り込みを行う。しかる後、
DMA制御回路24では受信されたデータフレームのFCフィ
ールドからFCSフィールドまでの受信データを前述した
第10図の要領で受信バッフア25（該当単位容量メモリ25
a）に格納していく。従って、この時点ではステータス
情報STSから受信が正常に完了したか受信誤りが発生し
ているかを知ることができる。
一方、送受信制御プロセッサ26は、トークンパッシン
グ方式送受信制御回路23からのデータフレーム受信完了
検出信号27を受けると、第５図に示すような受信データ
の処理を行う。すなわち、送受信制御プロセッサ26は、
受信バッフア25からステータス情報STS値を読み出し、
正常受信か否かを判断する（ステップS1）。このステッ
プS1において受信誤りの発生の場合には当該データフレ
ームの処理を止めた後、直ちに前回受信した１スキャン
周期の正常受信データのうち対応するノードのデータを
今回使用している単位容量メモリ25aに転送処理を行う
（ステップS2）。
一方、正常受信の場合にはステップS3に移行し、ここ
でLN値（受信格納データ総数）が規定長か、またFC（フ
レーム制御）フィールド、DSAP（受信先識別子）フィー
ルド、SSAP（送信元識別子）フィールド、Ｃ（情報コマ
ンド）フィールドがそれぞれ規定コードになっている
か、さらに必要な情報について調べ、何れか１つでも正
しくない場合にはステップS2に示す処理を行い、全て正
しい場合には次のステップS4に移行する。
このステップS4においては、受信データが格納されて
いる受信バッフア先頭開始アドレス値，つまり第10図
（ａ）ではAn＋18番地となるが、この値をDAn値として
読み出して受信バッフア25の所定のエリアに格納する。
次に、ステップS5においては、DAn値から上位アドレ
ス値Ｕ（DAn）と下位アドレス値Ｌ（DAn）とを計算す
る。第10図（ａ）の例に従うとｍ＝５ビット、つまり32
ロングワード単位で各ノードからの出力データがデータ
フレームに分割されて送信されることに対応し、受信バ
ッフア25の先頭開始アドレスDAn値から32（＝25）ロン
グワードを連続して読み出していくと、32−Ｌ（DAn）
番目になると、Ｌ（DAn）値は“0"、Ｕ（DAn）値は１つ
桁上げが発生する。
従って、上位アドレス値Ｕ（DAn）の計算はこの上位
アドレス値の桁上げ値，すなわち受信バッフア先頭アド
レスの32ロングワード番地先の値を計算し、一方、下位
アドレス値Ｌ（DAn）の計算は第10図（ａ）の例に従う
とｍ＝５ビット、つまり32ロングワードを一単位とする
と32ロングワード内のどのメモリ位置から連続して格納
されているかを抜き出すための計算である。
以上のようにして得られた上位アドレス値Ｕ（DAn）
と下位アドレス値Ｌ（DAn）とから、 ［Ｕ（DAn）＋2m］＋Ｌ（DAn）＝U1（DAn） を計算によって求めた後、同様に受信バッフア25の所定
のエリアに格納し保持する。
引き続き、ステップS6においては、コモンメモリへの
格納開始アドレスを示すADRS値について、 ADRS値＝CMADRn として読み出して受信バッフア25の所定エリアに保持す
るとともに、上記CMADRnから、 CMADRn＋2k なる計算を行って、コモンメモリのアドレス値Ｕ（CMAD
Rn）を求める。このコモンメモリのアドレス値Ｕ（CMAD
Rn）は、前記32ロングワードを単位としてADRS値で指定
されるコモンメモリをアクセスしていく時にＵ（DAn）
値が桁上げを起こす場合の正しい受信バッフアアドレス
を生成するために計算する。ここで、ｋの値は、コモン
メモリの容量により、すなわち伝送総データ量の実装条
件により変化する。例えばｋ＝８ビットとすると下位ア
ドレス長ｍ＝５ビットと合わせると13ビット長のメモリ
容量となり、従って8kロングワード長の容量を持つコモ
ンメモリとなる。
しかる後、送受信制御プロセッサ26は、ステップS7に
おいてアドレス変換メモリ手段41の上位アドレス発生用
メモリ411のCMADRn値に相当する番地にDAn値を、また桁
上げが生じた場合に対応してＵ（CMADRn）値に相当する
番地にU1（DAn）値を書き込んで更新する。
以上のような処理について受信データフレームごとに
繰り返し行う（ステップS8）。
次に、ホスト機器29においてコモンメモリの内容を読
み出す場合、読み出すべきコモンメモリのアドレスを機
器インターフェィス回路30およびホストシステムアドレ
スバス入力B4を経由してアドレス変換メモリ手段41に入
力するが、そのうち上位アドレス入力B14を上位アドレ
ス発生用メモリ411に、下位アドレス入力B12（IN2値）
を下位アドレス発生用メモリ413にそれぞれ入力する。
ここで、上位アドレス発生用メモリ411は、上位アドレ
ス入力B14を受けて前記第５図のステップS7で更新され
た受信バッフア25のアドレス値DAnを上位アドレス出力B
15として出力し、またｍ（例えばｍ＝５）ビット出力B1
6をラッチ回路412に送出する。このラッチ回路412では
最初のクロックckによりｍビットの受信バッフアアドレ
スB16（IN1値）を取り込んでラッチした後、このラッチ
出力B11を下位アドレス発生用メモリ413に導入する。こ
こで、下位アドレス発生用メモリ413は、ラッチ出力B11
と下位アドレス入力B12とを突き合わせることにより、
第４図に示すような下位アドレス値B17を出力するが、
仮に桁上げ条件が発生したときには桁上げ指令B13を出
して上位アドレス発生用メモリ411に供給する。
そこで、この上位アドレス発生用メモリ411では、前
記ステップS7において更新された桁上げに対応する受信
バッフア25のアドレス値U1（DAn）を出力しラッチ回路4
12に送出する。このラッチ回路412は、同様に第２番目
のクロックckの入力によりアドレス値U1（DAn）を取り
込んでラッチした後、下位アドレス発生用メモリ413に
導入する。従って、最終的に確定された実際の受信バッ
フア25のメモリアドレスが上位アドレス出力B15と下位
アドレス値B17としてコモンメモリアドレスバスB22に出
力され、受信バッフア25へのデータ読み出しに用いられ
る。
なお、この下位アドレス出力B17は、前記ステップS7
においてCMADRn、Ｕ（CMADRn）相当番地に書き込むDA
n、U1（DAn）値の下位ｍビット値が何れも同じために前
記最初のクロック信号ckのタイミングで確定される。ゆ
えに、上位アドレス出力値の生成には２クロックが必要
である。
従って、以上のようにしてホスト機器29が読み出そう
とするコモンメモリのアドレスはアドレス変換メモリ手
段41により受信バッフア25のメモリアドレスに変換され
てアクセスされ、データを読み出すことができる。
従って、以上のような実施例によれば、送受信プロセ
ッサ26により受信先頭開始アドレス値から受信バッフア
25のデータ格納状態を示すアドレスをアドレス変換メモ
リ手段41に格納する一方、ホスト機器29側からのコモン
メモリアドレスをアドレス変換メモリ手段41に入力す
る。そして、アドレス変換メモリ手段41において受信バ
ッフア25のアドレスとホスト機器29側からのコモンメモ
リアドレスとからアドレス変換を行って得られたアドレ
スを用いて受信バッフア25のデータを読み出すようにし
たので、コモンメモリをなくしてコモンメモリを有する
場合と同様にデータを読みだし可能であり、従来のよう
に受信バッフア25からコモンメモリにデータ転送する必
要がなくなり、それだけ受信データの処理時間が少なく
なり、データ伝送速度の高速化を図ることができ、ひい
ては転送性能を向上させることができる。ホスト機器か
らのコモンメモリのアクセスに対して何ら影響を与えず
に受信バッフア25に受信データを格納でき、この点から
も受信バッフア25への書き込み更新を高速に行うことが
できる。
また、受信バッフアは、周期的に受信するシステム全
体のデータ量に見合う単位容量メモリの複数倍の容量の
メモリで構成し、各周期ごとに前記単位容量メモリを１
つずつ用いて、現在受信中のデータ、前回周期で受信し
た最新データのほか、過去に受信した有効データおよび
次周期の受信データを格納することにより、常に有効な
データを受信バッフアに格納でき、ホスト機器側からコ
モンメモリアドレスを指定してデータを読み出しても、
正常なデータを確実に読み出すことができる。
さらに、アドレス変換メモリ手段41においては、上位
アドレス発生用メモリ411と下位アドレス発生用メモリ4
13とに分け、特に下位アドレス発生用メモリ413では受
信バッフア側のアドレスとコモンメモリのアドレスとを
突き合わせて桁上げ処理を行うので、実際の受信バッフ
ア25のアドレスとコモンメモリのアドレスとの変換対応
において必ず発生する桁上げ処理を簡単で時間遅れなく
実現できる。
なお、上記実施例ではループ型のネットワークを前提
として説明したが、特にネットワークの形態に拘るもの
でなく例えばバス型、スター型その他の種々の形態のも
のに適用できる。また、共通伝送路Ｌとしては電気式に
限らず、光式或いは無線式の何れでもよい。その他、本
発明はその要旨を逸脱しない範囲で種々変形して実施で
きる。
［発明の効果］ 以上説明したように本発明によれば、次のような種々
の効果を奏する。
先ず、請求項１においては、受信データの転送処理時
間を大幅に短縮でき、ひいてはシステム全体のデータ伝
送速度の高速化を図り得、特に共通伝送路上のトラフィ
ックが非常に重く、すなわち、間断なくデータを受信し
処理する場合に非常に有効なものである。
次に、請求項2,3においては、各ノードの出力データ
を確実に格納することが可能であり、しかも常に正しい
データを受信バッフアに格納でき、ホスト機器側からコ
モンメモリアドレスを指定して正常なデータを確実に読
み出すことができる。
さらに、請求項４では、アドレス変換時の桁上げ処理
を簡単、かつ、迅速に行うことができる。
【図面の簡単な説明】
第１図ないし第５図は本発明方式の一実施例を説明する
ために示したもので、第１図は各ノードのハード構成
図、第２図は本発明方式において新たに付加されたアド
レス変換メモリ手段の構成図、第３図は第２図に示す下
位アドレス発生用メモリの信号入出力状態図、第４図は
下位アドレス発生メモリのプログラミング例を示す図、
第５図は受信データ処理の手順を示す図、第６図ないし
第10図は従来方式を説明するために示したもので、第６
図は一般的なデータ伝送システムの模式的な構成図、第
７図はデータフレームのフォーマット図、第８図は伝送
路のフレーム列を示す図、第９図は従来の各ノードのハ
ード構成図、第10図は受信バッフアのデータ格納状態を
示す図である。 Ｌ……共通伝送路、23……トークンパッシング方式送受
信制御回路、24……DMA制御回路、25……受信バッフ
ア、25a……単位容量メモリ、26……送受信制御プロセ
ッサ、29……ホスト機器、41……アドレス変換メモリ手
段、411……上位アドレス発生用メモリ、412……ラッチ
回路、413……下位アドレス発生用メモリ。

Claims (6)

    (57)【特許請求の範囲】
  1. 【請求項１】共通伝送路に接続された各ノードがそれぞ
    れ所定の周期で順番にデータを一斉同報通信あるいは群
    同報通信にて伝送し、他のノードは前記データを受信し
    て受信バッフアに格納し、各ノード間の情報交換を行う
    トークンパッシング方式によるメディアアクセス制御を
    用いたデータ伝送システムにおいて、 前記各ノードには、前記受信バッフアに格納された受信
    データのメモリアドレスと、前記各ノードに接続される
    ホスト機器が使用するシステム全体に共通で一意の特定
    アドレスとを対応させるアドレス変換手段を備えたこと
    を特徴とするデータ伝送装置。
  2. 【請求項２】前記受信バッフアは、周期的に受信するシ
    ステム全体のデータ量に見合う単位容量メモリの複数倍
    の容量のメモリで構成され、今回周期の受信中のデー
    タ、前回周期で受信した最新データ、過去に受信した有
    効データを格納し、受信データの処理を行うことを特徴
    とする請求項１に記載のデータ伝送装置。
  3. 【請求項３】前記受信バッフアは、さらに次の周期で受
    信する受信データを格納できるだけの余裕容量を含む容
    量のメモリを備えたことを特徴とする請求項２に記載の
    データ伝送装置。
  4. 【請求項４】受信バッフアに格納された受信データの処
    理手段は、今回周期の受信データに異常があった場合に
    は、前記最新データまたは前記有効データの対応するデ
    ータを、今回周期の受信データ領域に転送することを特
    徴とする請求項１または請求項２に記載のデータ伝送装
    置。
  5. 【請求項５】アドレス変換手段は、上位アドレス発生用
    メモリおよび下位アドレス発生用メモリを有し、前記受
    信バッフアに格納されているデータのアドレス値を用い
    て上位アドレス発生用メモリの内容を更新し、かつ、こ
    の上位アドレス発生用メモリのアドレス値と下位アドレ
    ス発生用メモリをアクセスするアドレス値との突き合わ
    せによりアドレス範囲の桁上げ処理を行うことにより、
    前記上・下位アドレス発生用メモリから変換アドレスを
    出力することを特徴とする請求項１ないし請求項４のい
    ずれかに記載のデータ伝送装置。
  6. 【請求項６】共通伝送路に接続された各ノードがそれぞ
    れ所定の周期で順番にデータを一斉同報通信あるいは群
    同報通信にて伝送し、他のノードは前記データを受信し
    て受信バッフアに格納し、各ノード間の情報交換を行う
    トークンパッシング方式によるメディアアクセス制御を
    用いたデータ伝送システムの受信データ処理方法におい
    て、 前記受信バッフアは、周期的に受信するシステム全体の
    データ量に応じた単位容量メモリの複数倍の容量メモリ
    で構成され、前回周期で受信した最新データ、過去に受
    信した有効データを有しており、さらに各受信の周期毎
    に受信した受信データを格納し、前記各受信周期の終了
    毎に受信データに異常がある場合には、前記最新データ
    または前記有効データの対応するデータを現在受信中の
    データ領域に転送する処理を行い、 前記受信バッフアへのアクセスに際しては、システム全
    体に共通で一意の特定のアドレスをアドレス変換手段に
    より前記受信バッフアの正常に受信されたデータが格納
    されたアドレスに変換して、前記受信データにアクセス
    することを特徴とする受信データ処理方法。
JP2032108A 1990-02-13 1990-02-13 データ伝送装置並びに受信データ処理方法 Expired - Lifetime JP2728760B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2032108A JP2728760B2 (ja) 1990-02-13 1990-02-13 データ伝送装置並びに受信データ処理方法
DE4104601A DE4104601C2 (de) 1990-02-13 1991-02-12 Empfangsdatenverarbeitungsanlage
KR1019910002462A KR950005145B1 (ko) 1990-02-13 1991-02-13 수신 데이타 처리장치 및 방법
US08/144,491 US5414813A (en) 1990-02-13 1993-11-01 Direct transfer from a receive buffer to a host in a token-passing type network data transmission system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2032108A JP2728760B2 (ja) 1990-02-13 1990-02-13 データ伝送装置並びに受信データ処理方法

Publications (2)

Publication Number Publication Date
JPH03235544A JPH03235544A (ja) 1991-10-21
JP2728760B2 true JP2728760B2 (ja) 1998-03-18

Family

ID=12349701

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2032108A Expired - Lifetime JP2728760B2 (ja) 1990-02-13 1990-02-13 データ伝送装置並びに受信データ処理方法

Country Status (4)

Country Link
US (1) US5414813A (ja)
JP (1) JP2728760B2 (ja)
KR (1) KR950005145B1 (ja)
DE (1) DE4104601C2 (ja)

Families Citing this family (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FI87290C (fi) * 1991-01-17 1992-12-10 Kone Oy Foerfarande foer bestaemning av meddelandeidentifierare i ett foer hissar avsett datanaet
DE4213569C2 (de) * 1992-04-24 1997-01-30 Siemens Ag Schnittstellenbaustein zum Verbinden zweier Bussegmente
US6079009A (en) 1992-06-30 2000-06-20 Discovision Associates Coding standard token in a system compromising a plurality of pipeline stages
US6112017A (en) 1992-06-30 2000-08-29 Discovision Associates Pipeline processing machine having a plurality of reconfigurable processing stages interconnected by a two-wire interface bus
US5821885A (en) 1994-07-29 1998-10-13 Discovision Associates Video decompression
US6034674A (en) * 1992-06-30 2000-03-07 Discovision Associates Buffer manager
US6047112A (en) 1992-06-30 2000-04-04 Discovision Associates Technique for initiating processing of a data stream of encoded video information
US6067417A (en) 1992-06-30 2000-05-23 Discovision Associates Picture start token
US6330665B1 (en) 1992-06-30 2001-12-11 Discovision Associates Video parser
US6263422B1 (en) 1992-06-30 2001-07-17 Discovision Associates Pipeline processing machine with interactive stages operable in response to tokens and system and methods relating thereto
US5842033A (en) 1992-06-30 1998-11-24 Discovision Associates Padding apparatus for passing an arbitrary number of bits through a buffer in a pipeline system
US5809270A (en) 1992-06-30 1998-09-15 Discovision Associates Inverse quantizer
US5768561A (en) 1992-06-30 1998-06-16 Discovision Associates Tokens-based adaptive video processing arrangement
DE69229338T2 (de) 1992-06-30 1999-12-16 Discovision Associates, Irvine Datenpipelinesystem
US5861894A (en) 1993-06-24 1999-01-19 Discovision Associates Buffer manager
US5805914A (en) 1993-06-24 1998-09-08 Discovision Associates Data pipeline system and data encoding method
CA2145361C (en) 1994-03-24 1999-09-07 Martin William Sotheran Buffer manager
US6092116A (en) * 1996-12-11 2000-07-18 Lsi Logic Corporation DMA controller with response message and receive frame action tables
US5842003A (en) * 1997-03-26 1998-11-24 Unisys Corporation Auxiliary message arbitrator for digital message transfer system in network of hardware modules
JP3251531B2 (ja) * 1997-06-19 2002-01-28 矢崎総業株式会社 障害検出方法及び通信システム
US5948089A (en) * 1997-09-05 1999-09-07 Sonics, Inc. Fully-pipelined fixed-latency communications system with a real time dynamic bandwidth allocation
US6087867A (en) * 1998-05-29 2000-07-11 Lsi Logic Corporation Transaction control circuit for synchronizing transactions across asynchronous clock domains
US6301264B1 (en) 1998-06-02 2001-10-09 Lsi Logic Corporation Asynchronous data conversion circuit
US6105086A (en) * 1998-06-04 2000-08-15 Lsi Logic Corporation Data communication circuit and method for buffering data between a shared resource and multiple interfaces
US6122680A (en) * 1998-06-18 2000-09-19 Lsi Logic Corporation Multiple channel data communication buffer with separate single port transmit and receive memories having a unique channel for each communication port and with fixed arbitration
EP2267913A3 (en) * 2000-01-25 2012-10-10 Aware, Inc. System and method for the application of an LMS method to updating an echo canceller in an ADSL modem
US6622183B1 (en) 2000-03-21 2003-09-16 Lsi Logic Corporation Data transmission buffer having frame counter feedback for re-transmitting aborted data frames
US6687255B1 (en) 2000-03-21 2004-02-03 Lsi Logic Corporation Data communication circuit having FIFO buffer with frame-in-FIFO generator
US7581017B2 (en) * 2001-11-22 2009-08-25 Panasonic Corporation Data transmission system, data transmission apparatus, data reception apparatus, and data transmission method
CN101310232B (zh) * 2005-11-14 2011-01-12 三菱电机株式会社 网络单元及使用该网络单元的可编程控制器
KR20120115596A (ko) * 2008-06-02 2012-10-18 미쓰비시덴키 가부시키가이샤 데이터 통신 시스템 및 데이터 통신 장치
CN109785129B (zh) * 2018-12-14 2024-05-28 平安证券股份有限公司 数据获取方法、装置、设备及计算机可读存储介质

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3979733A (en) * 1975-05-09 1976-09-07 Bell Telephone Laboratories, Incorporated Digital data communications system packet switch
US4424565A (en) * 1981-06-22 1984-01-03 Bell Telephone Laboratories, Incorporated Channel interface circuit with high speed data message header field translation and direct memory access
US4672543A (en) * 1982-08-31 1987-06-09 Sharp Kabushiki Kaisha Data transmission control apparatus in local network systems
JPS5991527A (ja) * 1982-11-17 1984-05-26 Hitachi Ltd バス優先制御方式
US4590468A (en) * 1983-03-10 1986-05-20 Western Digital Corporation Token access controller protocol and architecture
JPH0720109B2 (ja) * 1987-09-09 1995-03-06 株式会社東芝 トークンパッシングバス方式を用いたネットワークシステム
US5001472A (en) * 1988-02-11 1991-03-19 Datapoint Corporation Uneven token distribution technique for token based local area network
AU611068B2 (en) * 1988-12-20 1991-05-30 Fujitsu Limited System for internetwork communication between local area networks
US5020020A (en) * 1989-04-07 1991-05-28 Digital Equipment Corporation Computer interconnect system with transmit-abort function
US5095480A (en) * 1989-06-16 1992-03-10 Fenner Peter R Message routing system for shared communication media networks
US5136580A (en) * 1990-05-16 1992-08-04 Microcom Systems, Inc. Apparatus and method for learning and filtering destination and source addresses in a local area network system

Also Published As

Publication number Publication date
DE4104601C2 (de) 1993-11-11
KR950005145B1 (ko) 1995-05-18
JPH03235544A (ja) 1991-10-21
KR910016168A (ko) 1991-09-30
US5414813A (en) 1995-05-09
DE4104601A1 (de) 1991-08-14

Similar Documents

Publication Publication Date Title
JP2728760B2 (ja) データ伝送装置並びに受信データ処理方法
KR100981461B1 (ko) 통신 칩 및 메시지 관리자에 의한 통신 칩의 메시지 메모리의 데이터에 대한 액세스 제어 방법
US5050165A (en) Bridge circuit for interconnecting networks
RU2401452C2 (ru) Способ передачи данных в сообщениях по линии связи системы связи, а также коммуникационный модуль, абонентское устройство системы связи и система связи для осуществления этого способа
JP4691601B2 (ja) データのサイクリック伝送のための方法、通信ネットワーク、及び制御装置
KR100970300B1 (ko) 통신 모듈의 메시지 메모리의 데이터를 액세스하기 위한 방법 및 장치
KR101028898B1 (ko) 플렉스레이 통신 장치
JPS61225946A (ja) ローカル・エリア・ネツトワークにおいて第１のノードから第２のノードを診断する方法
US9544258B2 (en) Network, head subscriber and data transmission method
US20100161834A1 (en) User interface between a microcontroller and a flexray communications module; flexray user; and method for transmitting messages via such an interface
JP4903801B2 (ja) ＦｌｅｘＲａｙ通信モジュールとＦｌｅｘＲａｙ加入者装置とを繋ぐ加入者インタフェース、およびＦｌｅｘＲａｙ通信モジュールとＦｌｅｘＲａｙ加入者装置とを繋ぐ加入者インタフェースを経由するメッセージの伝送方法
US6185207B1 (en) Communication system having a local area network adapter for selectively deleting information and method therefor
US8019961B2 (en) Method for storing messages in a message memory and message memory
JPS6336586B2 (ja)
JP3075809B2 (ja) データ伝送システムにおける受信データ転送制御装置
JP2009502072A (ja) ＦｌｅｘＲａｙ通信モジュール及びＦｌｅｘＲａｙ通信制御装置、並びにＦｌｅｘＲａｙ通信接続とＦｌｅｘＲａｙ加入者装置との間でメッセージを伝送する方法
US5392399A (en) Bridge system for selectively routing frame with ordering parameter identifying ordering of identifiers only based upon its source identifier
JP3077992B2 (ja) データ伝送装置
US20090031045A1 (en) Information relay device, information relay method, information relay program and information recording medium
JP3265026B2 (ja) 入出力データ交換方式
US7320039B2 (en) Method for processing consistent data sets
JP2696105B2 (ja) ネットワーク相互接続回路
JPH0311838A (ja) リモートブリッジ通信のデータチェック方式
JPH08125715A (ja) 通信装置
JPH07131473A (ja) データ通信装置

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071212

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081212

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091212

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091212

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101212

Year of fee payment: 13

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101212

Year of fee payment: 13