KR950005145B1 - 수신 데이타 처리장치 및 방법 - Google Patents

수신 데이타 처리장치 및 방법 Download PDF

Info

Publication number
KR950005145B1
KR950005145B1 KR1019910002462A KR910002462A KR950005145B1 KR 950005145 B1 KR950005145 B1 KR 950005145B1 KR 1019910002462 A KR1019910002462 A KR 1019910002462A KR 910002462 A KR910002462 A KR 910002462A KR 950005145 B1 KR950005145 B1 KR 950005145B1
Authority
KR
South Korea
Prior art keywords
data
reception
address
memory
received
Prior art date
Application number
KR1019910002462A
Other languages
English (en)
Other versions
KR910016168A (ko
Inventor
야스히사 시오바라
Original Assignee
가부시끼가이샤 도시바
아오이 죠이찌
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시끼가이샤 도시바, 아오이 죠이찌 filed Critical 가부시끼가이샤 도시바
Publication of KR910016168A publication Critical patent/KR910016168A/ko
Application granted granted Critical
Publication of KR950005145B1 publication Critical patent/KR950005145B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/42—Loop networks
    • H04L12/427—Loop networks with decentralised control
    • H04L12/433—Loop networks with decentralised control with asynchronous transmission, e.g. token ring, register insertion
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/40—Bus networks
    • H04L12/407—Bus networks with decentralised control
    • H04L12/417—Bus networks with decentralised control with deterministic access, e.g. token passing

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Small-Scale Networks (AREA)
  • Computer And Data Communications (AREA)
  • Communication Control (AREA)

Abstract

내용 없음.

Description

수신 데이타 처리장치 및 방법
제1도는 일반적인 데이타 전송시스템의 모식적 구성도.
제2도는 데이타 프레임의 포매트도.
제3도는 전송로의 프레임렬을 나타낸 도면.
제4도는 종래의 각 노드에 블록도.
제5A도 및 제5B도는 수신버퍼의 데이타 격납 상태를 나타낸 도면.
제6도는 본 발명에 의한 각 노드의 블록도.
제7도는 본 발명 방식에 있어서 새롭게 부가된 어드레스 변환 메모리수단의 블록도.
제8도는 제7도에 나타낸 하위 어드레스 발생용 메모리의 신호입출력을 나타낸 도면.
제9도는 하위 어드레스발생 메모리의 프로그래밍 예를 나타낸 도면.
제10도는 수신 데이타처리의 수순을 나타낸 도면.
본 발명은 복수지점에 산재되어 있는 컴퓨터나 각종 제어장치 등을 공통전송로로 접속하여 상호간에 정보를 교환하는 예를들면 데이타 전송시스템(data transmission system), LAN(local area network)등에 적용되는 수신데이타 처리방식에 관한 것이며, 특히 데이타 전송속도의 고속화를 달성할 수 있는 수신데이타 처리방식(received data processing system)에 관한 것이다.
최근에 공장의 자동화의 진전에 수반되어, 컴퓨터, P.C(Promgramable controller), (DCS(Distributed Control System)등의 인텔리젠트기기를 공통전송로에 접속하여 네트워크화하고 이들 복수의 기기상호간에서 제조지시(manufacturing entry), 생산실적(Product result)등의 생산정보, 제조 프로그램 데이타나 프로세스 제어데이타, 감시데이타(monitor data)등의 정보교환을 행하고 분산제어(decentralized control)와 시스템전체의 감시제어(Supervisory control)를 행하는 고기능, 고성능인 연속프로세스 제어시스템(continuous process control system)을 구축하는 경향이 있다. 또, 이와같은 연속 프로세스 제어시스템에 있어서는 복수의 기기간에서 정보교환되는 감시·제어데이타를 시스템전체에서 공유함으로써 각 기기에서의 분산제어와 시스템 전체의 감시제어를 효율좋게 행하는 방식이 채용되고 있다.
그런데, 일반적으로 각 기기 상호간의 정보교환에 있어서는 각 기기가 1대씩 별개로 다른 기기를 지정하면서 정보를 송신하고 또한 그 수신확인을 행하는 1 : 1형의 데이타 전송방식이 채용되고 있었다. 그러나, 수순실해으이 번잡성이나 처리속도의 지연등이 문제로 되고 최근에는 1 : 1형의 데이타 전송 방식 대신에 일제 등일 정보통신(brodcasting) 또는 군 동일 정보통신(multicasting), 즉 방송형에 의한 데이타 전송방식이 채용되게 되었다. 이 방송형 데이타 전송방식에서는 각 기기가 주기적으로 데이타를 송신하고 다른 각 기기에서는 그 주기적으로 전해져오는 감시제어 데이타를 수신한다. 또, 감시제어 데이타는 각 기긱 통통의 한가지 메모리 어드레스를 갖는 콤몬메모리에 격납되어 최신 데이타로 갱신된다. 이와같이 행하여 고속으로 효율적인 N : N 형의 정보교환이 행해져서 각 기기마다의 분산제어와 시스템전체의 감시제어가 실현된다. 이와같은 방식을 채용한 것으로는 일본국 특공소 64-8501 : 데이타 전송시스템, 일본국특개평 1-157143호 : 토큰 패싱 버스방식을 사용한 네트워크 시스템이 있다.
이하, 종래의 연속 프로세스 제어시스템에 적용되는 LAN시스템의 구성에 대해서 제1도를 참조하여 설명하겠다. 이 시스템에서는 공통 전송로(L)에 적당한 간격을 두고 예를들면 제어기기등의 복수의 노드(11~1n)가 접속되고 이들 각 노드(11~1n)에는 각각 콤몬메모리(CM)가 내장되어 있다. 전송로 사용권을 갖는 노드는 소정시간이내에 필요한 정보를 일제 동일정보통신 또는 군동일 정보통신을 행하여 소정시간이 경과될때마다 다음 노드에 전송로 사용권을 부여한다. 이와같이하여 이 시스템은 메디아 억세스 제어방식을 채용하고 있다.
또 제6도에서는 루프형 네트워크가 구성되어 있으나 이 네트워크의 형태로는 각 노드(11~1n)를 버스상으로 접속하는 버스형 스터상으로 접속하는 스터형 네트워크가 있다.
이 메디아 억세스 제어방식에는 루프형 네트워크에 적용되는 IEEE 802.5방식이나 미국 규격(American National Standard Institute : ANSI)에서 표준화 되어 있는 IEEE 802.4 방식이 있다. 이들의 방식은 어느것이나 토큰 패싱(token-passing)방식이며, 토큰이라고 칭하는 프레임을 각 노드간에서 주고받음으로써 송신권이 각 노드에 주고받게되어 동일시각에는 복수의 노드가 동시에 송신권을 획득하는 일은 없다. 한편, 토큰을 주고 받은 노드에서는 사전에 설정된 시간내에 데이타를 송신한다. 따라서 각 노드는 노드총수와 각 노드의 설정시간으로 되는 자국이 데이타를 송신할때까지 기다리지 않으면 안되는 최대시간을 계산하는 일이 가능하고 또 순번에 따라서 반드시 데이타를 송신할 수 있고, 확정적인 전송로 억세스가 가능하게 된다.
따라서 제1도의 LAN 시스템에서는 각 노드(11~1n)가 차례로 주기적으로 자신의 출력데이타를 삽입한 제2도에 나타낸 것과 같은 데이타 프레임을 다른 노드로 일제 동일정보전송 또는 군동일 정보 전송을 행하게 된다. 제2도에서 PA는 프리앰블, SSAP는 송신원 어드레스식별자(Source service access point), SD는 스타트 델리미터(start delimiter), FC는 프레임 제어(frame control, DA는 수신선 어드레스(destination address), SA는 송신언 어드레스(Source address), DSAP는 수신선 식별자(destination service access point), C는 정보 콤맨드(information command), WN는 정보 워드수(information word number), DATA0~DATAn는 데이타, FCS는 프레임 체크 시퀀(frame check sequence)이다.
이때에 다른 모든 노드가 상기의 데이타 프레임을 수신하면 이 데이타 프레임은 콤몬메모리(CM)의 공통의 한가지 메모리 어드레스에 격납된다.
전송로 사용권을 갖는 노드는 소정시간이 경과되면 다음 노드에 토큰 프레임을 넘긴다. 이 토큰 프레임을 받아드린 노드는 소정시간 사용권을 획득하고 마찬가지로 데이타 프레임을 전송한다. 따라서 모든 노드(11~1n)는 콤몬메모리(CM)에 동일 데이타를 보유하게 된다. 제3도는 소정 전송주기(T)내에 각 노드(11~1n)가 순번으로 데이타 프레임(DF1), 토큰프레임(TK), 데이타프레임(DF2), 토큰프레임(TK)…를 전송하여 일순회하는 전송로위의 프레임렬의 일예를 나타내고 있다.
그런데 각 노드(11, 12, 1n)는 제4도에 나타낸 것과같은 하드웨어구성을 갖고 있다. 전송로사용권을 갖는 노드, 예를들면 11이 제2도의 데이타프레임을 전송하면 다른노드(12~1n)에서는 그 데이타 프레임을 트랜시버회로(21)에서 수신한후에 그 수신출력(22)을 토큰 패싱 방식 송수신 제어회로(token passing receive and transmission control circuit)(23)로 송출한다. 이 토큰패싱 방식 송수신 제어회로(23)는 수신된 데이타 프레임중의 DA(수신선 어드레스)필드가 자국을 지정하고 있는지의 여부를 조사한다. 여기서 데이타 프레임중의 DA필드에 있어서 자국 지정 어드레스, 동일정보 어드레스 또는 군동일 정보어드레스가 자국지정시의 경우에는 어느것이나 자국지정이라고 판단하고 데이타프레임의 자국내로의 취입을 행한다.
그런후에 DMA(direct memory access)제어회로(24)는 토큰 패싱방식 송수신 제어회로(23)에서의 데이타 프레임 완료시에 그 데이타프레임중에서 FC(프레임제어)필드 FCS(프레임 체크 스퀸스)필드까지의 수시니 데이타를 꺼내어 듀얼포트를 갖는 수신버퍼(25)에 격납한다. 이때에 수신버퍼(25)에는 제5A도 또는 제5B도와 같이 격납된다. 제5A도는 정상수신의 경우의 수신버퍼(25)의 격납상태를 나타내고 있다 단 수신데이타 필드길이가 "64"의 경우를 나타내고 있다. 여기서 STS(status)는 수신이 정상으로 완료되었는지 또는 수신 잘못이 발생됐는지의 여부의 상태를 나타낸 스테이터스 정보, LN(length number)는 수신 버퍼(25)에 격납되어 있는 데이타의 총수를 나타내고 있다.
한편, 송수신 제어 프로세서(26)에서는 데이타 프레임 수신완료신호(27)를 받으면 수신데이타처리를 행한다. 이 수신데이타 처리는 수신버퍼(25)에 격납되어있는 수신데이타의 DSAP(수신선 식별자)필드, SSAP(송신원 시기별자)필드, C(정보 콤맨드)필드가 지정된 규정치와 일치되고 있는지의 여부의 판정이다. 일치되지 않는 경우에는 수신된 데이타 필드의 데이타 총수를 나타내는 WN과 콤몬 메모리(28)에 격납된 개시메모리 어드레스를 나타내는 ADRS(address)필드를 독출하고 WN치와 ADRS치를 DMA(direct memory access)제어회로(24)에 설정한다. 여기서 DMA 제어회로(24)는 동작하여 수신버퍼(25)에 격납되어 있는 수신데이타 DATA0~DATAn를 콤몬메모리(28)로 전송한다. 이 콤몬 메모리(28)에 격납된 데이타는 호스트기기(29), 예를들면 컴퓨터 PC, DCS에 의해서 기기 인터페이스회로(30)를 경유하여 독출되어 이용된다. 또 도시하지 않았으나 콤몬버스 메모리 제어회로가 설비되어 있는 것을 물론이다. B1은 버퍼 메모리 데이터버스(Bl2) 및 버퍼메모리 어드레스 버스(Bl2)로 되는 버퍼 메모리 버스, B2는 콤몬 메모리 데이타버스(B21) 및 콤몬 메모리 어드레스 버스(B22)로 되는 콤몬 메모리 벗, B3은 호스트 시스템 버스이다.
이상과 같은 수신데이타 처리방식에서는 수신된 데이타 프레임이 일단 수신버퍼(25)에 격납되어서 수신완료한 후에 프레임중의 WN필드와 ADRS필드와의 값을 독출하고 DMA전송에 의해서 최종 격납장소인 콤몬메모리(28)의 상당 어드레스로 전송하여 격납하는 방식을 채용하고 있다.
따라서 종래의 수신데이타 처리방식에 있어서는 물리적으로 다른 수신버퍼(25)와 콤몬메모리(28)가 존재한다. 이 때문에 데이타 프레임을 일단 수신버퍼(25)에 격납된 후에 최종적으로 콤몬메모리(28)에 격납하므로 이들 2개의 메모리(25,28)의 사이에서 데이타의 이동처리가 필요하다.
결과적으로 수신데이타의 처리시간이 길어져서 시스템전체의 데이타 전송능력이 제한되는 문제가 있다.
따라서 네트워크 시스템의 데이타 전송속도를 고속화하여 전송능력을 향상시키려고하여도 수신 데이타의 전송처리에 관한 처리시간이 수신버퍼(25)와 콤몬메모리(28)와의 콤몬 버스(B2)의 정송성능에 의존된다. 따라서 데이타 전송 속도를 그에 상당되게 고속화하여 전송성능을 높이는 경우에는 하드웨어의 복잡성을 초래하고 또 그 경우에도 더욱 성능한계가 생긴다.
본 발명은 수신데이타의 전송처리시간을 대폭으로 단축할 수 있고 나아가서는 시스템 전체의 데이타 전송속도의 고속화를 도모할 수 있는 수신데이타 처리방식을 제공하는 것을 목적으로 한다.
본 발명은 상기 목적을 달성하기 위하여 각 노드로 부터 전송되어오는 데이타를 수신버퍼에 격납하고 수신데이타 처리시에는 수신버퍼에 격납되어 있는 스테이터스정보(STS)치나 버퍼격납데이타총수(LN)치 및 기타정보로부터 정상수신인지의 여부를 판단한다. 정상수신의 경우에는 수신버퍼의 격납데이타로부터 수신데이타 격납개시메모리 어드레스 DAn치를 독출하고, 이 DAn치로 부터 상위 어드레스치와 하위 어드레스치를 계산하고, 또 자리수 올림치를 구하여 필요한 어드레스치를 어드레스 변환 메모리수단의 상위 어드레스 발생용 메모리에 격납하여 갱신한다. 그런후에 상위 어드레스 발생용 메모리의 갱신된 수신버퍼의 어드레스치와 하위 어드레스 발생용 메모리를 억세스하는 콤몬 메모리 어드레스와의 대비를 행한다.
자리수올림이 필요한 경우에는 하위 어드레스 발생용 메모리로부터 상위 어드레스 발생용 메모리에 자리수올림지령을 주면서 재차 상위 어드레스 발생용 메모리로부터 상위어드레스를 발생시켜 최종적으로 확정된 상, 하위 어드레스 발생용 메모리로부터 변환 어드레스를 발생한다. 또, 이 어드레스를 사용하여 수신버퍼의 데이타를 독출함으로써 시스템전체에 공통인 한가지 메모리 어드레스를 갖는 가상 콤몬메모리로부터 데이타를 독출한것과 같은 처리를 행하고 전송처리없이 각 노드의 수신데이타를 이용한다.
또 이상수신의 경우에는 그 이상내용에 따라서 각 단위용량 메모리에 격납되어 있는 전회의 주기에 수신한 최신데이타 또는 과거에 수신한 유효 데이타중, 대응하는 노드의 데이타를 금회에 수신중의 당해 노드의 데이타 영역으로 전송하고 전술한 바와같이 수신철를 실행한다.
이상 설명한 바와같이 본 발명에 의하면 다음과 같은 여러가지 효과를 발휘한다.
우선 수신데이타의 전송처리시간을 대폭으로 단축할 수 있고 나아가서는 시스템 전체의 데이타 전송속도의 고속화를 도모할 수 있다. 특히, 공통 전송로위의 트래픽이 매우 복잡하고 즉 간단없이 데이타를 수신하여 처리하는 경우에 매우 유효한 것이다.
다음으로 각 노드의 출력데이타를 확실하게 격납할 수 있고, 또한 상기 올바른 데이타를 수신버퍼에 격납할 수 있고, 호스트 기기측에서 콤몬 메모리 어드레스를 지정하여 정상데이타를 확실하게 독출할 수 있다.
또한 어드레스 변환시의 자리수 올림처리를 간단히 신속하게 행할 수 있다.
이하에 본 발명의 실시예에 대해서 도면을 참조하여 설명하기전에 본 발명 방식을 실현시키기위한 기본적 사항에 대하여 설명하겠다.
본래 이 종류의 네트워크 시스템에서는 각 노드가 소정순서로 순번적으로 자국의 데이타를 송신하기 위하여 다른 각 노드자체의 수신버퍼에는 어느 노드의 출력데이타를 선두로 하여 다른 노드의 출력데이타가 주기적으로 순번적으로 격납되어 있다. 가력 순번을 허트리는 요인이 있다고 하면, 수신 잘못이 발생했을때에 또는 어느 노드로부터의 돌발적인 데이터요구에 대해서 발생된 출력데이타 이외의 여분의 데이타 프레임이 수신되었을 때이다. 따라서 예를들면 수신잘못의 경우에는 전호의 1스캔주기의 바른 데이타로 충당시키든지 또는 다른 유효한 데이타로 충족시킬 필요가 있다.
또 이상과 같은 점을 고려하면서 수신데이타를 콤몬메모리로 전송하는 일 없이 수신 버퍼내에서 전송처리를 행하기 위해서는 수신버퍼내의 바른 데이타가 종래에 있어서 최종 격납장소였던 콤몬 메모리내에 있는 것과 동등하게 보이도록할 필요가 있다. 그러기 위해서는 실제로 격납되어 있는 수신버퍼의 메모리 어드레스와 종래의 콤몬 메모리의 어드레스를 어떤 어드레스변환에 의해서 대응을 취하면서 독출하면 된다. 그렇게하면 호스트기기에서는 콤몬메모리가 없음에도 불구하고 실제로 콤몬메모리가 존재하는 것처럼 수신데이타를 유효하게 이용할 수 있다.
다음에 본 발명의 일실시예에 대해서 제5도~제10도를 참조하여 설명하겠다. 제6도는 본 발명 방식을 적용시킨 각 노드의 하드웨어 구성도, 제7도는 본 발명에서 새롭게 부가된 어드레스 변환 메모리 수단의 구성도이고 제8도는 제7도에 나타낸 하위 어드레스 발생용 메모리의 신호입출력 상태도이고, 제9도는 하위어드레스 발생 메모리의 프로그래밍예를 나타낸 도면이고, 제10도는 수신데이타 처리의 수순을 나타낸 도면이다. 또, 이들의 도면에서 종래의 노드를 나타낸 제4도와 동일 부분에는 동일 부호를 부여하고 그 상세설명은 생략한다.
즉, 본 발명 방식을 적용시킨 각노드에 있어서는 종래의 콤몬메모리(28)를 삭제하는 한편, 종래의 수시니버퍼에 개량을 가한 듀얼포트를 갖는 수신 버퍼(125)와 또듀얼 포트 메모리형식을 취한 어드레스 변환 메모리수단(41)이 부가되어 있다.
또 송수신 제어 프로세서(26)는 종래의 송수신 제어프로세서(26)의 기능에 더하여 이하에 설명하는 부가적인 기능을 갖고 있다. 또 도시하지 않았으나 콤몬메모리 버스제어회로도 종래와 같이 설비되어 있다.
이 수신버퍼(15)는 1스캔주기(1존송주기 T)내에 수신하는 시스템 전체의 데이타량에 알맞은 용량의 단위 용량 메모리(125K)(K=1,…
Figure kpo00001
)를 복수개 구비하고 있다. 이들 복수개의 단위용량 메모리(125K)를 교호로 사용하여 각 스캔주기의 수신데이타를 순차로 격납하여 갱신해간다. 이와같이 복수개의 단위용량 메모리(125K)를 설비한 이유는 데이타 수신이 진행해도 적당히 공백 영역을 확보하는 데 있다. 구체적으로 이들 복수개의 단위 용량메모리(125K)를 사용하여 현재 수신중의 1스캔주기 데이타(현재치 데이타), 전회의 1스캔주기에 수신한 최신 스캔 데이타(전회치 데이타)이외에 과거에 수신한 유효한 1스캔데이타(전유효치 데이타)또는 다음 1스캔 주기 데이타(차회치 데이타)를 이 순번으로 교호로 격납한다. 따라서 최저 3개의 단위 용량 메모리(125K)가 필요하게 된다. 4개의 단위용량 메모리(125K)를 사용한 경우에는 과거에 수신한 유효한 1스캔데이타(전유효치 데이타)와 다음 1스캔주기 데이타를 독립적으로 격납해도 좋다.
이와같은 구성으로하면 1스캔 주기내에서 잘못을 포함한 데이타 프레임을 수신한 경우에 단위용량 메모리(125K)에 격납되어 있는 예를들면 전유효치 데이타를 전회치의 단위용량 메모리(125K)의 공백영역으로 전송하는 동시에 그때의 어드레스를 어드레스 변환 메모리수단(41)의 메모리에 기입해 놓으면 된다. 또, 네트워크 시스템의 이상을 검출했을 때에 또는 수신잘못 프레임이 상정하는 수 이상으로 발생했을 때에는 전회치 데이타의 단위용량 메모리(125K)로의 전송을 정지하고 단위용량 메모리(125K)의 전유효치 데이타로 남기도록 제어한다.
즉, 남은 2개의 단위용량 메모리(125K)를 사용하여 데이타의 수신을 행하고, 이상상태가 정상으로 복귀한 시점에서 각 단위용량 메모리(125K)에 교호로 수신 데이타를 격납해가면 된다.
또, 이상상태가 존재하지 않은 경우에는 2개의 단위용량 메모리(125K)만 사용하므로 이 경우에는 적어도 2개의 단위용량 메모리(125K)가 설비되어 있으면 된다.
다음에 어드레스 변환 메모리수단(41)은 상이 어드레스 발생용 메모리(RMA)(411)은 상이 어드레스 발생용 메모리(RAM)(411)과 래치회로(412)와 하위 어드레스 발생용 메모리(ROM)(413)로 되어 있다. 제7도에 나타낸 것과 같은 데이타 프레임 수신완료 후에 상위 어드레스 발생용 메모리(RAM)(411)에는 수신버퍼(125)의 단위용량 메모리(125K)에 격납되어 있는 일련의 바른 데이타의 종래의 콤몬메모리 격납 선두어드레스 ADRS로서 ADRS필드에서 독출된 당해 ADRSA치에 대응하는 어드레스가 송수신 제어프로세서(26)에 의해서 수신버퍼 선두 격납어드레스치로서 기입되고 수신버퍼 선두 격납어드레스는 갱신된다. 상위 어드레스 발생용 메모리(RAM)(411)는 호스트기기(29)에 의해서 상기 단위용량 메모리(125K)의 소정 어드레스가 억세스되면 그 대응하는 상위 어드레스치를 발생한다. 래치회로(412)는 호스트기기(29)가 상기 단위 용량 메모리(125K)의 소정 어드레스를 억세스 한 경우에 상위 어드레스 발생용 메모리(411)에서 발생되는 상기 단위용량 메모리(125K)의 어드레스를 클록(CK)에 의해서 래치한다. 하위 어드레스 발생용 메모리(ROM)(413)는 이 래치회로(412)의 출력을 받아서 실제의 M비트의 하위 어드레스치를 출력한다. 또 자리수 올림조건이 발생되어 있을 때에는 하위 어드레스 발생용 메모리(413)는 재차 상위 어드레스 발생용 메모리(411)에 자리수 올림 조건을 변환하여 사우이 어드레스치를 출력시킨다. 이 하위 어드레스 발생용 메모리(413)는 제8도와 같은 입출력 관계를 갖고 있다. B11은 래치회로(412)의 출력, B12는 호스트기기측의 호스트 어드레스 버스입력 B4를 거쳐서 보내오는 하위 어드레스 입력, B17은 하이 어드레스 출력, B13은 자리수 올림지령이다.
또, 제9도는 하위 어드레스 발생용 메모리(413)의 어드레스 변환을 위한 프로그래밍예이다. M입력신호선이 5개인 경우의 하위 어드레스 발생용 메모리(413)에 프로그램할 값(10진수)를 나타낸다. 동 도면에서 IN1치는 래치회로출력(B11)인 수신 버퍼측의 어드레스, IN2치는 호스트기기측에서의 콤몬메모리어드레스에 상당된다. IN1치가 [1]의 경우에 IN2가 [0]과 IN2치가 [31]에서는 [1.0]로 되고 자리수올림이 필요함이 나타나있다. 즉, IN1치와 IN2치와의 사이의 수치(X,Y)중 X는 자리수올림, Y는 하위 어드레스 출력(B17)을 나타내고 있다.
다음에 본 발명의 수신데이타 처리방식의 일련의 동작에 대해서 설명하겠다. 전송로 사용권을 갖는 노드에서 제2도에 나타낸 것과 같은 포매트를 갖는 데이타 프레임이 전송되면 다른 노드에서는 그 데이타 프레임을 트랜시버회로(21)에서 수신한 후에 그 수신출력(22)을 토큰패싱 방식 송수신 제어회로(23)로 송출한다. 이 토큰 패싱방식 송수신 제어회로(23)에서는 수신 프레임중의 DA필드가 자국을 지정하고 있는지 또는 일제 동일 정보전송 또는 군동일 정보전송의 어드레스인지의 여부를 조사한다. 여기서 데이타 프레임주으이 DA필드가 자국을 지정하고 있다고 판단하면 송수신 제어회로(23)는 데이타 프레임을 자국내로 취입한다. 그런후에 DMA제어회로(24)는 수신된 데이타 프레임의 FC필드에서 FCS필드까지의 수신데이타를 전술한 제5A,제5B도의 요령으로 수신버퍼(125)(해당 단위용량 메모리 125K)로 격납해간다. 따라서 이 시점에서는 스테이터스 정보(STS)로부터 수신이 정상적으로 완료했는지 수신잘못이 발생되어 있는지를 알 수 있다.
한편, 송수신 제어 프로세서(26)는 토큰패싱 방식 송수신 제어회로(23)로부터의 데이타 프레임 수신완료 검출신호(27)를 받으면 제10도에 나타낸 것과 같은 수신데이타의 처리를 행한다.
즉, 스텝 S1에 있어서 송수신 제어 프로세서(26)는 수신버퍼(125)로부터의 스테이터스 정보 STS치를 독출하고 정상수신인지의 여부를 판단한다. 이 스텝 S1에서 수신잘못이 발생되어 있는 경우에는 스텝 S2로 진행하고 송수신 제어 프로세서(26)는 당해 대ㅔ이타 프레임 처리를 멈추고 DMA제어회로(24)에 즉시 전회 수신한 1스캔주기의 정상수신 데이타중 대응하는 노드의 데이타를 금회에 사용하고 있는 단위용량 메모리(125K)로 전송하도록 명령한다.
한편, 정상수신의 경우에는 스텝 S3으로 이행된다. 여기서 송수신 제어 프로세서(26)는 수신버퍼(125)에 격납되어 있는 LN치(수신격납 데이타 총수), FC(프레임 제어)필드, DSAP(수신선식별자)필드, SSAP(송신원 식별자)필드, C(정보 콤맨드)필드, 필요한 정보를 독출하고 LN치(수신 격납 데이타 총수)가 규정 길이인지 FC(프레임 제어)필드, DSP(수신선식별자), SSAP(송신원 식별자)필드, C(정보 콤맨드)필드가 각각 규정코드로 되어 있는지, 또 필요한 정보가 적격인지를 조사한다. 상기 어느 하나라도 바르지 않는 경우에는 스텝 S2에 나타낸 처리를 행하고 모두 바를 경우에는 다음 스텝 S4로 이행한다.
이 스텝 S4에서는 송수신 제어 프로세서(26)는 수신데이타가 격납되어 있는 수신 버퍼 선두 개시 어드레스치, 즉 제5A도에서는 An+18번지로 되지만 이 값을 DAn치로서 독출하여 수신버퍼(125)의 소정 영역에 격납한다.
다음에 스텝 S5에서는 송수신 제어 프로세서(26)는 수신버퍼(125)로부터의 DAn치를 독출하고, 이 DAn치로부터 상위 어드레스치U(DAn)와 하위 어드레스치L(DAn)를 계산한다. 제5A도의 예에 따르면 m=5 비트, 즉 32롱 워드단위로 각 노드로부터의 출력데이타가 데이타 프레임으로 분할되어 송신된다.
수신버퍼(125)의 선두 개시 어드레스 DAn치로 부터 32(=25)롱 워드를 연속해서 독출해가면 32-L(DAn)번째에서는 L(DAn)치는 "0", U(DAn)치는 한자리수 올라가서 발생한다.
따라서, 상위 어드레스치 U(DAn)의 계산은 이상위 어드레스치의 자리수올림치, 즉 수신버퍼 선두어드레스의 32롱 워드 번지선의 값을 계산하는 것이고, 한편 하위 어드레스(DAn)의 계산은 제5A도의 예에 따르면 m=5비트, 즉 32롱 워드를 일단위로 하는 경우에는 32롱 워드내의 어느 메모리 위치에서 연속해서 격납되어 있는지를 뽑아 내기 위한 계산이다.
이상과 같이 행하여 얻어진 상위 어드레스치U(DAn)와 하위 어드레스치L(DAn)로부터 송수신 제어 프로세서(26)는
[U(DAn)+2n]+L(DAn)=U1(DAn)
를 계산에 의해서 구한후에 마찬가지로 수신버퍼(125)의 소정의 영역에 격납하고 보지한다.
이어서 스텝 S6에서는 송수신 제어프로세서(26)는 단위용량 메모리(125K)(콤몬 메모리)로의 격납개시 어드레스를 나타낸 ADRS치를
ADRS치=CMADRn
로서 독출하여 수신버퍼(125)의 소정 영역에 보지하는 동시에 상기 CMADRn으로 부터
CMADRN+21
인 계산을 행하여 단위용량 메모리 125K의 어드레스치 U(CMADRn)를 구한다. 이 단위용량 메모리(125K)의 어드레스치 U(CMADRn)는 상기 32롱 워드를 단위로하여 ADRS치로 지정되는 단위 용량 메모리(125K)를 억세스해갈때에 U(DAn)치가 자리수올림을 일으키는 경우의 바른 수신 버퍼 어드레스를 생성하기 위하여 계산된다. 여기서 i이 값은 단위용량 메모리(125K)의 용량에 의해서 즉, 전송 데이타량의 실장조건에 의해서 변환된다. 예를들면 i=8비트로 하면 하위 어드레스길이 m=5 비트와 합쳐져 13비트 길이의 메모리 용량이 되고 따라서 단위용량 메모리(125K)는 8i롱 워드 길이의 용량을 갖는다.
그런후에 송수신 제어 프로세서(26)는 스텝 S7에서 어드레스 변환메모리수단(41)의 상위 어드레스 발생용 메모리(411)의 CMADRn치에 상당하는 번지에 DAn)치를 기입하고 또 자리수올림이 생긴 경우에는 U(CMADRn)지에 상당하는 번지에 U1(DAn)치를 기입한다.
스텝 S8에서 이상과 같은 처리를 수신데이타 프레임마다 반복한다.
다음에 호스트기기(29)에서 단위용량 메모리(125K)(콤몬메모리)의 내용을 독출하는 경우에는 독출할 단위용량 메모리의 어드레스를 기기 인터페이스회로(30) 및 호스트 어드레스 버스입력(B4)을 경유하여 어드레스변환 메모리 수단(41)으로 입력하지만 그중 상위 어드레스입력(B14)을 상위 어드레스 발생용 메모리(411)로 하위 어드레스 입력(B12)(IN2치)을 하위 어드레스발생용 메모리(413)로 각각 입력한다.
여기서 상위 어드레스 발생용 메모리(411)는 상위 어드레스입력(B14)을 받아서 상기 제10도의 스텝 S7에서 갱신된 수신버퍼(125)의 어드레스치(DAn)를 상위 어드레스출력(B15)으로서 출력하고, 또, m(예를들면 m=5) 비트출력(B16)을 래치회로(412)로 송출한다.
이 래치회로(412)에서는 최초의 클록(CK)에 의해서 m비트의 수신버퍼 어드레스(B16)(IN1치)취입하여 래치시킨후에 이 래치출력(B11)을 하위 어드레스 발생용 메모리(413)로 도입한다. 여기서 하위 어드레스 발생용 메모리(413)로 래치출력(B11)과 하위어드레스입력(B12)를 대조함으로써, 제9도에 나타낸 것과 같은 하위어드레스(B17)를 출력하지만 가령 자리수올림조건이 발생되었을때에 자리수올림지령(B13)을 출력하여 상위어드레스발생용메모리(411)로 공급한다.
그리하여 이 상위 어드레스발생용메모리(411)는 상기 스텝 S7에서 갱신된 자리수올림에 대응하는 수신버퍼(125)로 송출한다. 이 래치회로(412)는 마찬가지로 제2번째의 클록(CK)의 입력에 의해서 어드레스치 U1(DAn)를 취입하여 래치시킨 후에 하위어드레스발생용메모리(413)로 도입한다. 따라서, 최종적으로 확정된 실제의 수신버퍼(125)의 메모리어드레스가 상위어드레스출력(B15)과 하위어드레스 출력(B17)으로서 콤몬메모리어드레스버스(B22)로 출력되어 수신버퍼(25)로의 데이타 독출에 사용된다.
또, 이 하위 어드레스출력(B17)은 상기 스텝S7에 있어서 CAMDRn, U(CMADRn)상당 번지에 기입하는 DAn, U1(DAn)값의 하위 m비트치가 어느 것이나 같기 때문에 상기 최초의 클록신호(CK)의 타이밍으로 확정된다. 따라서 상위 어드레스 출력치의 생성에는 2클럭이 필요하다.
따라서, 이상과 같이 행하여 호스트기기(29)가 독출하려는 단위용량 메모리의 어드레스는 어드레스 변환 메모리수단(41)에 의해서 수신버퍼(125)의 메모리 어드레스로 변환되어 억세스되어 데이타가 독출된다.
따라서, 이상과 같은 실시예에 의하면 수신선두 개시 어드레스치를 기준으로 하여 수신버퍼(125)의 데이타 격납상태를 나타내는 어드레스를 송수신 프로세서(26)에 의해서 어드레스 변환 메모리수단(41)에 격납한다. 한편, 호스트기기(29)측으로 부터의 콤몬메모리 어드레스를 어드레스 변환 메모리수단(41)에 입력한다. 또, 어드레스 변환 메모리수단(41)은 수신버퍼(125)의 어드레스와 호스트기기(29)측으로부터의 콤몬 메모리 어드레스를 각각 어드레스 변환하고 얻어진 어드레스를 사용하여 수신버퍼(125)이 데이타를 독출한다. 따라서 콤몬 메모리가 없어도 콤몬 메모리를 갖는 경우와 같이 데이타의 독출이 가능하다. 또, 종래와 같이 수신버퍼(!25)로부터 콤몬 메모리로 데이타 전송할 필요가 없어져 그만큼 수신데이타의 처리시간이 단축되어 데이타 전송속도의 고속화를 도모할 수 있고, 나아가서는 전송성능을 향상시킬 수 있다. 호스트기기로부터의 콤몬메모리의 억세스 동작에 대해서 하등 영향을 주지않고 수신 버퍼(125)로 수신데이타를 격납할 수 있으므로, 이런점에서도 수신버퍼(125)로의 기입갱신을 고속으로 행할 수 있다.
또, 수신버퍼(125)는 주기적으로 수신하는 시스템 전체의 데이타량에 알맞는 단위용량 메모리의 복수배의 용량의 메모리로 구성되어 있다. 또, 각 주기마다 상기 단위용량 메모리를 하나씩 사용하여 현재 수신중의 데이타와 전회주기에 수신한 최신데이타와 그외에 과거에 수신한 유효데이타 및 차주기의 수신 데이타중 어느 한쪽의 데이타, 또는 양 데이타를 교호로 격납한다. 따라서 상기 유효한 데이타를 수신버퍼(125)로 격납할 수 있으므로 호스트기기측으로 부터 콤몬 메모리 어드레스를 지정하여 데이타를 독출하여도 정상적인 데이타를 확실하게 독출할 수 있다.
또, 어드레스 변환 메모리수단(41)은 상위 어드레스 발생용 메모리(411)와 하위 어드레스 발생용 메모리(413)로 나눠어져 있다. 특히 하위 어드레스 발생용 메모리(413)에서는 수신버퍼측의 어드레스와 콤몬메모리의 어드레스를 대조하여 자리수 올림처리를 행하므로 실제의 수신버퍼(125)의 어드레스와 콤몬메모리의 어드레스의 변환대응에 있어서 반드시 발생하는 자리수올림 처리를 간단하고 지체없이 실현시킬 수 있다.
또, 상기 실시예에서는 루프형 네트워크를 전체로 하여 설명하였으나 특히 네트워크의 형태에 구애되는 것은 아니다. 예를들면 버스형 스타형 기타 여러가지 형태의 것에 본 발명을 적용시킬 수 있다.
또, 공통 전송로(L)로서는 전기식에 한정되지 않고 광식 또는 무선식중 어느것이라도 좋다.

Claims (9)

  1. 공통전송로(L)에 접속된 각 노드(11, 12, …1n)가 각각 소정의 주기로 순번적으로 데이타를 일제 동일 정보통신으로 전송하고, 다른 노드는 상기 데이타를 수신버퍼(25)에 격납하고, 또 시스템 전체에 공통으로 한가지의 특정 어드레스를 사용하여 수신데이타를 독출하여 각 노드간의 정보교환을 행하는 토큰 패싱방식에 의한 메디아 억세스제어를 사용한 데이타 전송시스템에 있어서 각 노드가 ; 데이타 프레임을 수신하여 수신데이타 프레임을 송출하는 트랜시버수단(12) ; 상기 수신데이타 프레임이 공급되고 수신 데이타 프레임에 포함되는 수신선 어드레스가 자국을 지정하고 있는지의 여부를 검출하여 데이타 프레임 수신완료 신호를 송출하는 토큰 패싱방식 송수신 제어수단(23) ; 상기 토큰 패싱 방식 송수신 제어수단으로부터의 데이타 프레임 수신완료 신호에 응답하여 수신데이타 프레임에 포함되는 소정의 수신데이타를 꺼내어 송출하는 DMA제어수단(24) ; 상기 소정의 수신데이타를 받아서 격납하는 수신버퍼수단(125) ; 상기 수신버퍼수단에 격납되어 있는 상기 수신데이타의 어드레스를 격납하고 있는 동시에 상기 수신버퍼수단의 수신데이타를 억세스하기 위하여 외부로부터 입력된 상기 특정 어드레스를 상기 수신데이타가 격납되어 있는 수신 버퍼수단의 상기 어드레스로 변환하여 변환 어드레스를 생성하는 어드레스 변환 메모리수단(41) ; 및 상기 어드레스 변환 메모리수단에 격납하는 상기 수신버퍼수단의 상기 어드레스를 구하여 상기 어드레스 변환 메모리수단에 격납하는 동시에 상기 수신버퍼에 격납되어 있는 상기 수신데이타를 상기 변환어드레스로 억세스하여 상기 수신 데이타를 독출하는 송수신 제어수단(26) ; 을 포함하는 수신데이타 처리장치.
  2. 제1항에 있어서, 상기 수신버퍼는 주기적으로 수신하는 시스템 전체의 데이타량에 알맞는 단위용량 메모리(125K)를 복수개 갖고, 상기 DMA제어수단(24)과 송수신 제어수단(26)이 협동하여 각 주기마다 상기 단위용량 메모리를 하나씩 사용하여 현재 수신중이 데이타, 전회주기에 수신된 최신 데이타 이외에 과거에 수신된 유효데이타 및 차주기의 수신데이타중의 어느 한쪽의 데이타 또는 양 데이타를 교호로 격납하여 수신데이타 처리를 행하는 것을 특징으로 하는 수신데이타 처리장치.
  3. 제1항에 있어서, 상기 송수신 제어수단(26)은 이상수신의 내용을 검출하고, 상기 수신버퍼수단(125)으로의 상기 수신데이타의 격납은 상기 송수신 제어수단(26)에 의해서 검출되는 이상수신의 내용에 따라서 상기 전회주기에 수신된 최신데이타 또는 과거에 수신한 유효데이타의 대응하는 노드의 데이타를 현재 수신중의 데이타 영역으로 전송하는 것을 특징으로 하는 수신데이타 처리장치.
  4. 제2항에 있어서, 상기 송수신 제어수단(26)은 이상수신의 내용을 검출하고, 상기 수신버퍼수단(25,125)으로의 상기 수신데이타의 격납은 상기 송수신 제어수단(26)에 의해서 검출되는 이상수신의 내용에 따라서 상기 전회주기에 수신한 최신 데이타 또는 과거에 수신한 유효데이타의 대응하는 노드의 데이타를 현재 수신중인 데이타 영역으로 전송하는 것을 특징으로 하는 수신데이타 처리장치.
  5. 제1항에 있어서, 상기 어드레스 변환메모리수단(41)은 상위 어드레스 발생용 메모리(411) 및 하위어드레스 발생용 메모리(413)을 가지며, 상기 수신버퍼수단(125)에 격납되어 있는 데이타의 어드레스치를 사용하여 상위 어드레스 발생용 메모리(411)의 내용이 갱신되고, 또한 이 상위 어드레스 발생용 메모리의 어드레스치와 하위 어드레스 발생용 메모리를 억세스하는 어드레스치가 대조되고 어드레스범위의 자리수 올림처리가 행해져 상기 상위·하위 어드레스 발생용 메모리로부터 상기 변환 어드레스가 출력되는 것을 특징으로 하는 수신데이타 처리장치.
  6. 공통전송로(L)에 접속된 각 노드(11, 12, …1n)가 각각 소정 주기로 순번적으로 데이타를 일제 동일 정보통신 또는 군 동일 정보통신으로 전송하고 다른 노드는 상기 데이타를 수신하여 수신 버퍼(125)에 격납하고 또한 시스템 전체에 공통으로 한가지의 특정 어드레스를 사용하여 수신데이타를 독출하여 각 노드간의 정보교환을 행하는 토큰패싱방식에 의한 메디아 억세스제어를 사용한 데이타 전송시스템에 사용되는 수신데이타 처리방식에 있어서, 데이타 프레임을 수신하는 스텝 ; 상기 수신데이타 프레임에 포함되는 수신선 어드레스가 자국을 지정하고 있는지의 여부를 검출하고 데이타 프레임 수신완료 신호를 송출하는 스텝 ; 상기 데이타 프레임 수신완료신호에 응답하여 수신데이타 프레임에 포함되는 소정 수신데이타를 꺼내는 스텝 ; 상기 소정 수신데이타를 격납하는 스텝 ; 상기 소정 수신데이타의 어드레스를 구하는 스텝 ; 상기 소정 수신데이타를 억세스하기 위한 외부로 부터 입력된 상기 특정 어드레스를 상기 소정 수신데이타의 상기 어드레스로 변환하여 변환 어드레스를 생성하는 스텝 ; 상기 소정 수신데이타를 상기 변환 어드레스로 억세스하고 상기 수신데이타를 독출하는 스텝을 포함하는 것을 특징으로 하는 수신데이타 처리방법.
  7. 제6항에 있어서, 상기 소정의 수신데이타를 격납하는 스텝은 주기적으로 수신하는 시스템 전체의 데이타량에 알맞는 설비된 복수개의 단위용량 메모리(125K)에 대해서 각 주기마다 상기 단위용량 메모리를 하나씩 사용하여 현재 수신중인 데이타와 전회주기에 수신한 최신 데이타 이외에 과거에 수신한 유효데이타 및 차주기의 수신데이타중 어느 한쪽의 데이타 또는 양데이타를 교호로 격납하여 수신데이타 처리를 행하는 것은 특징으로 하는 수신데이타 처리방법.
  8. 제7항에 있어서, 이상 수신의 내용을 검출하는 스텝, 검출된 이상수신의 내용에 따라서 상기 전회주기에 수신한 최신데이타 또는 과거에 수신한 유효데이타의 대응하는 노드의 데이타가 현재 수신중인 데이타 영역으로 전송되는 스텝을 더 포함하는 것을 특징으로 하는 수신데이타 처리방법.
  9. 제6항에 있어서, 상기 변환 어드레스를 생성하기 위하여 상위 어드레스 발생용 메모리(411) 및 하이 어드레스 발생용 메모리(413)가 설비되고 상기 변환 어드레스를 생성하는 스텝이 ; 상기 소정 수신데이타의 어드레스치를 사용하여 상위 어드레스 발생용 메모리(411)의 내용을 갱신하는 스텝 ; 상기 갱신된 상위 어드레스 발생용 메모리의 어드레스치와 하위 어드레스 발생용 메모리를 억세스하는 어드레스치를 대조하는 스텝 ; 상기 대조결과에 따라 자리수 올림 조건이 생기면 어드레스 범위의 자리수 올림처리를 행하는 스텝 ; 이들의 처리를 거친 상기 상위, 하위 어드레스 발생용 메모리로부터 상기 변환 어드레스를 출력하는 스텝을 포함하는 것을 특징으로 하는 수신데이타 처리방법.
KR1019910002462A 1990-02-13 1991-02-13 수신 데이타 처리장치 및 방법 KR950005145B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2-032108 1990-02-13
JP2032108A JP2728760B2 (ja) 1990-02-13 1990-02-13 データ伝送装置並びに受信データ処理方法
JP2-32108 1990-02-13

Publications (2)

Publication Number Publication Date
KR910016168A KR910016168A (ko) 1991-09-30
KR950005145B1 true KR950005145B1 (ko) 1995-05-18

Family

ID=12349701

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019910002462A KR950005145B1 (ko) 1990-02-13 1991-02-13 수신 데이타 처리장치 및 방법

Country Status (4)

Country Link
US (1) US5414813A (ko)
JP (1) JP2728760B2 (ko)
KR (1) KR950005145B1 (ko)
DE (1) DE4104601C2 (ko)

Families Citing this family (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0576749B1 (en) 1992-06-30 1999-06-02 Discovision Associates Data pipeline system
FI87290C (fi) * 1991-01-17 1992-12-10 Kone Oy Foerfarande foer bestaemning av meddelandeidentifierare i ett foer hissar avsett datanaet
DE4213569C2 (de) * 1992-04-24 1997-01-30 Siemens Ag Schnittstellenbaustein zum Verbinden zweier Bussegmente
US6079009A (en) 1992-06-30 2000-06-20 Discovision Associates Coding standard token in a system compromising a plurality of pipeline stages
US6047112A (en) 1992-06-30 2000-04-04 Discovision Associates Technique for initiating processing of a data stream of encoded video information
US6112017A (en) 1992-06-30 2000-08-29 Discovision Associates Pipeline processing machine having a plurality of reconfigurable processing stages interconnected by a two-wire interface bus
US5768561A (en) 1992-06-30 1998-06-16 Discovision Associates Tokens-based adaptive video processing arrangement
US6067417A (en) 1992-06-30 2000-05-23 Discovision Associates Picture start token
US5809270A (en) 1992-06-30 1998-09-15 Discovision Associates Inverse quantizer
US5842033A (en) 1992-06-30 1998-11-24 Discovision Associates Padding apparatus for passing an arbitrary number of bits through a buffer in a pipeline system
US5821885A (en) 1994-07-29 1998-10-13 Discovision Associates Video decompression
US6034674A (en) * 1992-06-30 2000-03-07 Discovision Associates Buffer manager
US6330665B1 (en) 1992-06-30 2001-12-11 Discovision Associates Video parser
US5835740A (en) 1992-06-30 1998-11-10 Discovision Associates Data pipeline system and data encoding method
US5861894A (en) 1993-06-24 1999-01-19 Discovision Associates Buffer manager
US5805914A (en) 1993-06-24 1998-09-08 Discovision Associates Data pipeline system and data encoding method
CA2145361C (en) 1994-03-24 1999-09-07 Martin William Sotheran Buffer manager
US6092116A (en) * 1996-12-11 2000-07-18 Lsi Logic Corporation DMA controller with response message and receive frame action tables
US5842003A (en) * 1997-03-26 1998-11-24 Unisys Corporation Auxiliary message arbitrator for digital message transfer system in network of hardware modules
JP3251531B2 (ja) * 1997-06-19 2002-01-28 矢崎総業株式会社 障害検出方法及び通信システム
US5948089A (en) * 1997-09-05 1999-09-07 Sonics, Inc. Fully-pipelined fixed-latency communications system with a real time dynamic bandwidth allocation
US6087867A (en) * 1998-05-29 2000-07-11 Lsi Logic Corporation Transaction control circuit for synchronizing transactions across asynchronous clock domains
US6301264B1 (en) 1998-06-02 2001-10-09 Lsi Logic Corporation Asynchronous data conversion circuit
US6105086A (en) * 1998-06-04 2000-08-15 Lsi Logic Corporation Data communication circuit and method for buffering data between a shared resource and multiple interfaces
US6122680A (en) * 1998-06-18 2000-09-19 Lsi Logic Corporation Multiple channel data communication buffer with separate single port transmit and receive memories having a unique channel for each communication port and with fixed arbitration
EP2267913A3 (en) * 2000-01-25 2012-10-10 Aware, Inc. System and method for the application of an LMS method to updating an echo canceller in an ADSL modem
US6687255B1 (en) 2000-03-21 2004-02-03 Lsi Logic Corporation Data communication circuit having FIFO buffer with frame-in-FIFO generator
US6622183B1 (en) 2000-03-21 2003-09-16 Lsi Logic Corporation Data transmission buffer having frame counter feedback for re-transmitting aborted data frames
WO2003045033A1 (fr) * 2001-11-22 2003-05-30 Matsushita Electric Industrial Co., Ltd. Systeme, appareil, procede d'emission de donnees, et recepteur de donnees
KR100983150B1 (ko) * 2005-11-14 2010-09-20 미쓰비시덴키 가부시키가이샤 네트워크 유닛 및 이것을 사용한 프로그래머블 컨트롤러
KR20120115596A (ko) * 2008-06-02 2012-10-18 미쓰비시덴키 가부시키가이샤 데이터 통신 시스템 및 데이터 통신 장치
CN109785129B (zh) * 2018-12-14 2024-05-28 平安证券股份有限公司 数据获取方法、装置、设备及计算机可读存储介质

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3979733A (en) * 1975-05-09 1976-09-07 Bell Telephone Laboratories, Incorporated Digital data communications system packet switch
US4424565A (en) * 1981-06-22 1984-01-03 Bell Telephone Laboratories, Incorporated Channel interface circuit with high speed data message header field translation and direct memory access
US4672543A (en) * 1982-08-31 1987-06-09 Sharp Kabushiki Kaisha Data transmission control apparatus in local network systems
JPS5991527A (ja) * 1982-11-17 1984-05-26 Hitachi Ltd バス優先制御方式
US4590468A (en) * 1983-03-10 1986-05-20 Western Digital Corporation Token access controller protocol and architecture
JPH0720109B2 (ja) * 1987-09-09 1995-03-06 株式会社東芝 トークンパッシングバス方式を用いたネットワークシステム
US5001472A (en) * 1988-02-11 1991-03-19 Datapoint Corporation Uneven token distribution technique for token based local area network
AU611068B2 (en) * 1988-12-20 1991-05-30 Fujitsu Limited System for internetwork communication between local area networks
US5020020A (en) * 1989-04-07 1991-05-28 Digital Equipment Corporation Computer interconnect system with transmit-abort function
US5095480A (en) * 1989-06-16 1992-03-10 Fenner Peter R Message routing system for shared communication media networks
US5136580A (en) * 1990-05-16 1992-08-04 Microcom Systems, Inc. Apparatus and method for learning and filtering destination and source addresses in a local area network system

Also Published As

Publication number Publication date
US5414813A (en) 1995-05-09
KR910016168A (ko) 1991-09-30
JPH03235544A (ja) 1991-10-21
DE4104601C2 (de) 1993-11-11
DE4104601A1 (de) 1991-08-14
JP2728760B2 (ja) 1998-03-18

Similar Documents

Publication Publication Date Title
KR950005145B1 (ko) 수신 데이타 처리장치 및 방법
US5050165A (en) Bridge circuit for interconnecting networks
KR920001576B1 (ko) 토큰패싱 버스 방식을 사용한 네트워크 시스템
US4205373A (en) System and method for accessing memory connected to different bus and requesting subsystem
US4332027A (en) Local area contention network data communication system
KR100981461B1 (ko) 통신 칩 및 메시지 관리자에 의한 통신 칩의 메시지 메모리의 데이터에 대한 액세스 제어 방법
US5568613A (en) Dataframe bridge filter with communication node recordkeeping
US5919250A (en) Data transmission system used for plant control and based on local area network
JPS61225946A (ja) ローカル・エリア・ネツトワークにおいて第１のノードから第２のノードを診断する方法
EP0435037B1 (en) Master slave industrial token passing network
US20090129395A1 (en) Method, communication network, and control unit for the cyclical transmission of data
US5353284A (en) Data transmission system
US4701755A (en) Data switching system
US7539215B2 (en) Subscriber device for a high-performance communication system
JPS6364436A (ja) デ−タ伝送方法および装置
JPS6054549A (ja) デ−タ伝送方法および装置
US6987761B2 (en) Inbound data stream controller with pre-recognition of frame sequence
US5023867A (en) Protocol and apparatus for selectively scanning a plurality of lines connected to a communication device
JP3077992B2 (ja) データ伝送装置
JPH05344135A (ja) データ通信方式
CN117896452A (zh) 一种提高控制器局域网报文滤波效率的装置及方法
JP2696105B2 (ja) ネットワーク相互接続回路
JPH0448306B2 (ko)
JPH09190390A (ja) サイクリック伝送システム
JPS6365509A (ja) 数値制御装置のデ−タ伝送装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090429

Year of fee payment: 15

LAPS Lapse due to unpaid annual fee