KR900004946B1 - 주변장치를 위한 입출력 인터페이스의 포트 확장회로 - Google Patents

주변장치를 위한 입출력 인터페이스의 포트 확장회로 Download PDF

Info

Publication number
KR900004946B1
KR900004946B1 KR1019870013143A KR870013143A KR900004946B1 KR 900004946 B1 KR900004946 B1 KR 900004946B1 KR 1019870013143 A KR1019870013143 A KR 1019870013143A KR 870013143 A KR870013143 A KR 870013143A KR 900004946 B1 KR900004946 B1 KR 900004946B1
Authority
KR
South Korea
Prior art keywords
signal
output
data
circuit
channel
Prior art date
Application number
KR1019870013143A
Other languages
English (en)
Other versions
KR890008696A (ko
Inventor
장규항
Original Assignee
삼성전자 주식회사
안시환
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자 주식회사, 안시환 filed Critical 삼성전자 주식회사
Priority to KR1019870013143A priority Critical patent/KR900004946B1/ko
Publication of KR890008696A publication Critical patent/KR890008696A/ko
Application granted granted Critical
Publication of KR900004946B1 publication Critical patent/KR900004946B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Debugging And Monitoring (AREA)
  • Accessory Devices And Overall Control Thereof (AREA)

Abstract

내용 없음.

Description

주변장치를 위한 입출력 인터페이스의 포트 확장회로
제1도는 본 발명의 회로도.
제2도는 제1도의 채널 확장회로부의 상세회로도.
제3도는 본 발명의 회로동작 순서를 나타낸 순서도이다.
* 도면의 주요부분에 대한 부호의 설명
10 : CPU 11,13,15,18 : 디코딩회로
12 : 램 14 : 롬
16 : 상태레지스터 17 : 채널선택레지스터
19 : PIO 20,21 : 버퍼
22 : 비교기 23 : 신호조절회로
24 : 채널선택표시회로 25 : 채널 확장회로
본 발명은 컴퓨터와 접속되는 주변장치를 위한 입출력 인터페이스의 포트 확장회로에 관한 것으로, 특히 프린터의 주변장치를 위한 입출력 인터페이스의 포트 확장회로에 관한 것이다.
일반적으로 각종 퍼스널 컴퓨터 또는 미니 컴퓨터는 프린터를 위한 포트(Port)가 1개 내지 2개 밖에 없기 때문에 컴퓨터에 접속되는 프린터수는 1개 내지 2개의 시스템으로 제한되어 있었다. 그러나, 프린터는 기능상 영문프린터, 한글프린터, 한글, 한자, 영문 겸용프린터 및 플로터(Plotter)로 구분되어, 각 기종에 대응하는 문자를 프린트할 때 가장 빠른 속도로 수행한다.
이와 같은 여러 종류의 프린터들을 컴퓨터에 접속하려면 선택적으로 연결해야 했기 때문에 사용자가 상기 프린터를 모두 하나의 컴퓨터에 접속해서 사용할 수 없는 불편한 결점이 있었다.
따라서, 본 발명의 목적은 각 기능에 따른 프린터들을 하나의 컴퓨터에 접속하여 사용할 수 있도록, 8개의 프린터를 제어하는 프린트 채널 포트를 확장한 포트 확장회로를 제공하는데 있다.
다음은 첨부 도면에 의거하여 본 발명의 실시예를 상세히 설명한다.
제1도는 본 발명에 따른 주변장치를 위한 포트 확장회로도이다.
제1도에서, 10은 중앙처리장치(이하 CPU라 칭함)로서 컴퓨터의 내부에 설치한 CPU가 아니고 포트확장회로를 위한 별도의 회로이며, 14는 메모리의 롬(ROM)으로서 상기 CPU(10)의 데이터 처리 및 기능 제어의 수단인 프로그램을 내장하고 있고, CPU와 접속되어 있는 데이터버스 및 어드레스버스와 연결되어 있다. 12는 램(RAM)으로서 데이터버스 및 어드레스버스와 연결되어 있고, 프린터수에 따른 채널영역이 할당되어서 전송데이터를 저장하는 메모리이며, 11과 13은 디코딩회로로서 램(12)과 롬(14)를 각각 제어하도록 연결되어 있다.
즉, 램(12)을 칩 인에이블(Chip Enable)시키고 디코딩회로(11)는 3비트 어드레서(A13-A15)와 CPU(10)에서 출력되는 제어신호인
Figure kpo00001
신호를 입력하여 논리소자에 의한 논리신호를 출력하고, 롬(14)을 칩 인에이블시키는 디코딩회로(13)는 CPU(10)의 출력제어신호중 메모리에 데이터를 기입시키도록 하는 제어신호(
Figure kpo00002
)과 상기의 제어신호(
Figure kpo00003
) 및 3비트 어드레스(A13-A15)를 입력하여 논리소자에 의한 논리신호를 출력한다.
상기의 제어신호(
Figure kpo00004
)는 CPU(10)와 접속되어 있는 데이터버스에 입출력장치 또는 메모리(롬 또는 램) 사이에서 데이터가 전송되게 지정하는 신호이다.
컴퓨터와 주변장치와의 데이터 전송을 관장하는 병렬 입출력회로(이하 PIO라 칭함)(19)는 전체회로를 제어하는 CPU(10)에서 출력되는 제어신호중 데이터를 메모리에서 독출하라는 제어신호(
Figure kpo00005
)와, 주변장치와의 데이터를 전송하라는 입출력 요구신호인 제어신호(
Figure kpo00006
) 및 데이터를 메모리에 입력하라는 제어신호(
Figure kpo00007
)을 입력하는 디코딩회로(18)에서 논리조합되어 출력되는 신호가 데이터 독출 및 기입을 제어하는 단자(
Figure kpo00008
,
Figure kpo00009
)에 인가되고, 또한 어드레스버스 및 데이터버스를 통해 전송되는 신호가 인가되어 주변장치인 프리터와의 데이터를 전송하는 출력포트를 제어하도록 연결되어 있다.
그리고, 컴퓨터에서 프린터로 전송하려는 데이터(PD0-PD7)는 버퍼(20)를 통하여 비교기(22)와 채널 확장회로(25) 및 PIO(19)의 A포트 단자(PD0-PD7)에 제공되도록 연결되어 있고, PIO(19)의 B포트 단자(PB0-PB7)에서 출력되는 데이터는 상기 비교기(22)의 다른 입력단 및 양방향버퍼(21)에 제공되게 연결하며, PIO(19)의 C포트 단자(PC0-PC7)에서 출력되는 신호는 신호조절회로(23)에 인가되어 프린터와의 데이터전송을 위한 제어신호가 출려되게 하고, 또는 C포트의 출력신호중 하나(도면에는 도시되어 있지 않음)가 상기 버퍼(20,21)의 인에이블 단자에 제공되게 연결되어 있다.
이때, PIO(19)의 A,B 및 C 포트는 PA0-PA7,PB0-PB7및 PC0-PC7의 각각 8비트로 구성되어 있다.
상기 신호조절회로(23)에서는 컴퓨터와 프린터와의 데이터 전송을 위한 핸드셰이킹(Hand Shaking)신호인 스트로브신호
Figure kpo00010
와 BUSY 신호를 컴퓨터로부터 입력하고, 또한 상기 비교기(22)의 출력을 입력하여서 상태레지스터(16)에
Figure kpo00011
신호와 BUSY 신호를 제공하고, 주변회로와 동기적으로 동작되게 채널 확장회로(25)에 상기의 핸드셰이킹호를 제공한다.
상기 상태레지스터(16)는 BUSY 신호와
Figure kpo00012
신호를 검색하여 이에 따른 출력을 채널선택레지스터(17)에 제공하고, 이 채널선택레지스터(17)의 입력에는 또한 램(12)에서 출력되는 8비트데이터 D0-D7중 2비트 데이터 D0-D1가 입력되며, 채널선택레지스터(17)의 3비트출력은 채널선택표시회로(24)와 채널 확장회로(25)에 인가되도록 연결되고 있다.
즉, 채널선택레지스터(17)에서 출력되는 3비트 신호 SEL0-SEL2는 채널선택표시회로(24)내의 디코딩회로에 입력되어 8비트신호로 디코딩되어서 선택된 채널에 대응하는 LED가 온되게 하고, 또한 채널확장회로(25)에 입력되어서 각 채널에 대한 스트로브신호
Figure kpo00013
및 초기화 신호
Figure kpo00014
를 발생하고, BUSY 및 에러신호 ERR을 선택하는데 이용된다.
또한, 채널선택레지스터(17)는 디코딩회로(15)에 의해 칩인에이블되고, 이 디코딩회로(15)는 어드레스 A2-A7을 디코딩하여 그 출력을 상태레지스터(16)와 채널선택레지스터(17) 및 PIO(19)의 칩선택단자에 제공하도록 연결되어 있다.
미설명부호
Figure kpo00015
신호는 PIO(19)의
Figure kpo00016
에 제공하는 디코딩회로(18)의 출력신호로서 상태레지스터(16)의 칩선택단자에 제공된다.
상기 채널 확장회로(25)의 상세회로도는 제2도에 도시되어 있다.
제2도에서, 251과 252는 제1도의 채널선택레지스터(17)에서 출력되는 3비트 신호 SEL0-SEL2을 입력하여 디코딩해서 8비트 신호를 출력하는 디코더이고, 253과 254는 상기 신호 SEL0-SEL2을 어드레스하여 8비트 입력신호의 1비트 신호를 선택해서 출력하는 데이터 선택회로(Date Selector)이며, 255-262는 버퍼로서 제1도의 버퍼(20)의 출력단과 접속되어 있는 버스라인으로부터 출력된 데이터를 일시 저장하여 각 버퍼에 대응하는 프린터로 데이터를 출력시키도록 연결되어 있다.
상기 핸드셰이킹신호인 BUSY 신호와
Figure kpo00017
신호로 프린터를 동작시키는 제어동작을 간단하게 설명하면, 프린터와 접속되어 있는 컴퓨터의 프린터 인터페이스에서 BUSY 신호가 로우레벨인지를 확인하고, 인자개시를 지령하는 스트로브신호인
Figure kpo00018
신호를 프린터로 전송한다.
이때, 프린터에서는 상기
Figure kpo00019
신호를 수신하면 BUSY 신호가 하이레벨이 되면서 인자동작을 개시한다.
데이터의 인자동작이 완료되면, BUSY 신호가 로우레벨이 되고 아울러 인자완료신호를 인터페이스로 제공하여 컴퓨터가 프린터의 인자동작이 완료되었음을 인식한다.
제3도는 상기한 구성을 갖는 본 발명의 포트확장회로의 동작순서를 나타낸 순서도로서 회로의 동작설명과 병행하여 설명한다.
먼저, 컴퓨터에서 출력되는 초기화신호 또는 전원의 초기공급시 리세트신호에 의해 인터페이스제어용 CPU(10)가 리세트되고 아울러 PIO(19)도 리세트되어 모두 초기화되고, 이로서 CPU(10)에서 출력되는 어드레스중 A2-A7이 인가되는 디코딩회로(15)에 의해 칩인에이블되는 채널선택레지스터(17)는 상기 초기화 신호에 의해서 클리어된다.
이때, 채널선택레지스터(17)에서는 채널이 디폴트(Default)된 즉, 클리어될 때마다 이미 지정된 출력신호 SEL0-SEL2가 출력되어서, 채널선택표시회로(24)에서는 디폴트된 채널에 대응되는 프린터가 동작될 수 있음을 알리는 LED가 온되고, 이와 함께 채널 확장회로(25)의 디코더(251,252)와 데이터 선택회로(253,254)의 출력이 결정된다.
즉, 디코더(251,252)에서는 디폴트된 채널을 대응하는 프린터로 스트로브신호
Figure kpo00020
와 초기화신호
Figure kpo00021
를 전송하고, 데이터 선택회로(253,254)에서는 디폴트된 채널에 대응하는 프린터에서 출력되는 BUSY신호와 에러신호 ERR을 출력하여 프린트 인터페이스회로로 제공된다.
상기의
Figure kpo00022
신호와 BUSY신호를 더욱 상세하게 설명하면,
Figure kpo00023
신호는 프린터로 전송되는 데이터를 독출하라는 동기입력신호로서 평상시에는 하이레벨이고, 로우레벨이 될 때 데이터가 독출된다.
BUSY 신호는 프린터의 동작상태를 지정하는 신호로서, 하이레벨일 때 프린터가 동작됨을 나타내고 아울러 컴퓨터에서 전송되는 데이터를 수신할 수 없는 상태가 되는 것이다.
한편, 시스템이 초기화되고, 프린터가 디폴트되어 있는 상태에서, 컴퓨터에서 프린터로 전송하려는 데이터 PD0-PD7가 버퍼(20)를 통해 PIO(19)의 A 포트 PA0-PA7에 입력되고, CPU(10)에서는 롬(14)에 저장되어 있는 데이터처리 및 기능제어수단인 프로그램에 의해 동작이 수행되면서 상기 A포트에 입력된 데이터를 처리하여 포트 확장코드인지를 검색한다.
포트 확장코드가 아닌 경우에는 컴퓨터의 출력데이터 PD0-PD7을 새로 입력하여 포트 확장코드인지를 계속 검색하고, 반대로 포트 확장코드가 입력된 경우에는 다음에 입력되는 채널 선택코드를 선택하여 이에 대응한 채널 선택신호 SEL0-SEL2를 출력한다. 즉, 입력 프린트 포트로부터 우선 약정된 데이터가 입력될 때, 이 데이터를 비교기(22)에서 버퍼(20)의 출력 데이터와 비교하여 일치하는 경우에는 스트로브신호
Figure kpo00024
를 다음에 입력되는 채널선택신호에 의해 지정된 채널을 통해 지정프린터로 전송한다.
이때, 채널선택표시회로(24)에서는 상기의 채널 선택신호 SEL0-SEL2에 따라 지정된 프린터에 대응하는 채널표시 LED를 점등시켜 표시하고, 또한, 이 채널 선택신호는 채널 확장회로(25)의 디코드(251,252)와 데이터 선택회로(253,254)에 인가되어 디코드(251,252)에서는 스트로브신호
Figure kpo00025
와 초기화신호
Figure kpo00026
를 지정된 채널의 프린터로 전송하며, 데이터 선택회로(253,254)에서는 지정된 채널의 프린터의 동작상태를 알리는 BUSY신호와 에러신호
Figure kpo00027
를 프린터 인터페이스회로로 전송한다.
그리고, 채널선택코드 다음에 입력되는 데이터가, 즉, 버퍼(20)를 통해 PIO(19)의 A포트로 입력되는 데이터가 기능코드일 때 이에 따른 각종 기능을 수행하고, 기능 코드가 아닌 경우에는 선택된 채널을 통해 데이터를 전송하여 프린트되게 하고, 데이터전송 완료코드가 입력되면 다시 포트확장코드의 입력을 검색한다.
상기에서, 기능코드 입력시 이에 따른 기능을 설명하면, 컴퓨터에서 입력되는 데이터를 지정된 채널의 프린터로 전송하지 않고 버퍼용 램에 저장시키는 기능과, 리세트기능 및 버퍼용 램의 메모리 영역을 결정하는 기능 등으로 동작한다.
이상과 같이 본 발명에 의하면 컴퓨터의 프린트 인터페이스회로의 포트 수를 확장시켜 8개의 채널확장에 따른 프린터를 다중접속할 수 있어, 사용자가 기능에 따른 프린터를 교체하여 사용하는 불편을 제거할 수 있다.

Claims (1)

  1. 컴퓨터의 주변장치를 제어하는 인터스페이스 회로에 있어서, 데이터버스 및 어드레스버스와 접속하여 데이터처리 및 제어기능 프로그램을 수행하여 데이터독출신호
    Figure kpo00028
    , 주변장치와의 입출력요구신호
    Figure kpo00029
    , 데이터기입신호
    Figure kpo00030
    및 데이터버스의 데이터전송을 제어하는 신호
    Figure kpo00031
    를 출력하여 전체시스템을 제어하는 중앙처리장치(10)와, 어드레스 A0-A15중 3비트 어드레스 A13-A15와 상기 제어신호
    Figure kpo00032
    를 입력하는 디코딩회로(11)의 출력논리신호에 의해 칩인에이블되고, 프린터수에 따른 채널영역이 할당되어 있으며, 또한 상기의 데이터기입신호
    Figure kpo00033
    에 의해 데이터를 독출 및 기입하도록 제어하는 램(12)과, 상기 3비트 어드레스 A13-A15와 상기 제어신호
    Figure kpo00034
    및
    Figure kpo00035
    를 입력하는 디코딩회로(13)의 출력 논리신호에 의해 칩인에이블되고, 또한 데이터처리 및 기능 제어수단인 프로그램을 기억하고 있는 롬(14)과, 어드레스 A2-A7을 입력하여 3비트의 칩 인에이블신호를 상태레지스터(16), 채널선택레지스터(17) 및 병력입출력회로(19)에 각각 출력하는 디코딩회로(15)와, 상기 디코딩회로(15)의 입출력에 의해 칩인에이블되고, 하기의 신호조절회로(23)의 출력제어신호인 프린터의 동작상태를 지정하는 BUSY 신호와 프린터의 데이터전송을 제어하는 스트로브신호
    Figure kpo00036
    를 검색하는 상태레지스터(16)와, 상기의 디코딩회로(15)의 입출력으로 칩인에이블되어 상태레지스터(16)의 출력과 데이터버스의 데이터 D0-D1을 공용으로 입력하여 채널 선택신호 SEL0-SEL2를 출력하는 채널선택레지스터(17)와, 상기의 제어신호인
    Figure kpo00037
    ,
    Figure kpo00038
    및
    Figure kpo00039
    을 입력하는 디코딩회로(18)의 출력논리신호에 의해 데이터입출력이 제어되고, 상기 디코딩회로(15)의 입출력에 의해 칩인에이블되며, 또한 컴퓨터출력데이터의 입력포트 PA0-PA7와 비교를 위해 세팅된 데이터를 출력하는 출력포트 PB0-PB<SB7및 제어신호인
    Figure kpo00040
    와 BUSY 신호를 제어하기 위한 제어포트 PC0-PC7를 구비한 병렬 입출력회로(19)와, 컴퓨터의 출력데이타를 입력하는 버퍼(20)의 출력과 상기 출력포트 PB0-PB7의 출력을 비교하는 비교기(22)와, 비교기(22)의 출력과
    Figure kpo00041
    및 BUSY 신호를 입력하여 입력신호에 따른 논리신호를 출력하는 신호조절회로(23)와, 상기 채널선택레지스터(17)의 채널 선택신호 SEL0-SEL2를 8비트신호로 디코딩하여 선택된 채널에 대응하는 LED가 온되게 하는 채널선택표시회로(24)와, 8채널을 구비하고 상기의 3비트 채널선택신호를 입력하여 대응되는 채널을 선택하여서
    Figure kpo00042
    및
    Figure kpo00043
    신호를 제공하며, 선택된 채널을 통해서 프린터의 동작상태지정신호 BUSY신호 및 에러신호를 입력하여 선택된 채널을 통해 데이터를 전송하는 채널 확장회로(25)를 포함하여 이루어진 것을 특징으로 하는 주변장치를 위한 입출력 인터페이스의 포트확장회로.
KR1019870013143A 1987-11-21 1987-11-21 주변장치를 위한 입출력 인터페이스의 포트 확장회로 KR900004946B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019870013143A KR900004946B1 (ko) 1987-11-21 1987-11-21 주변장치를 위한 입출력 인터페이스의 포트 확장회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019870013143A KR900004946B1 (ko) 1987-11-21 1987-11-21 주변장치를 위한 입출력 인터페이스의 포트 확장회로

Publications (2)

Publication Number Publication Date
KR890008696A KR890008696A (ko) 1989-07-12
KR900004946B1 true KR900004946B1 (ko) 1990-07-12

Family

ID=19266190

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019870013143A KR900004946B1 (ko) 1987-11-21 1987-11-21 주변장치를 위한 입출력 인터페이스의 포트 확장회로

Country Status (1)

Country Link
KR (1) KR900004946B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105425687A (zh) * 2015-12-30 2016-03-23 苏州博众精工科技有限公司 一种利用74hc595芯片扩展多个io端口的控制电路

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105425687A (zh) * 2015-12-30 2016-03-23 苏州博众精工科技有限公司 一种利用74hc595芯片扩展多个io端口的控制电路
CN105425687B (zh) * 2015-12-30 2019-01-01 博众精工科技股份有限公司 一种利用74hc595芯片扩展多个io端口的控制电路

Also Published As

Publication number Publication date
KR890008696A (ko) 1989-07-12

Similar Documents

Publication Publication Date Title
US6859856B2 (en) Method and system for a compact flash memory controller
US5038320A (en) Computer system with automatic initialization of pluggable option cards
US5787306A (en) Automatic assignment of I/O addresses in a computer system
CA1139006A (en) Memory circuit for programmable machines
US5765027A (en) Network controller which enables the local processor to have greater access to at least one memory device than the host computer in response to a control signal
US5408627A (en) Configurable multiport memory interface
EP0281999A2 (en) Data processing system with pluggable option card
US5301276A (en) Method and device for assigning I/O address in data processing apparatus
GB2134676A (en) Control of multi-processor system
KR950015138A (ko) 데이타 직교 변환용 회전 레지스터
JP2000105725A (ja) チップイネーブル信号生成回路及びメモリ装置
US5175831A (en) System register initialization technique employing a non-volatile/read only memory
US5195176A (en) Method and apparatus to enhance laser printer speed and functionality
US5555436A (en) Apparatus for allowing multiple parallel port devices to share a single parallel port
EP0229700A2 (en) Virtual peripheral controller
JPH0440734B2 (ko)
US5481724A (en) Peer to peer computer-interrupt handling
KR900004946B1 (ko) 주변장치를 위한 입출력 인터페이스의 포트 확장회로
US5630167A (en) Electronic apparatus having a plurality of connectors each connecting one of a plurality of kinds of cards
US4430724A (en) Memory interface system having combined command, address and data buss
KR930011662B1 (ko) 카트리지를 이용한 lbp 시스팀
KR100222908B1 (ko) 플래시 메모리 시스템
JPH09259068A (ja) 拡張入出力インターフェイス
US6789138B1 (en) Computer peripheral apparatus and a computer readable medium having a program for controlling the computer peripheral apparatus
KR100531729B1 (ko) 피씨 병렬포트를 이용한 주변기기와의 인터페이스 장치 및그 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 19980626

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee