DE1774296C2 - Restruktuierbare Steuereinheit für elektronische Digitalrechner - Google Patents

Restruktuierbare Steuereinheit für elektronische Digitalrechner

Info

Publication number
DE1774296C2
DE1774296C2 DE1774296A DE1774296A DE1774296C2 DE 1774296 C2 DE1774296 C2 DE 1774296C2 DE 1774296 A DE1774296 A DE 1774296A DE 1774296 A DE1774296 A DE 1774296A DE 1774296 C2 DE1774296 C2 DE 1774296C2
Authority
DE
Germany
Prior art keywords
control
memory
store
read
selection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
DE1774296A
Other languages
English (en)
Other versions
DE1774296A1 (de
DE1774296B2 (de
Inventor
Bob Overton Bethesda Evans, Md.
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of DE1774296A1 publication Critical patent/DE1774296A1/de
Publication of DE1774296B2 publication Critical patent/DE1774296B2/de
Application granted granted Critical
Publication of DE1774296C2 publication Critical patent/DE1774296C2/de
Expired legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/22—Microcontrol or microprogram arrangements
    • G06F9/24—Loading of the microprogram
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/18—Handling requests for interconnection or transfer for access to memory bus based on priority control
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30145—Instruction analysis, e.g. decoding, instruction word fields
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B2219/00—Program-control systems
    • G05B2219/30—Nc systems
    • G05B2219/33—Director till display
    • G05B2219/33125—System configuration, reconfiguration, customization, automatic
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P90/00—Enabling technologies with a potential contribution to greenhouse gas [GHG] emissions mitigation
    • Y02P90/02—Total factory control, e.g. smart factories, flexible manufacturing systems [FMS] or integrated manufacturing systems [IMS]

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Software Systems (AREA)
  • Calculators And Similar Devices (AREA)
  • Executing Machine-Instructions (AREA)
  • Advance Control (AREA)

Description

60
Die Erfindung betrifft eine restrukturierbare Steuereinheit für elektronische Digitalrechner nach dem Oberbegriff des Anspruchs 1.
Die Steuereinheiten bekannter Digitalrechner steuern die Rechenanlage nach einem allgemein festgelegten Schema, d. h. sie steuern den Rechner immer in genau der gleichen Weise, wenn ein Rechnerpro- (iS gramm für die Lösung einer bestimmten Aufgabe in der Anlage abgewickelt wird. Diese bekannten Steuereinheiten haben sich in bestimmten Stufen weitcrentwickelt. Ursprünglich bestand eine Steuereinheit aus verschiedenen aktiven und passiven Bauelementen, die in vieifach beliebiger Weise in der Maschine verteilt waren. Nachdem dann später der Festwertspeicher als Steuerspeicher bekanntgeworden war, wurde die Steuerung vieler digitaler Rechenanlagen in die Zentraleinheit der Maschine verlegt.
Bei den bekannten Rechenanlagen besteht ein Instruktionssatz aus einer festen Folge sog. primitiver Instruktionen (sog. Maschineninstruktionen), die in dem Speicher der Anlage enthalten sind. Die Ausführung einer Maschineninstruktion erfordert eine Anzahl sog. Mikroinstruktionen, die in dem Festwertspeicher der Rechenanlage gespeichert sind. Eine sog. Makroinstruktion, eine Instruktion, die in einer höheren Progfammsprache, wie beispielsweise Fortran, definiert werden kann, erfordert eine Reihe der bereits erwähnten Maschineninstruktionen, die zusammengefaßt in den Hauptspeicher der Anlage eingegeben werden. Jede Maschineninstruktion wird vom Steuersneicher der Reihe nach ausgeführt, indem die Mikroinstruktionen ausgeführt werden, die für jede einzelne Maschineninstruktion benötigt werden.
Hieraus ergibt sich ein entscheidender Nachteil für die bekannten Rechenanlagen, da für Myriaden von verschiedenen Makrofunktionen, deren Ausführung von dem'Rechnersys.'ini erwartet wird, nur ein begrenzter Instruktionssatz zur Verfügung steht. Deshalb stellen sogar optimale Instruktionsfolgen eine nicht besonders wirkungsvolle Methode zur Durchführung von Makrofunktionen dar, im Vergleich zu Methoden, die einen freien Zugang zu den Mikroinstruktionen selbst gewähren.
Ein derartiger Rechner mit unveränderlichem Mikroprogramm ist beispielsweise durch die deutsche Auslegeschrift 1 195074 bekannt. Die Mikroprogramme sind dort durch eine fesi verdrahtete Schaltung dargestellt. In dem Buch »Electronic Digital Systems« von R. K. Richards, John Wüey & Sons, Inc., 1966, wird auf Seite 200 ff. der Einsatz von Schreib/ Lesespeichern zur Aufnahme der Mikroprogramme erwähnt. Die Mikroprogramme können dabei vor ihrer Ausführung in diese Speicher eingegeben werden. Eine Änderung der Mikroprogramme ohne Eingriffe von außen oder während ihrer Ausführung ist mit einer derartigen Einrichtung nicht möglich.
Aus dem »Taschenbuch der Nachrichtenverarbeitung«, Dr.-Ing. K. Steinbuch, Springer Verlag, zweite Auflage, 1907. Seiten 1O75 bis 1078, ist eine restruktier-Hare Steuereinheit nach dem Oberbegriff des Patentanspruchs I bekannt, die einen kleinen Prozentsatz der Steuerungselemente einer Mikroprogrammsteuerung, z. B. 5% aller Befehle, dem Verfügungsrecht des jeweiligen Benutzers anheimstellt. Zur Ausführung dieser speziellen Befehle kann eine Anzahl von Mikroinstruktionen über einen Lochstreifen in den Rechner eingeführt werden, wo sie in einem größeren Satz Flipflops oder Relais gespeichert werden, der seinerseits in die Operationssteuerung eingreift und den Befehls Code im Hinblick auf die freien 5% Befehle erst festlegt.
Die Erfindung stellt sich die Aufgabe, eine Steuereinheit nach dem Oberbegriff des Patentanspruchs 1 so zu verbessern, daß diese auch während der Programmausführung restrukturiert werden kann und dadurch eine höhere Flexibilität sowie eine bessere Anpassung des Digitalrechners an die zu lösenden Probleme gestattet.
Diese Aufgabe wird durch die im Hauplanspruch gekennzeichnete F.rfindung gelöst; Ausgestaltungen der Erfindung sind in den Untcransprüchcn angegeben.
Die Steuereinheit nach der Erfindung gestattet der Maschine die eigene Anpassung an jede neue Instruktion, die ausgeführt werden soll. Von wesentlicher Bedeutung ist hierbei, daß das Programm zur Steuerung der Maschine vor und/oder während des Programmablaufes geändert werden kann, so daß sich der Rechner selbst restrukturieren und bei der Ausführung des Programmes mit höherem Wirkungsgrad arbeiten kann.
Die Steuere.nheit nach der Erfindung bieiet darüber hinaus den Vorteil, daß für die Rechenanlage nicht mehr ein fest vorgeschriebenes Instruktionsrepertoire erforderlich ist, vielmehr genügt ein universeller Instruktionssatz.
Es ist für die Erfindung wesentlich, daß durch die Steuereinheit die Rechenanlage nun in der Lage ist, sich selbst ihre eigenen Muster von Torsteuersignalen zu erzeugen und dynamisch zu verändern. Sie ist daher in der Lage, Algorithmen, den Informationsfluß und die Bandbreite des Datenkanals optimal zu wählen. Dieses trifft besonders für eine Betriebsart zu, bei weicher das Programm beispielsweise als Makröprogramm in einer symbolischen oder funkiionellen Sprache geschrieben ist. Die funktioneile Programmiersprache enthält symbolische Befehle, für die jeweils Mikroinstruktionen in einem externen Steuerprogrammspeicher vorher gespeichert werden. Das Makroprogramm wird hierbei in den Hauptspeicher der Reihenanlage in üblicher Weise geladen. Jedoch anstatt das Programm zu kompilieren, wie er bei den bekannten Rechenanlagen geschieht, werden die Mikroinstruktionen, die den Instruktionen in der symbolischen Programmmiersprache entsprechen, in den externen Steuerprogrammspeicher geladen, aus diesem in einen Lese-ZSchreib-Steuerspeicher eingelesen und zur Steuerung der Maschinenfunktion ausgeführt.
Sn kann eine Makroinstruktion in einen Steuerspeicher decodiert und teilweise ausgeführt werden, während gleichzeitig ein weiterer Lese-ZSchreib-Steuerspeicher mit Mikroinsiruktioaen für die spätere Ausführung der Makroinstruktion geladen wird. Dem Programmierer der Makrosprache bleibt dieser Vorgang dabei verborgen: Das Laden des zweiten Steuerspeichers wird z. B. durch die Befehle im ersten gesteuert.
Die Verbindungen zwischen den einzelnen tiementen der Steuereinheit sind so Vielfältig steuerbar, daß Mikroprogramme entweder im Hauptspeicher oder in externen Geräten vorbereitet gespeichert oder mit Hilfe der arithmetischen ur.d logischen Einheit aufbereitet werden können.
Im folgenden wird ein Ausführungsbeispiel der Erfindung ai.hand der Figuren beschrieben. Es zeigt
Fig. IA die Darstellung eines Digitalrechners, welcher die Steuereinheit gemäß einem Ausführungsbeispiel der Erfindung enthält,
Fig. IB eine Darstellung des Datenflusses der Zentraleinheit, und
Fig. IC eine Darstellung der in Fig. IA enthaltenen Steuerspeicher-Auswahlschaltung.
Die Steuereinheit der im folgenden beschriebenen digitalen Rechenanlage enthält Lcsc-ZSchreibspeicher für Steuerzwecke, deren Inhalt elektronisch veränderbar ist. Im Zusammenhang mit dieser Rcchcnanlage kann eine beliebige Zahl dieser Speicher verwendet werden. Die folgende Beschreibung wird jedoch, um die Darstellung übersichtlich zu halten, eine Anlage beschrieben, die nyr zwei derartige Steuerspeicher enthält.
Wie die Fig. IA zeigt, enthält die Steuereinheit nach dem Ausführungsbeispiel der Erfindung die Lese-/Schreib-Steuerspeicher 1 und 2 sowie den Festwert-Steuerspeicher 3. Ferner gehören zu diesem System die Steuerspeicher-Auswahlschaltung 4, die Eingabe-/Ausgabe-Kanalschaltung 5 für die Lese-ZSchreib-Steuerspeicher 1 und 2 und den externen Steuerprogrammspeicher 7. Die Lese-ZSchreib-Steuerspeicher 1 und 2 sind Speichereinrichtuigen, deren Aufbau bekannt ist und deren LeseVSchreibgeschwindigkeit an die Zeitsteuerung der digitalen Rechenanlage angepaßt ist So können diese Speicher beispielsweise in der Art der bekannten Magnetkern-Speichermatrizen aufgebaut sein oder einen anderen geeigneten Aufbau für Lese-/Schreibspeicher besitzen. Der Festwert-Steuerspeicher 3 kann beispielsweise nach Art des bekannten Transformator- oder Kondensator-Festwertspeichers ausgebildet sein. Die Steuereinheit ist ferner mit einer geeigneten Folgesteuerung, beispielsweise einem Adressengenerator 8, ausgestattet, welcher für die Zuordnung, das Auslesen und Ausfüh ng von Mikroinstruktionen verwendet wird.
Die erwähnten Steuerspeichcr 1, 2 und 3 besitzen jeweils ein Datenregister 9, 10 und 11. Der Ausgang irgendwelcher Daten der Register 9, 10 und 11 kann mit der· Steuerkreisen 20 über die Auswahlschaltung 22 erfolgen. Die Auswahlschaltung 22 besteht beispielsweise aus UND-Turen, die über eine Ausgangsdaten-Auswahlleitung 220 gesteuert werden. Wahlweise kann auch der Ausgang eines der Datenregister 9, 10 und 11 über die Auswahlschaltung 21 mit den-, Eingabe-/Ausgabekanal 5 für die Steuerspeicher 1 und 2 verbunden werden. Die Auswahlschaltung 21 ist der Auswahlschaltung 22 ähnlich und wird wie diese über die Steuerleitung 220 betätigt.
Die aus den Steuerspeichern 1, 2 oder 3 ausgelesene Information gelang' in die Datenregister 9. 10 oder 11, von wo aus sie dann dazu dienen kann, eine neue Adresse indem Adressengeneiator 8 zu erzeugen. Sie kann andererseits auch dazu ve. wendet werden, um Steuerinformationen an die Steuerspeicher-Auswahlscr-.iltung 4 oder den Steuerspeicher-Ein-/Ausgabekanal 5 zu liefern. Die Torsteueriiifonndtion wird als sog. Signalmuster von den Mikroinstruktionen abgeleitet und von den Dalenregistern 9.10 ooer 11 über die Auswahlschaltung 22 zu den Steuerkreisen 20 übertragen, wo Pfade für den Informationsfluß erstellt, Folgeoperationen in anderen Teilen der Anlage ermöglicht und zukünftige Ereignisse in dem Steuerschema bestimmt werden.
Der Hauptspeicher 36 der digitalen Rechenanlage, welcher ebenfalls in Fig. 1 A dargestellt ist, kann irgendein geeigneter Speicher sein, beispielsweise ein Magnetkernspeicher. Die Makroinstruktionen können in speziellen Zellen oder Gruppen von Zellen des Hauptspeichers enthalten sein.
Die Fig. 1 B zeigt ausführlicher den in Fig. 1 A unter der Bezugs/iffer 46 dargestellten Datenfluß der Zentraleinheit. Hierzu dienen die allgemeinen Register 108,110, 11*..., 128,130 und die arithmetische und logische Einheit ALU. '·· unter der Bezugsziffer 140 dargestellt ist. Der Zug .i.g der Daten zu der ALU 140 erfolgt über die A-Sammelleitung 144 oder die B-Sammelleitung 146 über die zugeordneten Register 132 oder 134. Die B-Sammclleilung ist außerdem mit
einer TZC-Schaliuug, 136 versehen, die der Übertragung wahrer oder komplementärer Werte dient. Die Sammelleitung 142 ist für die Ausgangsdaten der ALU vorgesehen und verbindet diese Einheit mit den
allgemeinen Registern. Die Verbindung wird durch Mikroinstruktionen gesteuert, die aus den Steuerspeichern 1, 2 oder 3 gelesen werden. Jedes dieser allgemeinen Register kann den F.ingang zu der ALU über die A-Sammelleitung 144 erreichen. Außerdem können die Register 108 und 128 die ALU auch über die B-Sammelleitung 146 erreichen. Die Ausgangsdaten können auch zu externen Einheiten 42 über den Eingabe-/Ausgabekanal 6 des Rechners übertragen werden. Das Register 108 besitzt ferner noch einen ■< > Zugang zu dem Adressengenerator 8, der Steuerspeiche r-Auswahlschaltung 4 und den Steuerspcichern 1 und 2 über die Leitungen 148.
Der Steuerspeicher-Eingabe-/Ausgabekanal 5 dient zur Übertragung von Daten zwischen dem externen Steuerprogrammspeicher 7 und einem der beiden Steuerspeicher 1 oder 2. Die Steuerspeicher-Auswahlschaltung 4 empfangt Betriebsart-Information über die Leitungen i4S oder Ϊ2 uncJ steuert die Durchschaltung der angeforderten Steuerspeicherzyklen, um dadurch den Steuerspeicher-Eingabe-, Auügabekanal 5 durchzuschallen, damit die Information in den gewünschten Steuerspeicher gelangt. Der Steuerspeicher-Eingabe-ZAusgabekanal 5 dient der übertragung von information zu den Steuerspeiehern 1 oder 2, die als Mikroinstruktionen dient. Die Steuerung erfolgt hierbei durch die Auswahlleitungen 22-1 und 226. die in Fig. IC dargestellt sind, wobei die Leitung 16 (Fig. 1 A) die Daten und die Leitung 17 Adressen übertrügt. Der Steuerspeicher-Eingäbe-/Ausgabekanal 5 kann die verschiedenen externen Steuerprogrammspeicher 7 miteinander verbinden und kann ebenso eine Verbindung mit dem Hauptspeicher 36 über die Kanalanpassungseinheit 40 und den Rechner-Fin-ZAusgabekanal 6 herstellen. Ferner besteht auch eine Datcnverbiiulung zwischen d?rn Hüuntsn€!chcr 36 und ilen Steiiersneicliern 1 oder 2.
Während der Ausführung des Programms kann es wünschenswert sein. Information, die sich in dem ZE-Datenf!uß 46 befindet, zu den Steuerspeichern 1 ode:r 2 über die Leitungen 148 zu übertragen, wobei die Steuerung über die Auswahlleitungen 224 und 22(i, die in Fig. IC dargestellt sind, erfolgt.
Dadurch ist es möglich, daß die Steuerspeicher 1 ode:r 2 von drei Quellen (Instruktionsquellen) her geladen werden können:
1. vom Hauptspeicher 36 über den Rechner-Ein-/ Ausgabekanal 6, die Kanalanpassungsschaltung 40 und den Steuerspeicher-Eingabe-ZAusgabekanal 5 oder über andere bekannte und geeignete Schaltungsanordnungen, die zur Errichtung eines solchen Datenpfades dienen können,
2. von dem DR-Register 108 über die Leitungen 148 und
3. vom exlernen Stcuerprogrammspeicher 7 über den Steuerspeieher-Eingabe-ZAusgabekanal 5.
Die Fig. IC zeigt die Struktur der Steuerspeicher-Auswahlschaltung, die in Fig. 1A mit der Bezugsziffer 4 bezeichnet ist. Die Steuerspeicher-Auswahlschaltung enthält diejenigen Register und Steuerungen, die notwendig sind, die Betriebsart der laufenden Operationen zu speicherst, den korrekten Daienfiuß zu und von den Steuerspeichern 1 und 2 durch Betätigung der Register und Torsteuerungen zu errichten und geeignete Steuerspeicherzyklen in Abhängigkeit von dem Steuerspeicher-Eingabe-ZAusgabekanal 5 und der Maschinenzeitsteuerung zuzuteilen.
Wie Fig. IC weiter zeigt, enthält die Steuerspeicher-Auswahlschaltung ein Steuerbetriebsregister 200, ein Steuerspeicher-Statusregistcr 202, eine Zykluszuteilungssteuerung 204 und einen Steuerdecoder 206.
Das Steuerbetriebsregister 200 empfängt seine Daten über die Torschaltung 210. Die Daten können entweder vom DR-Register 108 über die Sammelleitung 148 oder von dem Inhalt eines bestimmten Mikroisistruktionsfeldes, welches für Betriebsartinformation reserviert ist, über die Sammelleitung 214 übertragen werden. Die betreffende Sammelleitung 148 oder 214, die gewählt worden ist, wird für die Steuerspeicher-Hetriebsauswahl durch ein Steuersignal auf der Steuerleitung 208 angezeigt. Diese Leitung überträgt ein Torsteuersignal von einem besiimmien Feid einer Mikroinstrukiion, weiches bewirkt, daß dor Inhalt beider Sammelleitungen 148 oder 214 in das Steuerbclriebsregister 200 übertragen wird.
Die Steuereinheit für die Zykluszuteilung 204 besitzt die Eingangsleitungen 216 und 30 für die Maschinenzyklusanforderungund für die Zyklusanforderung des Steuerspeicher-l:.ingiibe-/Ausgabokanals. Die Leitung 216 überträgt hierbei ein Signal von der Maschinen-iitsteuerung, welches eine neue Mikroinstruktion anfordert. Die Leitung 30 dagegen überträgt eine Anforderung von dem Steuerspeicher-Eingabe-/Ausgabckanal 5 zu der Steuereinrichtung 204 für die Zykluszuteilung für einen Eingabezyklus. Ein Signal auf der Leitung 218 zeigt der internen Maschinen-Steuerung oder dem Steuerspeieher-Ein-ZAusgabekanal an, daß eine Maschincnzyklusanforderung zugeteilt wurde und daß der angeforderte Zyklus eingeleitet wird. Das gleiche gilt für ein Signal auf der Leitung 32, welches angibt, daß eine Zykluszuteilung für den Steucrspeicher-Eingabe-ZAusgabekanal erfolgt ist und dessen angeforderter Zyklus eingeleitet worden ist.
Die Information über die Zykluszuteilung von der Steuerschaltung für die Zykluszuteilung 204 wird auch zum Steuerdecoder 206 über die Leitungen 230, 232 bis 240 übertragen. Der Steuerdecoder 206 selbst ist beispielsweise als Matrixdecoder aufgebaut und decodiert die Information über die Zykluszuteilung und erzeugt Torsteuersignale auf den Leitungen 220, 222, 224 und 226. Die Leitung 222 wird als Zyklussteuerung für den Steuerspeicher bezeichnet und dient dazu, entweder Lese- oder Schreibzyklen, je .iachdem, was die im Augenblick tätigen Steuerspeicher benötigen, einzuleiten. Die Leitung 220 ist mit Auswahl-Ausgabedaten bezeichnet und dient zur Steuerung der Durchschaltung von Information von dem betreffenden Steuerspeicher über die Auswahlschaltungen 21 oder 22 auf die Leitung 12 oder zu den Steucrkreiscn 20 der Anlage. Die Leitung 224 für Auswahl-Eingabeadressen steuert die Durchschaltung des Adressengenerators 8 und der Adressen des Steuerspeicher-Eingabe-ZAusgabekanals zu dem betreffenden Steuerspeicher über die Leitungen 30 oder 17. Die Leitung 226 für Auswahl-Eingabedaten schaltet die Sammelleitung 17 für die Steuerspeicher-Eingabe-Z Ausgabedaten auf den entsprechenden Steuerspeicher 1 oder 2.
Zusätzlich zu den vorstehend beschriebenen hauptsächlichen Steuerungen in der Steuerspeicher-Auswahlschaltung können bereits bekannte Steuerschal-
tungen, die für die Herstellung von Synchronbedingungen oder zur Überwachung des Zustandes verchiedener Gruppen des Systems, auch für Ausnahmebedingungen, notwendig sind, hinzugefügt werden.
Während des Betriebes bestimmt das Steuerbetriebsregister 200 die laufende Betriebsart. Das Steuerspeic/ l-|3;r-Statusregister202 speichert den laufenden Zustand jedes Speichers und zeigt solche Bedingungen an, die eine Aussage darüber liefern, ob ein Zyklus läuft, ob die gewünschte Steuerspeicherehiheit verfügbar oder ob sie besetzt ist. Die Steuerung 204 für die Zykluszuteilung spricht auf Zyklusanforderungen an, analysiert die Einstellung der laufenden Betriebsart und den Zustand und erzeugt geeignete Zyklusinformation, die zu dem Steuerdecoder 206 übertragen wird. Dieser erzeugt entsprechende Informationssignale auf den Leitungen 220, 222, 224 und 226.
Die Arbeitsweise der Steuereinheit wird im folgenden am Beispiel einiger möglicher Betriebsarten beschrieben.
In der Steuerspeicher-3-Betriebsart wird der Steuerspeicher 3, welcher als Festwertspeicher ausgebildet ist, für die Steuerung verwendet. Makroinstruktionen können vom Hauptspeicher 36 ausgelesen und mit Hilfe von Mikroinstruktionen, die als Festdaten in dem Festwert-Steuerspeicher 3 enthalten sind, ausgeführt werden. Zusätzlich ist dann entweder Steuerspeicher 1 oder 2 für die Blockübertragung von vorher gespeicherten Mikroinstruktionen verfügbar. Diese Mikro'nstruktionenstammen von dem Hauptspeicher 36 oder dem externen Steuerprogrammspeicher 7 und werden über die Eingabe-/Ausgabekanäle 5 und 6 übertragen. Diese Mikroinstruktionen werden für die darauffolgende Programmausführung der Makroinstruktionen verwendet. Darüber hinaus kann entweder der Steuerspeicher 1 oder 2 mit Mikroinstruktionen aus dem DK-Register 108 über die Leitungen I4S geladen werden. Die Mikroinstruktionen werden von einer dieser drei genannten Quellen in parallelen Zyklen mit der Festwertspeicheroperation (Steuerspeicher 3) geladen. Während daher die Instruktionen du. :h den Festwert-Stcuerspeicher 3 ausgeführt werden, können beide Steuerspeicher 1 oder 2 für nachfolgende Instruktionsausführungen vorbereitet werden.
In einer anderen Betriebsart wird einer der beiden Steuerspeicher 3 oder 1 für die Steuerung benutzt. Die Mikroinstruktionen werden entweder von dem einen Steuerspeicher oder von beiden ausgelesen, um die Ausführung des Programms zu ermöglichen. Während dieser Zeit kann der Steuerspeicher 2 entweder von dem externen Steuerprogrammspeicher 7, dem DR-Register 108 oder dem Hauptspeicher 36 geladen werden, um auf diese Weise die Mikroinstruktionen für die spätere Ausführung bereitzustellen.
Beispielsweise kann während der Zeit, während welcher die Programmausführung von den Stcuerspeichern 1 oder 3 durchgeführt wird, eine Instruktion, die ein neues Steuerprogramm in den Steuer- ^ speicher 2 abruft, aus dem Hauptspeicher gelesen werden. Dann empfängt der Steuerspeichcr-Eingabe-/Ausgabekanal S Instruktionen zur Durchführung einer Leseoperation von dem betreffenden Bereich des externen Steuerprogrammspeichers 7, wodurch der Steuerspeicher 2 mit den betreffenden Mikroinstruktionen geladen wird. Hierbei dienen die Signale auf den Leitungen 222, 224 und 226 zur Steuerung. Die Mikroinstruktionen werden nacheinander aus dem erwähnten Steuerspeicher 2 ausgelesen und als Steuerinformation für die Makroinstruktionsanweisung, die später ausgeführt werden soll, verwendet. Auf diese Weise können sich beispielsweise Steuerspeicher 1 und 2 im Empfang von Mikroinstruktionen abwechseln, die für jedes andere später auszuführende Steuerprogramm benötigt werden.
Bei einem weiteren Beispiel für die Betriebsart kann es wünschenswert sein, die Information direkt vom Hauptspeicher 36 in den Steuerspeicher 2 zu laden, während der Steuerspeicher 1 oder 3 die Instruktion ausführt, so daß die erwähnte Information als Mikroinstruktionen für die nachfolgende I'rogrammausführung dienen kann. Auf diese Weise wird das Wort oder werden die Wörter vom Hauptspeicher zu dem Eingabe-/Ausgabekanal 6 des Rechners übertragen, wobei sie über die Kanalanpassung 40 zu dem Steuerspeicher-Eingabe-/Ausgabekanal S und von dort in den Steuerspeicher 2 fur die nachfolgende Programmausführung geleitet werden.
In einem weiteren Beispiel einer möglichen Betriebsart kann es wünschenswert sein, Mikroinstruktionen aus Informationen, die im Hauptspeichersystem 36, Steuerspeicher 1, Steuerspeicher 2 oder Steuerspeicher 3 enthalten sind, zu erzeugen und die Mikroinstruktionen in den Steuerspeicher 2 für die spätere Ausführung zu laden. Hierbei wird die Information aus dem Hauptspeicher 36 über die Sammelleitung 102 in den ZP.-Dateufluß 46 gelesen Die Information kann auch von Stcnerspeichor 3, Steuerspeicher 1 oder Steuerspeicher 2 über die Datenregistcr 9, 10 oder 11 und die Sammelleitung 12 zu der Sammelleitung 146 und von dort in die arithmetische und logische Einheil 140 übertragen werden, welche diese Information so verarbeitet, daß daraus die gewünschten Mikroinstruktionen erzeugt werden. Nach der Erzeugung wird jede fvlikröinstruktiGn m das DR-Register 108 geladen, von dem aus sie dann über die Leitung 148 zu dem Steuerspeicher 2 für die nachfolgende Ausführung übertragen wird.
Bei einer weiteren Betriebsart können Steuerspeicher 3 und 2 zur Ausführung der Mikroinstruktionen für die Steuerung verwendet werden. Während dieser Zeit steht Steuerspeicher 1 für die Ladung mit den Mikroinstruktionen von dem externen Steuerprogrammspeicher 7, dem Hauptspeicher 36 oder dem DR-Rcgister 108 zur Verfügung. Diese erfolgt in einer Weise, die derjenigen ähnlich ist, die bereits voreiler 3 und 2 zur Ausführung der Mikroinstruktionen läutert wurde.
*?ei einer erweiterten Betriebsart können die Steuerspeicher 1 bis 3 in jeder gewünschten Reihenfolge benutzt werden, um Mikroinstruktionen für die Steuerung auszuführen. In parallelen Zyklen, während welchen der eine oder andere der Steuerspeicher 1 oder 2 die Mikroinstruktionen für die Steuerung ausführt, kann der andere Steuerspeicher 2 oder 1 für die Ladung mit Mikroinstruktionen zur Verfugung stehen, wobei die Art und Weise der Ladung derjenigen ähnlich ist, die bereits im Zusammenhang mit dem Steuerspeicher 1 oder 2 beschrieben wurde.
Hierzu 3 Blatt Zeichnungen

Claims (6)

Patentansprüche:
1. Re^trukturierbare Steuereinheit für elektronische Digitalrechner mit einem Festwert-Steuerspeieher und mindestens einem Lese-ZSchreib-Steuerspeicher, der Makroinstruktionen von mindestens einer Instruktionsquelle (z. B. 7, 36 oder 108) empfängt, dadurch gekennzeichnet,
daß zur Auswahl einer der Instruktionsquelien (z. B. 7, 36 oder 10S) sov/ie eines der Lese-/Schreib-Steuerspeicher (1,2) eine Auswahlsteuerung (4,21,22,8, 5) vorgesehen ist, die den Betriebsablauf derart steuert, daß, während der Digitalrechner vom Mikroprogramm des Festwert-Steuerspeichers (3, Fig. IA) gesteuert wird, einer der Lese-ZSchreib-Steuerspeicher (z. B. 1) von einer der verschiedenen Instruktionsquellen für eine spätere Mikroprogrammsteuerung geladen wird,
und daß die Au.iwahlsteuerung (4, 21, 22, 8, 5) ihrerseits durch Befehle aus einem Steuerspeicher (1, 2 oder 3) gesteuert wird.
2. Steuereinheit nach Anspruch 1, dadurch gekennzeichnet, daß als Instruktionsquellen der Hauptspeicher (36) und/oder externe Speicher (z. B. 7) dienen.
3. Steuereinheit nach Anspruch 1, dadurch gekennzeichnet, daß als Instruktionsquelle ein mit der arithmetischen und logischen Einheit (ALU, 140) verbundenen Datenregister (108, F i g. 1 B) dient.
4. Steuereini ~ii nach Anspruch 1, 2 oder 3, dadurch gekennzeichnet, daß die Auswahlsteuerung aus einer Steuerspeicher-Auswahlschaltung (4, F i g. 1 A, F i g. IC), einem Adresseneenerator (8) und einem Steuerspeicher-EuWAusgaoekanal (5) besteht
5. Steuereinheit nach Anspruch 4, dadurch gekennzeichnet, daß die Steuerspeicher-Auswahlschaltung (4) aus einem Steuerbetriebsregister (200), einem Steuerspeicher-Statusregister (202) und einer Steuerschaltung (204) für die Zykluszuteiluhg besteht, die mit einem Steuerdecoder (206) verbunden sind, welcher Auswahlsignale erzeugt und zu den Lese-/Schreib-Steuerspeichern (2, 3) und zu Auswahlschaltungen (21,22) überträgt.
6. Steuereinheit nach Anspruch 5, dadurch gekennzeichnet, daß die Steuerspeicher-Auswahlschaltung (4) bei Anforderung eines neuen Maschinenzyklus (Leitung 216) Steuersignale (Leitungen 220,222, 224, 226) in Abhängigkeit von Betriebsdateninformation (Leitung 214), von Statusinformation (aus 202, Leitung 148) und von der Steuerschaltung (204) für die Zykluszuteilung erzeugt.
DE1774296A 1967-05-23 1968-05-18 Restruktuierbare Steuereinheit für elektronische Digitalrechner Expired DE1774296C2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US64065267A 1967-05-23 1967-05-23

Publications (3)

Publication Number Publication Date
DE1774296A1 DE1774296A1 (de) 1971-08-19
DE1774296B2 DE1774296B2 (de) 1979-08-02
DE1774296C2 true DE1774296C2 (de) 1986-11-13

Family

ID=24569137

Family Applications (1)

Application Number Title Priority Date Filing Date
DE1774296A Expired DE1774296C2 (de) 1967-05-23 1968-05-18 Restruktuierbare Steuereinheit für elektronische Digitalrechner

Country Status (6)

Country Link
US (1) US3478322A (de)
DE (1) DE1774296C2 (de)
FR (1) FR1558879A (de)
GB (1) GB1154299A (de)
NL (1) NL159209B (de)
SE (1) SE341933B (de)

Families Citing this family (82)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3579192A (en) * 1967-11-02 1971-05-18 Burroughs Corp Data processing machine
CA926514A (en) * 1969-01-20 1973-05-15 Saltini Fabrizio Electronic computer
US3689893A (en) * 1969-05-09 1972-09-05 Olivetti & Co Spa Accounting machine processor
US4558411A (en) * 1969-05-19 1985-12-10 Burroughs Corp. Polymorphic programmable units employing plural levels of sub-instruction sets
BE757967A (fr) * 1969-10-25 1971-04-23 Philips Nv Memoire pour microprogramme
DE2015272A1 (de) * 1970-03-31 1971-10-21 Siemens Ag Programmleitwerk für eine digitale Datenverarbeitungsanlage
US3686637A (en) * 1970-09-14 1972-08-22 Ncr Co Retail terminal
BE795789A (fr) * 1972-03-08 1973-06-18 Burroughs Corp Microprogramme comportant une micro-instruction de recouvrement
US3787817A (en) * 1972-06-21 1974-01-22 Us Navy Memory and logic module
US3800291A (en) * 1972-09-21 1974-03-26 Ibm Data processing system memory relocation apparatus and method
US3878514A (en) * 1972-11-20 1975-04-15 Burroughs Corp LSI programmable processor
US4024504A (en) * 1973-12-21 1977-05-17 Burroughs Corporation Firmware loader for load time binding
US3938103A (en) * 1974-03-20 1976-02-10 Welin Andrew M Inherently micro programmable high level language processor
US3959774A (en) * 1974-07-25 1976-05-25 California Institute Of Technology Processor which sequences externally of a central processor
US4037202A (en) * 1975-04-21 1977-07-19 Raytheon Company Microprogram controlled digital processor having addressable flip/flop section
DE2547488C2 (de) * 1975-10-23 1982-04-15 Ibm Deutschland Gmbh, 7000 Stuttgart Mikroprogrammierte Datenverarbeitungsanlage
IT1059493B (it) * 1976-04-22 1982-05-31 Olivetti & Co Spa Dispositivo per cambiare l ambiente di lavoro di un calcolatore
AU3329178A (en) * 1977-03-28 1979-08-23 Data General Corp A micro-control storage system
FR2461301A1 (fr) * 1978-04-25 1981-01-30 Cii Honeywell Bull Microprocesseur autoprogrammable
US4236210A (en) * 1978-10-02 1980-11-25 Honeywell Information Systems Inc. Architecture for a control store included in a data processing system
US4342080A (en) * 1978-11-08 1982-07-27 Data General Corporation Computer with microcode generator system
JPS5759250A (en) * 1980-09-29 1982-04-09 Nec Corp Microprogram controller
US4399505A (en) * 1981-02-06 1983-08-16 Data General Corporaton External microcode operation in a multi-level microprocessor
US4510582A (en) * 1981-06-01 1985-04-09 International Business Machines Corp. Binary number substitution mechanism
US4531199A (en) * 1981-06-01 1985-07-23 International Business Machines Corporation Binary number substitution mechanism in a control store element
US4439839A (en) * 1981-08-24 1984-03-27 International Telephone And Telegraph Corporation Dynamically programmable processing element
US4740895A (en) * 1981-08-24 1988-04-26 Genrad, Inc. Method of and apparatus for external control of computer program flow
JPS58144272A (ja) * 1982-02-19 1983-08-27 Sony Corp デイジタル信号処理装置
US4862351A (en) * 1983-09-01 1989-08-29 Unisys Corporation Method of executing called activities via depictor-linked low level language microcode, hardware logic, and high level language commands; and apparatus for same
GB2161001B (en) * 1984-06-25 1988-09-01 Rational Distributed microcode address apparatus for computer
JPS6225302A (ja) * 1985-07-25 1987-02-03 Fanuc Ltd 数値制御装置
JPH06103460B2 (ja) * 1985-11-19 1994-12-14 ソニー株式会社 プログラム転送方式
FR2708359A1 (fr) * 1993-06-30 1995-02-03 Philips Electronics Nv Procédé pour exploiter un processeur numérique de signal et dispositif mettant en Óoeuvre le procédé.
US5790874A (en) * 1994-09-30 1998-08-04 Kabushiki Kaisha Toshiba Information processing apparatus for reducing power consumption by minimizing hamming distance between consecutive instruction
US5732255A (en) * 1996-04-29 1998-03-24 Atmel Corporation Signal processing system with ROM storing instructions encoded for reducing power consumpton during reads and method for encoding such instructions
JP3340343B2 (ja) * 1997-03-13 2002-11-05 株式会社東芝 プロセッサ及び情報処理装置
US6081888A (en) * 1997-08-21 2000-06-27 Advanced Micro Devices Inc. Adaptive microprocessor with dynamically reconfigurable microcode responsive to external signals to initiate microcode reloading
US6606704B1 (en) * 1999-08-31 2003-08-12 Intel Corporation Parallel multithreaded processor with plural microengines executing multiple threads each microengine having loadable microcode
US6983350B1 (en) 1999-08-31 2006-01-03 Intel Corporation SDRAM controller for parallel processor architecture
US6427196B1 (en) 1999-08-31 2002-07-30 Intel Corporation SRAM controller for parallel processor architecture including address and command queue and arbiter
US6668317B1 (en) 1999-08-31 2003-12-23 Intel Corporation Microengine for parallel processor architecture
WO2001016702A1 (en) 1999-09-01 2001-03-08 Intel Corporation Register set used in multithreaded parallel processor architecture
US7191309B1 (en) 1999-09-01 2007-03-13 Intel Corporation Double shift instruction for micro engine used in multithreaded parallel processor architecture
EP1242869B1 (de) 1999-09-01 2011-11-16 Intel Corporation Kontextwechselbefehl für multithread-prozessor
US7103759B1 (en) * 1999-10-28 2006-09-05 Imsys Technologies Ab Microcontroller architecture supporting microcode-implemented peripheral devices
US6532509B1 (en) 1999-12-22 2003-03-11 Intel Corporation Arbitrating command requests in a parallel multi-threaded processing system
US6694380B1 (en) 1999-12-27 2004-02-17 Intel Corporation Mapping requests from a processing unit that uses memory-mapped input-output space
US6307789B1 (en) 1999-12-28 2001-10-23 Intel Corporation Scratchpad memory
US6625654B1 (en) 1999-12-28 2003-09-23 Intel Corporation Thread signaling in multi-threaded network processor
US6631430B1 (en) 1999-12-28 2003-10-07 Intel Corporation Optimizations to receive packet status from fifo bus
US7620702B1 (en) 1999-12-28 2009-11-17 Intel Corporation Providing real-time control data for a network processor
US6661794B1 (en) 1999-12-29 2003-12-09 Intel Corporation Method and apparatus for gigabit packet assignment for multithreaded packet processing
US7480706B1 (en) 1999-12-30 2009-01-20 Intel Corporation Multi-threaded round-robin receive for fast network port
US6976095B1 (en) 1999-12-30 2005-12-13 Intel Corporation Port blocking technique for maintaining receive packet ordering for a multiple ethernet port switch
US6952824B1 (en) 1999-12-30 2005-10-04 Intel Corporation Multi-threaded sequenced receive for fast network port stream of packets
US6584522B1 (en) 1999-12-30 2003-06-24 Intel Corporation Communication between processors
US7681018B2 (en) * 2000-08-31 2010-03-16 Intel Corporation Method and apparatus for providing large register address space while maximizing cycletime performance for a multi-threaded register file set
US20020053017A1 (en) * 2000-09-01 2002-05-02 Adiletta Matthew J. Register instructions for a multithreaded processor
US7020871B2 (en) * 2000-12-21 2006-03-28 Intel Corporation Breakpoint method for parallel hardware threads in multithreaded processor
US6868476B2 (en) 2001-08-27 2005-03-15 Intel Corporation Software controlled content addressable memory in a general purpose execution datapath
US7487505B2 (en) 2001-08-27 2009-02-03 Intel Corporation Multithreaded microprocessor with register allocation based on number of active threads
US7225281B2 (en) 2001-08-27 2007-05-29 Intel Corporation Multiprocessor infrastructure for providing flexible bandwidth allocation via multiple instantiations of separate data buses, control buses and support mechanisms
US7216204B2 (en) * 2001-08-27 2007-05-08 Intel Corporation Mechanism for providing early coherency detection to enable high performance memory updates in a latency sensitive multithreaded environment
US7126952B2 (en) 2001-09-28 2006-10-24 Intel Corporation Multiprotocol decapsulation/encapsulation control structure and packet protocol conversion method
US7158964B2 (en) * 2001-12-12 2007-01-02 Intel Corporation Queue management
US7107413B2 (en) * 2001-12-17 2006-09-12 Intel Corporation Write queue descriptor count instruction for high speed queuing
US7269179B2 (en) * 2001-12-18 2007-09-11 Intel Corporation Control mechanisms for enqueue and dequeue operations in a pipelined network processor
US7895239B2 (en) 2002-01-04 2011-02-22 Intel Corporation Queue arrays in network devices
US7181573B2 (en) * 2002-01-07 2007-02-20 Intel Corporation Queue array caching in network devices
US6934951B2 (en) 2002-01-17 2005-08-23 Intel Corporation Parallel processor with functional pipeline providing programming engines by supporting multiple contexts and critical section
US7181594B2 (en) * 2002-01-25 2007-02-20 Intel Corporation Context pipelines
US7610451B2 (en) 2002-01-25 2009-10-27 Intel Corporation Data transfer mechanism using unidirectional pull bus and push bus
US7149226B2 (en) * 2002-02-01 2006-12-12 Intel Corporation Processing data packets
US7437724B2 (en) * 2002-04-03 2008-10-14 Intel Corporation Registers for data transfers
US7471688B2 (en) 2002-06-18 2008-12-30 Intel Corporation Scheduling system for transmission of cells to ATM virtual circuits and DSL ports
US7337275B2 (en) 2002-08-13 2008-02-26 Intel Corporation Free list and ring data structure management
US7352769B2 (en) 2002-09-12 2008-04-01 Intel Corporation Multiple calendar schedule reservation structure and method
US7433307B2 (en) 2002-11-05 2008-10-07 Intel Corporation Flow control in a network environment
US6941438B2 (en) * 2003-01-10 2005-09-06 Intel Corporation Memory interleaving
US7443836B2 (en) 2003-06-16 2008-10-28 Intel Corporation Processing a data packet
EP1510915A1 (de) * 2003-08-26 2005-03-02 Siemens Aktiengesellschaft Vorrichtung und Verfahren zur Anpassung einer Hardware-Plattform an beliebige Applikationsprogramme
US7213099B2 (en) 2003-12-30 2007-05-01 Intel Corporation Method and apparatus utilizing non-uniformly distributed DRAM configurations and to detect in-range memory address matches

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3058659A (en) * 1958-12-31 1962-10-16 Ibm Add address to memory instruction
GB968996A (en) * 1959-09-30 1964-09-09 Honeywell Regulator Co Improved electrical sequencing control
FR1256040A (fr) * 1960-02-01 1961-03-17 Electronique & Automatisme Sa Perfectionnements aux calculatrices numériques à programmes d'instructions sélectionnables
GB1020924A (de) * 1961-08-25
US3258748A (en) * 1962-01-08 1966-06-28 Fntan, fntin
US3215987A (en) * 1962-06-04 1965-11-02 Sylvania Electric Prod Electronic data processing
US3325788A (en) * 1964-12-21 1967-06-13 Ibm Extrinsically variable microprogram controls
GB1054725A (de) * 1964-04-06
US3315235A (en) * 1964-08-04 1967-04-18 Ibm Data processing system
US3343141A (en) * 1964-12-23 1967-09-19 Ibm Bypassing of processor sequence controls for diagnostic tests
US3391394A (en) * 1965-10-22 1968-07-02 Ibm Microprogram control for a data processing system

Also Published As

Publication number Publication date
GB1154299A (en) 1969-06-04
DE1774296A1 (de) 1971-08-19
NL6806737A (de) 1968-11-25
SE341933B (de) 1972-01-17
FR1558879A (de) 1969-02-28
DE1774296B2 (de) 1979-08-02
NL159209B (nl) 1979-01-15
US3478322A (en) 1969-11-11

Similar Documents

Publication Publication Date Title
DE1774296C2 (de) Restruktuierbare Steuereinheit für elektronische Digitalrechner
DE2350884C2 (de) Adreßumsetzungseinheit
DE2322674C3 (de) Mikroprogramm-Steuereinrichtung
DE3689696T2 (de) Datenverarbeitungssystem mit einem Hauptprozessor und einem Ko-Prozessor mit gemeinsamen Betriebsmitteln.
DE2716051C2 (de) Datenverarbeitungsanlage mit einem oder mehreren Prozessoren mit mindestem einem Ein-/Ausgabekanal mit mehreren Unterkanälen und mit einer Speicheranordnung, bei der zum Speicherzugriff Schlüssel verwendet werden
DE2318069C2 (de) Mikroprogrammierte Rechenanlage mit Erweiterung von Steuerfunktionen mittels festverdrahteter logischer Matrix
DE2835095C2 (de) Digitale Rechenanlage mit einem ersten und mindestens einem zweiten miteinander koppelbaren mikroprogrammierten Prozessoren
EP0006164B1 (de) Multiprozessorsystem mit gemeinsam benutzbaren Speichern
EP0097725B1 (de) Einrichtung im Befehlswerk eines mikroprogrammgesteuerten Prozessors zur direkten hardwaregesteuerten Ausführung bestimmter Instruktionen
DE2339636C2 (de) Einrichtung zur Adressierung eines schreibbaren Mikroprogrammspeichers
DE1299145B (de) Schaltungsanordnung zum Steuern von peripheren Ein- und Ausgabegeraeten von Datenverarbeitungssystemen
DE2847934A1 (de) Datenverarbeitungseinrichtung mit einem mikrobefehlsspeicher
DE2130299A1 (de) Eingabe/Ausgabe-Kanal fuer Datenverarbeitungsanlagen
DE2424931A1 (de) Datenverarbeitungsanlage, insbesondere mikroprogramm-datenverarbeitungseinheit mit parallelen befehlsstroemen fuer mehrere ebenen von subbefehlsvorraeten
DE2717658A1 (de) Anordnung zur ansteuerung eines mikroprogrammspeichers
DE3688232T2 (de) Datenverarbeitungssystem.
DE2424810A1 (de) Datenverarbeitungsanlage, insbesondere kleine mikroprogramm-datenverarbeitungsanlage mit mehrsilbenmikrobefehlen
DE2543522A1 (de) Einrichtung in einem mikroprogramm- prozessor mit mehreren ebenen von unterbefehlsgruppen zur bedienung von peripherie-geraeten auf vorrang-basis
DE2363846A1 (de) Verfahren zum steuern des transfers von daten zwischen einem speicher und einem oder mehreren peripheren geraeten und nach diesem verfahren arbeitende datenverarbeitungsanlage
DE2336676C3 (de) Einrichtung zur Modifizierung von Mikroprogrammbefehlen
DE2418921C2 (de) Vorrichtung zum Speichern von Mikroprogrammen in einer Datenverarbeitungsanlage
DE2835110A1 (de) Schneller echtzeit-rechneremulator
DE1499191B2 (de) Elektronische einrichtung fuer eine datenverarbeitungsanlage
DE2617485B2 (de) Schaltungsanordnung für Datenverarbeitungsanlagen zur Abarbeitung von Mikrobefehlsfolgen
DE3344340C2 (de) Datenverarbeitungsanordnung zum Durchführen von Mikrobefehlen

Legal Events

Date Code Title Description
8225 Change of the main classification

Ipc: G06F 9/22

8281 Inventor (new situation)

Free format text: EVANS, BOB OVERTON, BETHESDA, MD., US