DE2339636C2 - Einrichtung zur Adressierung eines schreibbaren Mikroprogrammspeichers - Google Patents
Einrichtung zur Adressierung eines schreibbaren MikroprogrammspeichersInfo
- Publication number
- DE2339636C2 DE2339636C2 DE2339636A DE2339636A DE2339636C2 DE 2339636 C2 DE2339636 C2 DE 2339636C2 DE 2339636 A DE2339636 A DE 2339636A DE 2339636 A DE2339636 A DE 2339636A DE 2339636 C2 DE2339636 C2 DE 2339636C2
- Authority
- DE
- Germany
- Prior art keywords
- address
- register
- page
- branch
- line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
- G06F12/10—Address translation
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/22—Microcontrol or microprogram arrangements
- G06F9/24—Loading of the microprogram
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
- G06F2212/65—Details of virtual memory and virtual address translation
- G06F2212/655—Same page detection
Description
Die Erfindung betrifft eine Einrichtung nach dem Oberbegriff des Anspruchs 1.
In mikroprogrammierten Datenverarbeitungsanlagen
wird zur Speicherung der Mikroprogramminstruktionen ein Steuerspeicher verwendet Ein Makroinstruktion,
weiche sich auf einen bestimmten Verarbeitungs-Vorgang bezieht löst eine Folge von Mikroprogramminstruktionen
aus, welche zumeist sequentiell im Steuerspeicher gespeichert sind. Bei dom Steuerspeicher
kam es sich um einen Festwertspeicher handeln, oder auch um einen elektronisch veränderbaren, d. h.
schreibbaren Speicher, wie er z. B. in der US-Patentschrift 34 78 322 beschrieben ist. Der veränderbare
Steuerspeicher hat den Vorteil, daß die Mikroprogramminstruktionen leicht an eine veränderte Maschinenkonstruktion
angepaßt werden können. Erfahrungs-
gemäß ist eine solche Änderung der Mikroprogramminstruktionen während der jahrelangen Gebrauchsdauer
einer Datenverarbeitungsanlage oft notwendig oder zumindest vorteilhaft. Ein elektronisch veränderbarer
Steuerspeicher ist jedoch weit teurer als ein Festwertspeicher. Hinzu kommt, daß der Steuerspeicher zumeist
nur zu einem kleinen Teil benutzt wird. Es wäre daher vorteilhaft, die nicht benutzten Teile des Mikroprogrammes
in einem billigeren Speicher zeitweise speichern zu können.
Eine Übertragung von Teilen des Mikroprogrammes zwischen einem Hauptspeicher und dem Mikroprogramm-Steuerspeicher
ist aus dem IBM-TDB, November 1967, Seiten 724 bis 726, bekanntgeworden. Die
betreffenden Programmteile sind dabei in Seiten unterteilt. Wird zur Ausführung des Mikroprogrammes
eine Programmseite gebraucht, welche nicht im Mikroprogrammspeicher vorhanden ist, muß diese
Seite aus dem Hauptspeicher in den Mikroprogrammspeicher übertragen werden. Die Stelle im Mikroprogrammspeicher,
an der die zu übertragende Seite beginnen soll, wird dabei in sinnvoller Weise so gewählt
werden, daß möglichst nicht eine Seite überschrieben wird, die im Moment gebraucht wird. Innerhalb
gewisser Grenzen ist also der Speicherbereich für die neue Seite frei wählbar. Die Mikroinstruktionen werden
somit im Mikroprogrammspeicher mit virtuellen Adressen adressiert, die nach den aus der virtuellen
Adressierung bekannten Prinzipien erst in die reale Mikroprogramm-Speicheradresse übersetzt werden
müssen. Die Durchführung von Mikroprogramm-Verzweigungen wird hierdurch erschwert. Der genannte
Artikel gibt keinen Aufschluß darüber, wie der Mikroprogrammspeicher mit realen Adressen adres-
siert wird, oder wie eine Mikroprogramm-Verzweigung durchgeführt werden kann.
Der Erfindung liegt die Aufgabe zugrunde, für einen in Seiten unterteilten, schreibbaren Mikroprogrammspeicher
eine Einrichtung zur Durchführung von Mikroprogramm-Verzweigungen zu schaffen, die sowohl
virtuelle als auch reale Verzweigungsadressen verarbeiten kann.
Diese Aufgabe wird durch die im Kennzeichen des Hauptanspruches beschriebene Einrichtung gelöst
Die Erfindung ermöglicht also sowohl die Verwendung von virtuellen als auch realen Verzweigungsadressen,
d. h. von Adressen derjenigen Instruktion, zu der das Programm verzweigt werden soll. Mit dem
Kennzeichenregister, das im einfachsten Falle aus einer Kippschaltung bestehen kann, wird eine Unterscheidung
ermöglicht, ob in der Verzweigungsadresse eine reale oder virtuelle Adresse angegeben ist, wobei das
Vorliegen einer Verzweigungsinstruktion durch einen speziellen Ausgang des lnstruktionsdekoiiierers angezeigt
wird. Eine reale Verzweigungsadresse kann also sofort zur Adressierung des Mikroprogrammspeichers
verwendet werden, während eine virtuelle Adresse erst durch eine Obersetzungseinrichtung laufen muß. Die
Verwendung einer realen Verzweigungsadresse ist insbesondere dann vorteilhaft, wenn vom betreffenden
Teil des Mikroprogrammes bekannt ist, daß er sich entweder permanent oder zumindest im betrachteten
Zeitpunkt an bekannten Stellen im Mikroprogrammspeicher befindet
Nach einer vorteilhaften Weiterbildung der Erfindung kann im Seitenregister eine spezielle Adresse
spezifiert werden, die von einer Null-Testschaltung erkannt wird. Dies schafft die Möglichkeit, Verzweigungen
innerhalb derselben Seite dadurch zu vereinfachen, daß durch ein entsprechendes Signal der Null-Testschaltung
eine Übertragung der im Seitenregister angegebenen Verzweigungsadresse in das Adreßregister des
Mikroprogrammspeichers entfällt und statt dessen die bereits im Adreßregister vorhandene Seitenadresse zur
Adressierung verwendet wird.
Eine weitere vorteilhafte Weiterbildung der Erfindung bezieht sich auf die Verwendung von Adressen, die
aus einem Seitenteil und einem Abstandsteil innerhalb der Seite bestehen. Ohne Vorliegen einer Verzweigungsinstruktion
kann der Abstandsteil jeweils um eins erhöht werden, wodurch eine Adressenübersetzung von
der virtuellen Adresse in die reale Adresse entfällt.
Weitere vorteilhafte Weiterbildungen der Erfindung sind den restlichen Unteransprüchen zu entnehmen.
Die Erfindung soll nun anhand eines Ausführungsbeispieles näher beschrieben werden. Es zeigt
Fig. 1 eine Programmsteuereinrichtung zur Durchführung einer Programmverzweigung und
F i g. 2 den Funktionsablauf des Programmsteuerwerkes.
Der in Fig. 1 gezeigte instruktionsspeicher 10 besteht aus einem elektronisch veränderbaren Speicher.
In diesem Speicher können Programminstruktionen oder Mikroinstruktionen gespeichert werden. Der
Instruktionsspeicher 10 kann sich in einer zentralen Verarbeitungseinheit oder in einer peripheren Steuereinheit
befinden.
Wie bereits in der Beschreibungseinleitung erwähnt, ist zu jedem Zeitpunkt meist nur ein kleiner Teil der im
Instruktionsspeicher gespeicherten Mikroinstruktionen in Verwendung. Um den teuren Instruktionsspeicher
kleinhalten zu können, ist es daher erwünscht, die nicht gebrauchten Teile des Mikrop:ogrammes in einen
weniger aufwendigen Speicher ausspeichern zu können. Zu diesem Zweck ist der Instruktionsspeicher in Seiten
unterteilt, welche zwischen dem Insunktionsspeicher 10
in F i g. 1 und dem weniger aufwendigen Hauptspeicher 97 übertragen werden können.
Die aus dem Instruktionsspeicher 10 ausgelesene Instruktion erscheint an der Ausgangsleitung 1Ϊ und
wird in das Speicherdatenregister 15 eingelesen. Der Zugriff zum Speicher 10 wird von einem internen
Taktgeber gesteuert über dessen Ausgangsleitung 12 der Speicher 10 bei jedem Lese-Zugriffszyklus einmal
betrieben wird, sofern keine Unterbrechung erfolgt Die reale Adresse der gewünschten Instnaktion wird in das
Speicheradreßregister 13 eingelesen. F i g. 1 zeigt, daß diese Adresse zwei Teile aufweist nämlich einen
Seitenteil (z. B. Nummer der Seite oder Beginnadresse der Seite) und einen Abstandsteil, d. h., die Adresse
innerhalb der Seite, bzw. der Abstand der gewünschten Adresse von der Beginnadresse der Seite.
Die Speicheradresse wird vom Register 13 in den Adreßdecoder 14 gebracht, wonach eine Adressierung
des Speichers 10 beim nächsten Taksignal auf der Leitung 12 erfolgen kann. Die adressierte Instruktion
wird in das Speicherdatenregister 15 gebracht.
Mikroinstruktionen können zwei Formen haben. Sie können einfach aus einer Reihe von binären Bits
bestehen, von denen jedes eine bestimmte Torschaltung steuert. In einer anderen Form enthält jede Mikroinstruktion
zur Bestimmung einer bestimmten Operation einen Operator. Dieser Operator besteht aus einer
kleinen Anzahl von binären Bits, welche decodiert werden. Das Ausgangssignal dieser Decodierschaltung
steuert dann wieder bestimmte Torschaltungen und Steuerschaltungen zur Erzielung der gewünschten
Operation.
Der nach dieser zweiten Form der Mikroinstruktion vorgesehene Operator belegt in jeder Instruktion stets
die gleichen Bitpositionen und ist daher auch im Register 15 stets an der gleichen Stelle gespeichert.
Dieser Operator wird über die Leitung 16 zum Operationsdecoder 17 gebracht. Dieser erzeugt an
seinen Ausgängen 18 ein Signal 1 aus N, so daß stets nur eine der Leitungen 18 ein Signal führt. Zusätzlich ist am
Ausgang des Operationsdecoders 17 eine Leitung 22 vorgesehen, welche nur ein Signal führt, wenn ein
Verzweigungsinstruktions-Operator decodiert wird.
Im Speicherdatenregister 15 ist außer dem Operator noch andere Information gespeichert. Im Falle einer
Verzweigungsinstruktion speichert das Register 15 eine Verzweigungsadresse. In anderen Fällen kann die
ausgelesene und im Register 15 gespeicherte Mikroinstruktion Operanden enthalten.
Die Bitpositionen des Registers 15 in denen die Verzweigungsadressen gespeichert werden, sind mit
den Registern 25, 26 und 27 verbunden. Das Einlesen in diese Register könnte von der Leitung 22 gesteuert
werden, so daß in diese Register die im Register 15 enthaltene Information nur eingelesen wird, wenn im
Register 15 eine Verzweigungsinstrukilion, d. h. auch
eine Verzweigungsadresse gespeichert ist. In dem in F i g. 1 gezeigten Ausführungsbeispiel: werden die
Ausgänge dieser Register mit Torschaltungen verbunden, welche über die Leitung 22 gesteuert; werden. Die in
den Registern 25, 26 und 27 gespeicherten Daten werden also nur wirksam, wenn vom Operationsdecoder
17 eine Verzweigungsinstruktion decodiert wird und deshalb ein Signal auf der Leitung 22 anliegt.
Eine Bilposition der Verzweigungsadresse in Register
15 wird mit einem Kennzeichen Register 25 verbunden. Die Kapazität dieses Registers kann aus einer einzigen
Kippschaltung bestehen. Wenn dieses Bit Null ist, kann damit angezeigt werden, daß die in Register 15
gespeicherte Verzweigungsadresse eine virtuelle Adresse ist. Ist das Bit Eins, so stellt die Verzweigungsadresse
eine reale Adresse dar. Die beiden binären Werte des im Register 25 gespeicherten Bits werden auf den beiden
Ausgangsleitungen 28 und 29 angezeigt.
Die Bitpositionen im Register 15, in denen die reale oder virtuelle Seitenadresse gespeichert ist, werden in
das Seitenregister 26 eingelesen. Der Rest der Verzweigungsadresse enthält den Abstandsteil, d. h. die
Adresse innerhalb der Seite bzw. den Abstand der Instruklionsadresse von der Beginnadresse der Seite
und wird in das Abstandsregister 27 eingelesen.
Solange keine Verzweigungsinstruktion decodiert wird, erscheint kein Signal auf der Ausgangsleitung 22
des Operationsdecoders 17. Am Ausgang des Invertergliedes 30 erscheint daher ein Signal auf der Leitung 31
und dieses Signal passiert das ODER-Glied 32. Das Ausgangssignal 33 dieses ODER-Gliedes steuert eine
Torschaltung 34.
Zur gleichen Zeit, zu der auf der Leitung 12 ein Taktsignal zur Steuerung des Speichers 10 erscheint,
wird auch auf der Leitung 40 ein Signal zur Inkrementierschaltung 41 gesandt. Der Abstandsteil der
Adresse im Register 13 steht über die Leitung 42 der Erhöhungsschaltung dauernd zur Verfügung. Wenn auf
der Leitung 40 ein Signal anliegt, erhöht die Schaltung 41 die über die Leitung 42 empfangene Abstandsadresse
um 1. Die um 1 erhöhte Adresse gelangt über die Leitung 43 zu der Torschaltung 34. Solange also keine
Verzweigungsinstruktion von dem Decoder 17 decodiert wird, wird die Torschaltung 34 geöffnet und
gelangt die erhöhte Abstandsadresse über die Leitung 44 in den Abstandsteil des Adreßregisters 13. Die
nunmehr im gesamten Register 13 stehende erhöhte Adresse wird nun über den Decoder 14 zur Adressierung des Speichers 10 verwendet. Der Zugriff erfolgt
beim nächsten Taktimpuls 12.
Für die vorliegende Erfindung ist von Bedeutung, daß im Speicher 10 die zu einem bestimmten Mikroprogramm gehörenden Instruktionen sequentiell, d. h, in
aufeinanderfolgenden Adressen gespeichert sind. Solange also die Adressierung auch sequentiell erfolgt,
besteht keine Notwendigkeit, virtuelle Adressen in reale Adressen zu übersetzen, sondern es kann jeweils die um
1 erhöhte reale Adresse zur Adressierung der nächsten Mikroinstruktion verwendet werden. Eine Übersetzung
von virtueller in reale Adresse ist nur notwendig, wenn eine Seitengrenze überschritten wird, d. h, wenn sich
das Mikroprogramm über mehrere Seiten erstreckt oder wenn eine Verzweigung des Mikroprogramms in
eine andere Seite stattfindet
In F i g. 1 ist der Ausgang des Seitenregisters 26 über
die Leitung 50 mit einer Null-Testschaltung 51 verbunden. Wie bereits oben erwähnt, enthält das
Seitenregister 26 die reale oder virtuelle Seitenadresse, welche im Adressentefl der Verzweigungsinstruktion
angegeben wird. Die Schaltung 51 überprüft den Inhalt des Registers 26 auf lauter Nullen. Hierdurch wird die
Möglichkeit geschaffen, in der Verzweigungs-Mikroinstruktion lauter Nullen als Seitenadresse für eine reale
Adresse vorzusehen und hierbei anzuzeigen, daß die Seite der Verzweigungsadresse die gleiche ist wie die
Seite aus der die Verzweigungsinstniküon ausgelesen
wurde. Die Schaltung 51 liefert ein Signal auf der Leitung 52 zum UND-Glied 53, solange sich im
Seitenregister 26 eine Seitenadresse befindet, welche nicht gleich Null ist. Wenn im Seitenregister 26 keine
Seitennummer mehr gespeichert ist, wird von der Schaltung 51 kein Signal mehr auf der Leitung 52
erzeugt. Das UND-Glied 53 verhindert daher, daß die Seitenadresse zum Speicheradressenregister 13 übertragen wird.
Der Ausgang des Seitenregisters 26 ist außerdem über die Leitung 50 mit einer Adressenübersetzungseinrichtung 54 zur Übersetzung von virtuellen in reale
Adressen verbunden.
Der Ausgang des Seitenregisters 26 und die Leitung 50 sind außerdem mit dem Eingang einer Torschaltung
55 verbunden. Über diese Torschaltung 55 kann die Seitenadresse von der Leitung 50 über die Leitung 56 in
den Seitenteil des Speicheradreßregisters 13 eingelesen werden.
In Abstandsregister 27 wird der Abstandsteil der Verzweigungsadresse der im Speicherdatenregister 15
gespeicherten Mikroinstruktionen gespeichert. Der Ausgang des Registers 27 ist über die Leitung 57 mit der
Torschaltung 58 verbunden. Über die Torschaltung 58 kann der Abstandsteil der Verzweigungsadresse über
die Leitung 59 in den Abstandsteil des Speicheradreßregisters 13 gebracht werden.
Das Signal auf der Leitung 22, welches anzeigt daß eine Verzweigungsinstruktion decodiert wurde, gelangt
außerdem zum Eingang 75 einer Schaltung 76 zur Durchführung eines Verzweigungsbedingungstests, wie
in der Programmierung allgemein bekannt Diese Testschaltung überprüft ob die in der Verzweigungsinstruktion gestellte Bedingung erfüllt ist oder nicht. Je
nach dem, ob der Test erfolglos oder erfolgreich ist wird ein Signal auf der Leitung 77 oder 78 erzeugt
Bei erfolglosem Test erfolgt keine Verzweigung und es wird die Reihe der Mikroinstruktionen ohne
Unterbrechung sequentiell weiter ausgeführt Die Arbeitsweise ist also so, als ob die decodierte
Instruktion keine Verzweigungsinstruktion gewesen wäre. Die Leitung 77 ist deshalb ebenso mit dem
ODER-Glied 32 verbunden, wie die Leitung 31, welche anzeigt daß keine Verzweigungsinstruktion decodiert
wurde. Das Signal auf der Leitung 77 gelangt über das ODER-Glied 32 auf der Leitung 33 zur Torschaltung 34.
Über diese Torschaltung gelangt der durch die Erhöhungsschaltung 41 erhöhte Abstandsteil über die
Leitung 43 und die Leitung 44 zum Abstandsteil des so Speicheradreßregisters 13. Dieser erhöhte Abstandsteil
stellt somit die Adresse der nächsten sequentiellen Instruktion dar und wird über die Schaltung 14 zur
Adressierung des Speichers 10 beim nächsten Taktsignal 12 verwendet
Wenn die Testschaltung 76 eine erfolgreiche Verzweigung anzeigt gelangt auf der Leitung 78 ein Signal
zum Eingang 80 des UND-Gliedes 53, zum Eingang 81 des UND-Gliedes 82 und auf der Leitung 83 zum
Steuereingang der Torschaltung 58. Das Signal auf der Leitung 78 zeigt deshalb an, daß die Verzweigungsadresse in den Registern 25, 26 und 27 dazu verwendet
werden soll, die nächste Instruktion aus dem Speicher 10 zu holen.
es 83 zur Torschaltung 58 übertragen und ladet damit den
gespeicherte Kennzeichen, um zu bestimmen, ob die Seitenadresse eine reale Adresse ist, in welchem Falle
auf der Leitung 29 ein Signal erzeugt wird. Das UND-Glied 53 überprüft auch, ob die Seitenadresse im
Seitenregister 26 aus lauter Nullen besteht. Wenn der Inhalt des Registers 26 Null ist, wird kein Signal auf der
Leitung 52 zum UND-Glied 53 gesandt und sendet daher das UND-Glied 53 auch kein Signal auf der
Leitung 85 zum Steuereingang der Torschaltung 55. Auf diese Weise wird also verhindert, daß der Null-Inhalt
vom Register 26 in das Speicheradreßregister 13 gelangt. Als Folge davon bleibt die vorher im Register
13 gespeicherte Seitenadresse unverändert und wird vom Adreßdecoder 14 zur Adressierung der Instruktion
an der Abstandsverzwcigungsadresse beim nächsten Taktsignal 12 verwendet,
Wenn die im Register 26 gespeicherte Seitennummer nicht gleich Null ist, erzeugt die Null-Testschaltung 51
ein Signal auf der Leitung 52. Wenn das im Register 25 gespeicherte Kennzeichen durch ein Signal auf der
Leitung 29 angibt, daß die im Register 26 gespeicherte Seitenadresse eine reale Adresse ist, wird am Ausgang
des UND-Gliedes 53 ein Signal erzeugt, da nun alle drei Eingänge dieses UND-Gliedes ein Signal führen. Das
Ausgangssignal des UND-Gliedes gelangt über die Leitung 85 zum Steuereingang der Torschaltung 55.
Über diese Torschaltung 55 gelangt nun der Inhalt des Seitenregisters 26 über die Leitung 50 zum Seitenteil des
Speicheradreßregisters 13. Diese Seitenadresse kann gleich sein oder auch nicht gleich sein der vorher im
Register 13 gespeicherten Seitenadresse. Die nunmehr im Register 13 gespeicherte reale Verzweigungsadresse
wird nun über den Adreßdecoder 14 zur Adressierung der nächsten Mikroinstruktion an der angegebenen
Verzweigungsadresse im Speicher 10 verwendet
Das UND-Glied 82 prüft, ob das im Register 25 gespeicherte Kennzeichen eine virtuelle Seitenadresse
im Seitenregister 26 anzeigt Wenn von dem Kennzeichen eine virtuelle Seitenadresse angezeigt wird, wird
vom Register 25 ein Signal auf der Leitung 28 zum UND-Glied 82 gesandt Das Ausgangssignal von der
Verzweigungsbedingungs-Testschaltung 76 auf der Leitung 78 gelangt zum Eingang 81 des UND-Gliedes
82. Durch diese beiden Eingangssignale zusammen wird das UND-Glied 82 durchgeschaltet und ein Signal
gelangt vom Ausgang des UND-Gliedes auf der Leitung 86 zum Steuereingang der Adressenübersetzungseinrichtung 54.
Diese Obersetzungseinrichtung enthält die bekannten Obersetzungstabellen, worin die Zuordnungen zwischen
virtuellen und realen Adressen gespeichert sind. Der Zugriff zu diesen Tabellen erfolgt über die auf der
Leitung 50 anliegenden virtuellen Adresse. In den Tabellen ist zu der Zuordnungsinformation auch ein
Kennzeichen gespeichert, das angibt, cb sich die betreffende Seite zur Zeit im Instruktionsspeicher 10
beflndet Ist die Seite anwesend, kann die ausgelesene
Zuordnungsinformation bereits zur Adressierung des Speichers 10 verwendet werden. Die Obersetzungseinrichtung 54 liefert hierzu die reale Seitenadresse auf der
Leitung 90 zur Torschaltung 91 und erzeugt außerdem ein Signal auf der Leitung 92, welches als Steuersignal
die Torschaltung 91 durchschaltet, wodurch die Seitenadresse auf der Leitung 93 zum Seitenteil des
Speicheradreßregisters 13 gelangt
Wenn das in den Obersetzungstabellen gespeicherte Kennzeichen anzeigt, daß die Seite nicht z.Zt im
Speicher 10 anwesend ist wird auf der Leitung 96 ein
Signal erzeugt, welches anzeigt, daß die Seite abwesend
ist und zugleich ein Übertragungsprogramm einleitet. Ein Mikroprogramm überträgt hierauf die gewünschte
Seite vom Hauptspeicher 97 über die Leitung 98 in den Instruktionsspeicher 10. Hierbei wird einfach eine Seite
im Speicher 10 überschrieben. Dies stellt eine Vereinfachung gegenüber bekannten virtuellen
Speichersystemen dar, in denen erst dadurch Platz gemacht werden muß für eine neu einzuschreibende
κι Seite, daß eine alte Seite zurückübertragen wird. Dies kommt daher, daß die Mikroinstruktionen durch ihre
Verwendung in einem Programm nicht geändert werden, so daß sie auch nicht rückübertragen werden
müssen. Seiten, die sich im Instruktionsspeicher 10 befinden, sind also zu jedem Zeitpunkt gleich den
entsprechenden Seiten im Hauptspeicher S7. Durch das
Übertragungsmikroprogramm wird die reale Adresse im Hauptspeicher 97 der überschriebenen Seite zu den
Tabellen in der Übersetzungseinrichtung 54 gebracht. Außerdem stellt das Übertragungsprogramm der
Übersetzungseinrichtung 54 die reale Adresse im Instruktionsspeicher 10 der zu übertragenden Seite zur
Verfügung.
erzeugt zugleich ein Signal auf der Leitung 92, welches
als Steuersignal die Torschaltung 91 öffnet, wodurch die
beim nächsten Taktsignal wird die Instruktion an der
resultierenden Verzweigungsadresse ausgelesen.
In F i g. 2 ist die Arbeitsweise der in F i g. 1 gezeigten Einrichtung in Form eines Flußdiagramms dargestellt.
Der Ablauf wird durch den Schritt 100 eingeleitet, durch den z. B. eine Beginnadresse einer ersten Instruktion
über die Leitung 86 in das Speicheradreßregister 13 eingelesen wird. Im Schritt 101 wird diese reale Adresse
durch die Schaltung 14 decodiert und der Zugriff zu der gewünschten Instruktion durchgeführt Im Schritt 102
wird die abgerufene Instruktion vom Instruktionsspeicher 10 in das Speicherdatenregister 15 ausgelesen und
der Instruktionsoperator durch den Operationsdecoder 17 decodiert
Im Schritt 103 wird aufgrund der Ausgangssignale vom Operationsdecodierer 17 festgestellt ob es sich um
eine Verzweigungsinstruktion handelt d. h. ob ein Signal auf der Leitung 22 anliegt Wenn dies der Fall ist,
so wird der Weg 104 eingeschlagen. Der Weg 105 zeigt hingegen an, daß kein Signal auf der Leitung 22 anliegt,
daß also ein Ausgangssignal vom Inverterglied 30 auf
der Leitung 31 erzeugt wird.
Der Weg 104 führt zum Schritt 106, in dem das Verzweigungssignal auf der Leitung 22 zum Eingang 75
der Testschaltung 76 gebracht wird. Wenn diese Testschaltung anzeigt daß der Test erfolglos verläuft
wird ein Signal auf der Leitung 77 erzeugt Dies ist in F i g. 2 durch den Weg 107 dargestellt Sowohl der Weg
107 vom Schritt 106 als auch der Weg 105 vom Schritt
103 führen zum Schritt 108. Im Schritt 108 wird der inhalt des Speicheradreßregisters 13 um 1 erhöht Ein
Signal auf der Leitung 31 oder 77 gelangt über das ODER-Glied 32 und die Leitung 33 zum Steuereingang
der Torschaltung 34. Hierdurch gelangt die um 1 erhöhte Adresse zum Abstandsteil des Speicheradreßregisters 13. Der Schritt 108 führt zum Schritt 101
zurück, in dem die inkrementierte Adresse decodiert
und die nächste Instruktion aus dem Instruktionsspeicher 10 geholt wird.
Wenn im Schritt 106 angezeigt wird, daß der Verzweigungsbedingungstest erfolgreich war, wird über
den Weg 110 der Schritt 111 eingeleitet. Im Schritt 111 wird das Abstandsfeld zum Speicheradreßregister 13
übertragen. Hierzu gelangt das Signal auf der Leitung 78 zum UND-Glied 53, dessen Ausgangssignal über die
Leitung 83 die Torschaltung 58 durchschaltet. Hierdurch wird das Abstandsfeld vom Abstandsregister 27 über die
Leitungen 58 und 59 zum Abstandsteil des Speicheradreßregisters 13 gebracht Nach dem Schritt 111 wird
im Schritt 112 überprüft, ob das Kennzeichen im Register 25 eine reale oder eine virtuelle Verzweigungsadresse anzeigt. Weg 113 wird eingeschlagen, wenn vom
Kennzeichenregister 25 ein Signal auf dessen Ausgangsieitung 29 erzeugt wird, d. h, wenn die Verzweigungsadresse als reale Adresse zur Verfügung steht. Dies
führt zu Schritt 114, in dem geprüft wird, ob das Seitenfeld im Seitenregister 26 Null ist. Dieser Test wird
von der Nulltestschaltung 51 ausgeführt Der Weg 115 zeigt an, daß das Seitenfeld Null ist. In diesem Fall wird
kein Signal auf der Leitung 52 von der Schaltung 51 erzeugt. Das UND-Glied 53 ist also blockiert und die
Seitenadresse wird nicht zum Speicheradreßregister 13 übertragen. Der Weg 115 führt deshalb zum Schritt 101
zurück, in dem einfach die im Register. 13 vorhandene reale Seitenadresse zusammen mit der neuen Abstandsadresse, welche durch die Verzweigungsinstruktion ins
Register 13 gebracht worden war, decodiert wird.
Der Weg 116 vom Schritt 114 zeigt an, daß das Seitenfeld im Register 26 nicht Null ist, d.h. daß ein
Signal von der Schaltung 51 auf der Leitung 52 erzeugt wird. Da nun alle drei Signale auf den Leitungen 80,29
und 52 anliegen, wird am Ausgang des UND-Gliedes 53 ein Signal erzeugt, welches über die Leitung 85 die
Torschaltung 55 durchschaltet. Im Schritt 117 wird durch diese Durchschaltung der Torschaltung 55 das
Seitenfeld vom Register 26 ober die Leitungen 50 und 56
zum Seitenteil des Speicheradreßregisters 13 gebracht Hierauf führt der Schritt 117 zum Schritt 101 zurück, in
dem die neue reale Adresse decodiert und die gewünschte Instruktion aus dem Instruktionsspeicher 10
geholt wird.
Der Weg 120 vom Schritt 112 wird eingeschlagen, wenn das Kennzeichen im Register 25 anzeigt, daß die
Verzweigungsadresse eine virtuelle Adresse darstellt Dies wird durch ein Signal auf der Leitung 28 angezeigt
Zusammen mit dem Signal auf der Leitung 78 und 81, das einen erfolgreichen Verzweigungsbedingungstest
anzeigt wird ein Signal am Ausgang des UND-Gliedes 82 erzeugt welches über die Leitung 87 die Adressenübersetzungseinnchtung 54 betätigt Schritt 120 führt
deshalb zu Schritt 121, in dem ein Zugriff zu den Tabellen in der Übersetzungseinrichtung 54 durchgeführt wird. Im Schritt 122 wird geprüft ob sich die
übersetzte reale Adresse auf eine Seite im Speicher 10 oder nur im Speicher 97 bezieht, d. h. ob die gewünschte
Seite im Speicher 10 anwesend oder abwesend ist Wenn die Seite nicht im Speicher 10 ist, erzeugt die
Einrichtung 54 ein Signal auf der Leitung 96, wodurch eine Programmunterbrechung zur Durchführung einer
Seitenübertragung eingeleitet wird. Dies ist durch den Weg 123 dargestellt, welcher vom Schritt 122 zum
Schritt 124 führt, m dem die notwendige Seitenübertragung durchgeführt wird.
Der Weg 12S wird eingeschlagen, wenn die gewünschte Seite im Speicher 10 anwesend ist und führt
zum Schritt 126. Im Schritt 126 wird das übersetzte Seitenfeld zum Speicheradreßregister 13 gebracht.
Hierzu erzeugt die Übersetzungseinrichtung 54 ein Signal auf der Leitung 92, welches die Torschaltung 91
durchschaltet. Hierdurch wird die übersetzte Seitenadresse von der Übersetzungseinrichtung 54 über die
Leitungen 90 und 93 zum Seitenteil des Speicheradreßregisters 13 gebracht. Schritt 126 führt dann zu Schritt
101 zurück, in dem die Adresse decodiert und die
ίο gewünschte Instruktion an der angegebenen Verzweigungsadresse aus dem Speicher 10 ausgelesen wird.
Zusammenfassend kann also festgestellt wenden, daß eine Übersetzung von virtuellen in reale Adressen
zunächst nur notwendig ist, wenn ein Mikroprogramm
eingeleitet wird, d.h. wenn die erste Mikroinstruktion
dieses Programms geholt werden soll. Die erste übersetzte Adresse gelangt über die Leitung 86 in das
Speicheradreßregister 13. Hierauf wird diese reale Adresse bei jedem Programmschritt durch die Erhö
hungsschaltung 41 um 1 erhöht. Wenn während des
Mikroprogramms eine Verzweigungsinstruktion decodiert wird, was durch ein Signal auf der Leitung 22
angezeigt wird, und wenn die Verzweigungsbedingungen erfüllt sind, was durch die Testschaltung 76
angezeigt wird, wird das Kennzeichenbit im Register 25 überprüft. Wenn dieses Bit anzeigt daß in der
Verzweigungsinstruktion eine reale Adresse angegeben ist wird keine Adressenübersetzung der Verzweigungsadresse durchgeführt. Die gleiche beschriebene Einrich-
jo tung wird auch verwendet wenn vom Mikroprogramm
eine Seitengrenze überschritten wird. Dies wird dadurch erreicht, daß die letzte Instruktion einer Seite eine
Verzweigungsinstruktion ist und angibt welche Seite als nächste gebraucht wird.
Eine reale Verzweigungsadresse kann im Mikroprogramm verwendet werden, wenn sichergestellt ist daß
sich die Seite, zu der verzweigt werden soll, im Speicher befindet. Dies ist der Fall, wenn entweder eine
Verzweigung innerhalb derselben Seite durchgeführt
wird oder wenn eine Verzweigung zu einer anderen
Seite notwendig ist welche sich entweder dauernd im Instruktionsspeicher berindet oder welche zeitweise
einer realen Adresse fest zugeordnet ist Diese feste Zuordnungsadresse wird dann in der betreffenden
Wenn das Kennzeichenregister anzeigt, daß die Verzweigungsinstruktion eine reale Adresse enthält,
wird das Seitenfeld der Verzweigungsinstruktion im Register 26 geprüft Wenn in den entsprechenden
so Bitpositionen lauter Nullen gespeichert sind, wird damit
angezeigt daß eine Verzweigung innerhalb der selben Seite durchgeführt wird, daß also keine Adressenübersetzung notwendig ist Die Verzweigungsadresse wird
im Speicheradreßregister 13 dadurch gebildet daß die
alte reale Seitenadresse zusammen mit dem neuen
Abstandsfeld aus dem Register 27 zur Adressierung des Speichers 10 verwendet wird.
Wenn im Register 26 jedoch nicht lauter Nullen gespeichert sind, wird die darin betreffende Adresse als
reale Adresse zusammen mit dem Abstandsteil aus dem Register 27 zum Speicheradreßregister 13 gebracht
Eine Adressenübersetzuiig ist nur notwendig, wenn
durch das Kennzeichenbit im Register 25 auf der Leitung 28 angezeigt wird, daß die Verzweigungsadres
se eine virtuelle Adresse darstellt Diese virtuelle
Adresse wird hierauf in die reale Adresse übersetzt,
welche in den Seitenteil des Speicheradreßregisters 13 fibertragen wird. Zur gleichen Zeit wird das Abstands-
Π !2
feld vom Register 27 in den Abstandsteil des Null dürfen also keine Informationen gespeichert
Adreßregisters 13 gebracht. werden, zu denen eine Verzweigung notwendig werden
Da für den Inhalt des Seitenregisters 26, welcher aus kann. Die betreffende Seite kann dazu benutzt werden,
lauter Nullen besteht, eine spezielle Bedeutung vorgese- die genannten Adressenübersetzungstabellen der Ein-
hen ist, kann zu der realen Seite mit der Adresse Null . richtung 54 zu speichern,
keine Verzweigung durchgeführt werden. In der Seite
keine Verzweigung durchgeführt werden. In der Seite
Claims (6)
1. Einrichtung zur Adressierung eines schreibbaren
Mikroprogrammspeichers, welcher in austauschbare Seiten mit virtuellen Adressen unterteilt ist, mit
einem Adreßregister, einem Ausgangsdatenregister und einem Instruktionsdekodierer, dadurch gekennzeichnet,
daß zur Durchführung von Verzweigungsinstruktionen das Speicherdatenregister (15) mit einem
Kennzeichenregister (25) und mit einem Seitenregister (26) verbunden ist, wobei die beiden Ausgänge
(28, 29) des Kennzeichenregisters (25), weiche anzeigen, daß das Seitenregister (26) entweder eine
virtuelle oder eine reale Verzweigungsadresse speichert, ein erstes und ein zweites UND-Glied (82,
53) steuern, deren zweite Eingänge mit der eine vorliegende Verzweigungsinstruktion anzeigenden
Ausgangsleitung (22) des Instruktionsdekodierers (17) verbunden sind und deren Ausgänge jeweils
eine Übersetzungseinrichtung (54) bzw. eine erste Torschaltung (55) steuern,
derart, daß eine virtuelle Verzweigungsadresse im Seitenregister (26) nach einer Übersetzung in die
entsprechende reale Mikroprogramm-Speicheradresse in der Übersetzungseinrichtung (54) über
eine zweite Torschaltung (91) oder.und eine reale Verzweigungsadresse über die erste Torschaltung
(55) in einen die Seitenadresse speichernden Seitenteil des Adreßregisters (13) übertragbar ist.
2. Einrichtung nach Anspruch 1, gekennzeichnet durch eine mit dem Seitenregister (26) verbundene
Null-Testschaltung (51), welche das Seitenregister auf einen speziellen Inhalt (z. B. lauter Nullen)
überprüft und an ihrer Ausgangsleitung (52) nur ein Signal abgibt, wenn dieser spezielle Inhalt nicht
gegeben ist und wobei diese Ausgangsleitung (52) mit einem dritten Eingang (80) des zweiten
UND-Gliedes (53) verbunder, ist, derart, daß bei einer Verzweigung innerhalb
derselben Seite das zweite UND-Glied (53) nicht durchgeschaltet wird und die bereits im Seitenteil
des Adreßregisters (13) vorhandene Adresse zur Adressierung des Mikroprogrammspeichers (10)
verwendet wird.
3. Einrichtung nach Anspruch 1, dadurch gekennzeichnet, daß das Speicherdatenregister (15) mit
einem Abstandsregister (27) verbunden ist, das eine Abstandsadresse bezüglich der Beginnadresse der
jeweiligen Seite speichert und daß diese Abstandsadresse über eine vom Ausgangssignal auf der
Leitung (22) des Dekodierers (17) gesteuerte dritte Torschaltung (58) in einen die Abstandsadresse
speichernden Abstandsteil des Adreßregisters (13) übertragbar ist.
4. Einrichtung nach Anspruch 3, dadurch gekennzeichnet, daß ein Ausgang (42) des Abstandsteiles
des Adreßregisters (13) über einen Inkrementierer (41) und eine vierte Torschaltung (34) mit einem
weiteren Eingang (44) des Abstandsteiles des Adreßregisters (13) verbunden ist, wobei die vierte
Torschaltung (34) über ein Inverterglied (30) vom Ausgangssignal auf der Leitung (22) des Dekodierers
(17) gesteuert wird, derart, daß jeweils der um eins erhöhte Abstandsteil zur Adressierung des Mikroprogrammspeichers
(10) verwendet wird, solange keine Verzweigungsinstruktion vom Dekodierer (17) dekodiert wird.
5. Einrichtung nach Anspruch 1, dadurch gekennzeichnet, daß die Ausgangsleitung (22) des Dekodierers
(17) mit dem zweiten Eingang der UND-Glieder (82,53) über eine Testeinrichtung (76) verbunden ist
(Leitung 78), welche feststellt, ob bei einer bedingten Verzweigung die Verzweigungsbedingung erfüllt ist.
6. Einrichtung nach den Ansprüchen 4 und 5, gekennzeichnet durch ein ODER-Glied (32), dessen
erster Eingang ein Signal erhält (Leitung 77), wenn die Verzweigungsbedingung nicht erfüllt ist, dessen
zweiter Eingang mit dem Ausgang des Invertergliedes (30) verbunden ist und dessen Ausgang (33) mit
dem Steuereingang der vierten Torschaltung (34) verbunden ist
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US00291103A US3800291A (en) | 1972-09-21 | 1972-09-21 | Data processing system memory relocation apparatus and method |
Publications (2)
Publication Number | Publication Date |
---|---|
DE2339636A1 DE2339636A1 (de) | 1974-04-04 |
DE2339636C2 true DE2339636C2 (de) | 1982-08-19 |
Family
ID=23118856
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE2339636A Expired DE2339636C2 (de) | 1972-09-21 | 1973-08-04 | Einrichtung zur Adressierung eines schreibbaren Mikroprogrammspeichers |
Country Status (7)
Country | Link |
---|---|
US (1) | US3800291A (de) |
JP (1) | JPS5241131B2 (de) |
CA (1) | CA986232A (de) |
DE (1) | DE2339636C2 (de) |
FR (1) | FR2200580B1 (de) |
GB (1) | GB1404104A (de) |
IT (1) | IT1003105B (de) |
Families Citing this family (26)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS532296B2 (de) * | 1973-03-19 | 1978-01-26 | ||
US3979726A (en) * | 1974-04-10 | 1976-09-07 | Honeywell Information Systems, Inc. | Apparatus for selectively clearing a cache store in a processor having segmentation and paging |
JPS5169333A (en) * | 1974-12-13 | 1976-06-15 | Fujitsu Ltd | Peeji adoresuseigyohoshiki |
JPS51129143A (en) * | 1975-05-02 | 1976-11-10 | Mitsubishi Electric Corp | Virtual memory control system |
DE2547488C2 (de) * | 1975-10-23 | 1982-04-15 | Ibm Deutschland Gmbh, 7000 Stuttgart | Mikroprogrammierte Datenverarbeitungsanlage |
US4128875A (en) * | 1976-12-16 | 1978-12-05 | Sperry Rand Corporation | Optional virtual memory system |
US4285040A (en) * | 1977-11-04 | 1981-08-18 | Sperry Corporation | Dual mode virtual-to-real address translation mechanism |
US4654790A (en) * | 1983-11-28 | 1987-03-31 | Amdahl Corporation | Translation of virtual and real addresses to system addresses |
JPH0814803B2 (ja) * | 1986-05-23 | 1996-02-14 | 株式会社日立製作所 | アドレス変換方式 |
US5055999A (en) | 1987-12-22 | 1991-10-08 | Kendall Square Research Corporation | Multiprocessor digital data processing system |
US5761413A (en) * | 1987-12-22 | 1998-06-02 | Sun Microsystems, Inc. | Fault containment system for multiprocessor with shared memory |
US5341483A (en) * | 1987-12-22 | 1994-08-23 | Kendall Square Research Corporation | Dynamic hierarchial associative memory |
US5822578A (en) * | 1987-12-22 | 1998-10-13 | Sun Microsystems, Inc. | System for inserting instructions into processor instruction stream in order to perform interrupt processing |
CA2025197C (en) * | 1989-10-19 | 1998-04-21 | Michael H. Kelley | Method and system for dynamically controlling the operation of a program |
EP0442297B1 (de) * | 1990-01-24 | 2000-05-24 | Sony Corporation | Prozessor mit überschreibbarem Mikrokodespeicher |
US5212794A (en) * | 1990-06-01 | 1993-05-18 | Hewlett-Packard Company | Method for optimizing computer code to provide more efficient execution on computers having cache memories |
CA2045789A1 (en) * | 1990-06-29 | 1991-12-30 | Richard Lee Sites | Granularity hint for translation buffer in high performance processor |
CA2078315A1 (en) * | 1991-09-20 | 1993-03-21 | Christopher L. Reeve | Parallel processing apparatus and method for utilizing tiling |
CA2078310A1 (en) * | 1991-09-20 | 1993-03-21 | Mark A. Kaufman | Digital processor with distributed memory system |
CA2078312A1 (en) | 1991-09-20 | 1993-03-21 | Mark A. Kaufman | Digital data processor with improved paging |
US6058265A (en) * | 1997-10-21 | 2000-05-02 | Hewlett Packard Company | Enabling troubleshooting of subroutines with greatest execution time/input data set size relationship |
US20050165837A1 (en) * | 2004-01-22 | 2005-07-28 | International Business Machines Corporation | System and method for embedded java memory footprint performance improvement |
US20050183077A1 (en) * | 2004-02-12 | 2005-08-18 | International Business Machines Corporation | System and method for JIT memory footprint improvement for embedded java devices |
US7406613B2 (en) * | 2004-12-02 | 2008-07-29 | Qualcomm Incorporated | Translation lookaside buffer (TLB) suppression for intra-page program counter relative or absolute address branch instructions |
US7509472B2 (en) | 2006-02-01 | 2009-03-24 | Sun Microsystems, Inc. | Collapsible front-end translation for instruction fetch |
JP2011086142A (ja) * | 2009-10-16 | 2011-04-28 | Ricoh Co Ltd | 画像形成装置及びプログラム操作方法 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE1049129B (de) * | 1955-12-02 | 1959-01-22 | Zuse K G | Vorrichtung zur Programmsteuerung, insbesondere fuer Rechenanlagen |
DE1181461B (de) * | 1963-10-08 | 1964-11-12 | Telefunken Patent | Adressenaddierwerk einer programm-gesteuerten Rechenmaschine |
US3387278A (en) * | 1965-10-20 | 1968-06-04 | Bell Telephone Labor Inc | Data processor with simultaneous testing and indexing on conditional transfer operations |
US3478322A (en) * | 1967-05-23 | 1969-11-11 | Ibm | Data processor employing electronically changeable control storage |
US3570006A (en) * | 1968-01-02 | 1971-03-09 | Honeywell Inc | Multiple branch technique |
DE2134816C3 (de) * | 1971-07-13 | 1978-04-27 | Ibm Deutschland Gmbh, 7000 Stuttgart | Einrichtung zur Adressenübersetzung |
-
1972
- 1972-09-21 US US00291103A patent/US3800291A/en not_active Expired - Lifetime
-
1973
- 1973-07-20 IT IT26829/73A patent/IT1003105B/it active
- 1973-08-04 DE DE2339636A patent/DE2339636C2/de not_active Expired
- 1973-08-09 FR FR7329789A patent/FR2200580B1/fr not_active Expired
- 1973-08-14 JP JP48090625A patent/JPS5241131B2/ja not_active Expired
- 1973-08-16 CA CA179,114A patent/CA986232A/en not_active Expired
- 1973-08-21 GB GB3942373A patent/GB1404104A/en not_active Expired
Also Published As
Publication number | Publication date |
---|---|
FR2200580B1 (de) | 1976-11-19 |
FR2200580A1 (de) | 1974-04-19 |
CA986232A (en) | 1976-03-23 |
US3800291A (en) | 1974-03-26 |
GB1404104A (en) | 1975-08-28 |
IT1003105B (it) | 1976-06-10 |
JPS4971838A (de) | 1974-07-11 |
JPS5241131B2 (de) | 1977-10-17 |
DE2339636A1 (de) | 1974-04-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE2339636C2 (de) | Einrichtung zur Adressierung eines schreibbaren Mikroprogrammspeichers | |
DE1774296C2 (de) | Restruktuierbare Steuereinheit für elektronische Digitalrechner | |
DE3151745C2 (de) | ||
DE3126878C2 (de) | Mikroprogramm-Steuerschaltung zum Ausführen eines aus einem Steuerspeicher in einem Quellenregister aufgenommenen Mikrobefehls | |
DE2515696C2 (de) | Datenverarbeitungssystem | |
DE2351791C2 (de) | Datenverarbeitungsanlage | |
DE2318069C2 (de) | Mikroprogrammierte Rechenanlage mit Erweiterung von Steuerfunktionen mittels festverdrahteter logischer Matrix | |
DE2719635A1 (de) | Anordnung fuer eine erweiterung einer mikroprogrammsteuerung einer datenverarbeitungsanlage | |
EP0013737A1 (de) | Mehrstufige Speicherhierarchie für ein Datenverarbeitungssystem | |
DE2364408A1 (de) | System zur erstellung von schaltungsanordnungen aus hochintegrierten chips | |
DE2360303C2 (de) | Datenverarbeitungsanlage mit Adreßübersetzung für Ein-/Ausgabekanäle | |
EP0010186B1 (de) | Vorrichtung zum Bearbeiten bezeichneter Hinweise | |
DE3046912C2 (de) | Schaltungsanordnung zum selektiven Löschen von Cachespeichern in einer Multiprozessor-Datenverarbeitungsanlage | |
DE1935944B2 (de) | Steuereinrichtung in einer elektronischen Datenverarbeitungsanlage | |
DE2433436A1 (de) | Verfahren und anordnung zum mehrfachverzweigen des programms in einem digitalen computer | |
DE2617485C3 (de) | Schaltungsanordnung für Datenverarbeitungsanlagen zur Abarbeitung von Mikrobefehlsfolgen | |
DE1499191B2 (de) | Elektronische einrichtung fuer eine datenverarbeitungsanlage | |
DE2747304C3 (de) | Einrichtung zur Mikrobefehlssteuerung | |
DE2245284A1 (de) | Datenverarbeitungsanlage | |
DE1499224C3 (de) | Datenverarbeitungsanlage mit Kellerspeichereinrichtungen | |
DE1774421B1 (de) | Mehrprogramm datenverarbeitungsanlage | |
DE2710436C2 (de) | Datenverarbeitungseinrichtung | |
DE1549434A1 (de) | Datenverarbeitungsanlage | |
DE2204680C3 (de) | Mikroprogramm-Steuereinrichtung | |
DE2150292C2 (de) | Mikroprogrammgesteuerte Datenverarbeitungsanlage mit überlagerter Ausführung und Entnahme von Befehlen |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
D2 | Grant after examination | ||
8339 | Ceased/non-payment of the annual fee |