DE2360303C2 - Datenverarbeitungsanlage mit Adreßübersetzung für Ein-/Ausgabekanäle - Google Patents

Description

Die Erfindung betrifft eine Datenverarbeitungsanlage gemäß dem Oberbegriff des Patentanspruchs 1.

Die dynamische Adreßübersetzung für Ein-/Ausgabekanäle ist insbesondere anwendbar auf ein Datenverarbeitungssystem der in der DE-OS 23 53 258 beschriebenen Ausführung.

Bei bekannten Datenverarbeitungssystemen stellen die Kanäle baumäßig denjenigen Teil des Systems dar, welcher Eingabe-Ausgabe-Vorrichtungen zugeordnete Steuereinheiten bedient. Die Kanäle sind in bekannter Weise verhältnismäßig unabhängig ausgebildet und weisen ihre eigenen Befehlsgruppen auf, so daß die Eingabe-Ausgabe-Vorrichtungen Daten abtasten und schreiben können, während der übrige Teil des Systems gleichzeitig Befehle verarbeitet, die nicht unbedingt mit den Eingabe-Ausgabe-Vorrichtungen in Beziehung gebracht werden.

Aufgrund ihrer Unabhängigkeit sind die Kanäle nicht ohne weiteres an dynamische Adreßübersetzung oder -umsetzung anpaßbar.

Dynamische Adreßübersetzung oder -umsetzung gestattet, ein Programm und dessen Daten aus einer Gruppe Hauptspeicherstellen in einem willkürlich gewählten Zeitpunkt während der Ausführung eines

Programms in eine andere Speicherstellengruppe zu verlegen. Außerdem gestattet sie, ein Programm zu unterbrechen und dieses, sowie dessen Daten auf äußeren Medien wie z. B. einem Magnetband oder einer Magnettrommel außerhalb zu speichern und das Programm mit den Daten anschließend ohne Störung der Programmausführung in unterschiedliche Speicherstellen zurück zu verlegen. Die Ausführung solcher Funktionen erfolgt vorzugsweise ohne Änderung oder Inspektion des Programms oder dessen Daten und insbesondere ohne besondere Programmanforderungen für das neu adressierte Programm.

Dynamische Adreßübersetzung für im Hauptteil eines Datenverarbeitungssystems ausschließlich der Kanäle erzeugte Befehls- und Datenadressen ist bereits bekannt, war jedoch seither ohne tragende Programmierung nicht zur Adressierung von Daten und Steuerwörtern in Eingabe-Ausgabe-Vorgängen verwendbar. Da keine dynamische Adreßübersetzung für EingabeVAusgabe-Vorgänge zur Verfügung steht, ergibt sich ein beachtlicher Nachteil für den Benutzer eines Datenverarbeitungssystems. Während Programmierung zur Adreßübersetzung verwendet werden kann, verschlechtert die Benutzung von Programmen natürlich die Leistung des Systems, da wertvolle Programmausführungszeit zur Ausführung der Obersetzung benötigt wird. Im allgemeinen wird für jedes Kanalprogramm eine Adreßübersetzung für jede Ausführung benötigt

Bei vorbekannten Rechenanlagen wird das Ber.utzerprogramm in das Super- oder Leitprogramm der Rechenanlage überführt, das ein als »Kanalprogramm« bezeichnetes Programm für jeden Ein-/Ausgabekanal zusammenfügt. Dieses Kanalprogramm wird vor das Benutzerprogramm gesetzt Bisher mußte das Leitprogramm der Rechenanlage bei der sogenannten »logischen« Adressierung Listen für indirekte Adressen erzeugen, die dann reale Adressen ergaben, die diesen logischen oder virtuellen Adressen zugeordnet waren. Anschließend mußte das Leitprogramm die virtuellen Adressen in dem Kanalprogramm des Ein-/Ausgabekanals durch Hinweisadressen oder Hinweismarken zu den Listen für die indirekten Adressen ersetzen, was eine erhebliche Zeit bei der Programmausführung in Anspruch nahm.

Aufgabe der Erfindung ist es nun, diese zeitaufwendige Schaffung von indirekten Adressenlisten und das zeitaufwendige Ersetzen von virtuellen Adressen durch Hinweismarken zu beseitigen und durch den Einsatz einer dynamischen, in einem Speicherleitwerk stattfindenden Adressenumsetzung zu ersetzen und damit den erreichbaren Datendurchsatz erheblich zu erhöhen, wobei logische Adressen in unverwechselbare, reale Adressen kanalspezifisch für den im Betrieb stehenden Ein-/Ausgabekanal umgesetzt werden sollen.

Diese Aufgabe wird erfindungsgemäß durch die ire Anspruch 1 angegebenen Merkmale gelöst. Weitere Ausgestaltungen der Datenverarbeitungsanlage sind in den Unteransprüchen gekennzeichnet.

Mit der Erfindung wird der Vorteil erzielt, daß die Erzeugung von Indirektdatenadreßwortlisien und die Adreßsubstitution nicht mehr erforderlich sind.

Die erfindungsgemäße Datenverarbeitungsanlage mit dynamischer Adreßübersetzung wird im nachfolgenden anhand der in den Zeichnungsfiguren dargestellten Ausführungsbeispiele näher erläutert.

Fig. I ist ein Blockschaltbild der Datenverarbeitungsanlage.

F i g. 2 ist eine schematische Darstellung der Kanaleinheit

Fig.3 ist eine schematische Darstellung einer bevorzugten Ausführungsform der Kanaleinheit

Fig.4 ist eine schematische Darstellung der einen Teil der Kanaleinheit von F i g. 3 bildenden Registereinheit

Fig.5 ist eine schematische Darstellung des einen Teils der Kanaleinheit von F i g. 3 bildenden Datenmanipulators.

F i g. 6 ist eine schematische Darstellung mit Einzelheiten der Kanalsteuerlogik der Kanaleinheit von Fig.3.

F i g. 7 ist eine schematische Darstellung der Speichersteuereinheit des in Fig. 1 dargestellten gesamten Datenverarbeitungssystems.

Fig. 1 zeigt schematisch das ganze Datenverarbeitungssystem nach der Erfindung mit einem Hauptspeicher 2, einer Speichersteuereinheit oder S-Einheit 4, einer BefeWseinheit 8, einer Ausführungseinheit 10, einer Kanaleinheit 6 mit Eingabe- und 4usgabevorrichtungen und einem Bedienungspult 12. Das in F i g. 1 dargestellte Datenverarbeitungssystem wird gesteuert durch Systembefehle, wobei eine organisierte Befehlsgruppe ein Systemprogramm bildet Systembefehle und die Date", auf welche die Befehle einwirken, werden von den Eingabe- und Ausgabevorrichtungen über die Kanaleinheit 6 durch die Speichersteuereinheit 4 in den Hauptspeicher 2 eingegeben. Von dem Hauptspeicher 2 werden Systembefehle und Daten von der Befehlseinheit 8 durch die Speichersteuereinheit 4 abgerufen, verarbeitet und steuern die Ausführung innerhalb der Ausführungseinheit 10. Das in F i g. 1 schematisch dargestellte Datenverarbeitungssystem ist im einzelnen in der vorgenannten DE-OS 23 53 258 beschrieben, aus welcher die allgemeine Arbeitsweise eines befehlsgesteuerten Datenverarbeitungssystems zu entnehmen ist.

Weiterhin wird verwiesen auf die Veröffentlichung »IBM-System 370, Arbeitsprinzipien«, SRL G/2 22-7000-2, veröffentlicht von IBM Corporation, copyright 1972, aus welcher die allgemeinen Einzelheiten eines mit der E; rindung verträglichen Datenverarbeitungssystem zu entnehmen sind.

In Fig.2 ist die Kanaleinheit G von Fig. 1 schematisch als Verbindungsglied zwischen den Eingabe- und Ausgabevorrichtungen 41Γ zur Speichersteuereinheit 4 dargestellt. Die Anzahl N der Kanäle ist beliebig, und für die vorliegende Beschreibung sei N gleich 16 angenommen, d. h. daß 16 Kanäle vorhanden sind. Die Kanalsteuerlogik CCL 403' steuert die Kanäle und die Zuteilung ihrer verschiedenen Teile zu bestimmten Kanälen. Die Kanalsteuerlogik 403' weist eine Speicheradressier- und Prioritätsverteiliingseinheit 444 auf, Milche dazu dient, festzulegen, welcher Teil der Kanaisteuerlogik 403' welchem Kanal zugeteilt wird. Außerdem weist &e Kanalsteuerlogik 403'" vier Steuersegmente (Teile) auf, die zur Speicheradressiereinheit 444 gehören. Statt der in Fig.2 dargestellten Unterteilung in vier Segmente sind auch andere Teilungen möglich. Jedes Steuerlogiksegment kann bestimmten Funktionen zugeordnet sein, wobei jedes Segment unabhängig von den anderen Segmenten arbeitet. Entsprechend F i g. 2 wird einer Zustandssteuerlogik 428' ein Befehl über die Eingangs-Sammelschiene 426' für einen spezifisch adressierten Kanal von der Befehlseinheit 8 zugeführt. Die Zustandssteuerlogik 428' adressiert und verändert dann in entsprechender Weise eine der sechzehn Kanalzustandsspeicherstellen in den

Kanalspeichern 448, welche dem adressierten Kanal entspricht. Anschließend führen andere Steuerlogiksegmente die zur Ausführung des von der Befehlseinheit erhaltenen Befehls erforderlichen Operationen aus. Diese Operationen bestehen typischerweise aus einem Zugriff zur Speichersteuereinheit 4 durch die Speichereinheit- oder S-Einheit-Zugriffslogik 430', Steuerwortverarbeitung durch die Operationssteuerung 429' oder Datenübertragung zu einer Steuereinheit 41Γ. Typischerweise verändert jedes Logiksegment 428', 429', "> 430' oder 432' selbst den Kanalzustandsspeicher in den Kanalspeichern 448 bei Ausführung seiner Operationen. Diese Operationen machen typischerweise den Zugriff zu anderen Kanalspeichern im Kanalspeicher 448 erforderlich. '⁵

Der Eingang von der Befehlseinheit 8 von Fig. I über die Sammelschiene 426' erfolgt von einem (nicht dargestellten) EffektivadreBregister, abgekürzt EAR. in der Befehlseinheit, wobei in entsprechenden Zeitpunkten eine Kanalziffer (4 bits niedriger Ordnung eines 8-bit-Byte) erzeugt werden, welche in einem 16 Kanäle aufweisenden System angeben, welcher der 16 Kanäle augenblicklich verarbeitet wird. Der über die Sammelschiene 426' angegebene Kanal wird durch unterschiedliche Kanaieinheitsteile in unterschiedlichen Zeitpunkten verarbeitet. Für eine vorgegebene Übertragung empfängt die Zustandssteuerlogik 428' den Befehl und die Kanalziffer von der Befehlseinheit und verändert die dem betreffenden Kanal zugeordnete Kanalzustandsspeicherstelle, so daß andere Steuerlogiksegmente in ^<0 koordinierter Weise arbeiten. Bei dem hier betrachteten Ausführungsbeispiel mit 16 Kanälen weist der Kanalzustandsspeicl *r 16 Stellen auf, und die über die Sammelschiene 426' dem entsprechenden Kanal zugeordnete Stelle wird durch die Speicheradressierein- ^J5 heii 444 adressiert.

Die durch die Kanaleinheit 6 ausführbaren Operationen umfassen die Informationsübertragung zwischen der Speichersteuereinheit 4 und dem Kanalspeicher 448, sowie Informationsübertragung zwischen dem Kanalspeicher 448 und Eingabe- und Ausgabevorrichtungen über die Eingabe-Ausgabe-Steuereinheiten 411'. Übertragungen zwischen der Speichersteuereinheit und dem Kanalspeicher 448 erfolgen gesteuert durch die Speichereinheit-Zugriffslogik 430'. In entsprechender Weise werden Übertragungen zwischen dem Kanalspeicher 448 und den Eingabe-Ausgabe-Steuereinheiten 411' durch die CTLR-Zugriffsspeicher und Steuerung 432' gesteuert

Die Schieberegister der Kanaleinheit sind wie folgt ^x ausgebildet: In F i g. 3 ist die Kanaleinheit 6 der F i g. 1 und 2 in weiteren Einzelheiten dargestellt, wobei der Kanalspeicher 448 von Fig.2 in 3 voneinander getrennte Teile, und die Steuerlogik in 4 voneinander getrennte Teile dargestellt ist. Die Kanalspeicherteile sind der Schiebekanalzustandsspeicher, abgekürzt SCS-Speicher aus den Stufen oder Schieberegisterspeichern SCSO bis SCS15 einschließlich des Verzögerungsgliedes 431, der Lokale Kanalspeicher oder LCS 406, welcher einen Kanalpufferspeicher oder CBS und einen ^ω Unterkanalzustandsspeicher oder SSS-Speicher enthält sowie der Unterkanalpufferspeicher oder SBS-Speicher 408. Die Steuerlogikteile umfassen die Zustandssteuerungen 430 und die CiCL-Steuerungen 432. Wie F i g. 3 zeigt, umfaßt die Kanaleinheit 6 außerdem Registereinheit 404, einen Datenmanipulator 405 und eine entfernte Anpaß- oder Interface-Logik, abgekürzt RIL 407. Die entfernte Anpaßlogik 407 steht mit mehreren Eingabe-Ausgabe-Steuereinheiten 411 in Verbindung. Die Kanaleinheit 6 verbindet die den Eingabe-Ausgabe-Steuereinheiten 411 zugeordneten Eingabe-Ausgabe-Vorrichtungen mit dem übrigen Teil des in Fig. 1 dargestellten Datenverarbeitungssystems.

Die Kanalsteuerlogik CCl.403 enthält entsprechend der Erfindung einen Schieberegisterspeicher (5CS0 bis SCS15), der für jeden Kanal der Kanaleinheit 6 adressierbar ist. In Fig.3 weist dieser Speir'i_r zur Steuerung und Angabe des Zustands eines adressierten Kanals dienende Zustandsstellen 428, zur Angabe und Steuerung der Operationen von Kanälen dienende Operations- und Steuerlogikstellen oder OCL 429. zur Steuerung des Dateninformationszugriffs zu und von der Speichersteuereinheit von Fig. 1 dienende Datenzugriffssteuerlogikstellen oder DACL-Stellen 430 und zum Zugriff zu Information zu und von den Eingabe-Ausgabe-Steuereinheiten 4ii durch die entfernte Anpaßlogik RIL407 dienende zentrale Anpaßsteuerlogikstellen oder CICL-Stellen 432 auf. Bei d?r hier dargestellten Ausführungsform bestehen die Stufen 428, 429,430 und 432 aus Schieberegisterstufen, welche ihren Inhalt umlaufen lassen. Entsprechend einer anderen AusfUhrungsform kann die Speicherung in den Stufen 428—432 vermittels eines Speichers mit direktem Zugriff erfi.i^-n. Bei jeder Ausführungsform ist jedoch jedem Kanal eine Speicherstelle zugeordnet, und ein entsprechendes Verfahren dient zum Zugriff zu dieser Speicherstelle.

Außerdem umfaßt die Kanalsteuerlogik CCL 403 eine Steuerung 433, welche mit dem Bedienungspult 12 von F i g. 1 zur Ausführung von am Bedienungspult eingegebener Befehle in Verbindung steht.

Das Befehlshalteregister 450 erhält über die Eingangs-Sammelschiene 13 bits Steuerdaten zugeführt, die im BefehishaUcrcgisier 450 vermittels eines Befehls in der mit »C-gültig« bezeichneten Haltesteuerleitung 545 gehalten werden. Die im Befehlshalteregister 450 befindlichen Bits werden abgegeben über die Sammelschiene 455, wobei die Ausgangsbits 12 und 11 dem Unterkanalpufferspeicher 408 zur Steuerung des Speichers 408 in Abhängigkeit von BedienungspuUbefehlen zugeführt werden.

Das Bit 10 vom Register 450 wird dem Lokalen Kanalspeicher LCS 406 zugeführt und steuert den Lokalen Kanalspeicher auf einen Befehl vom Bedienungspult 12.

Die Bits 9. 8 und 7 vom Befehlshalteregister 450 werden den Registern 404 zugeführt und steuern diese mit Eingabeinformation über die Sammelschiene 543.

Die Steuerungen 433 umfassen einen Kanaltaktgeber 454, der durch die Bits 6,5 und 4 vom Befehlshalteregister 450 angesteuert bzw. abgeschaltet wird. Außerdem umfassen die Steuerungen 433 eine Anfangsprogrammladezustandsschaltung oder JPL-Zustandsschahung 453, welche die Kanaleinheit während des IPL-Operationszustands in Abhängigkeit von Bit 3 des Befehlshalteregisters 450 steuert Das Bit 2 vom Register 450 gelangt von diesem als Eingangssignal zur Stufe SCS15 der Zustandsstufen 428. Das Bit 1 des Befehlshalteregisters 450 gelangt als Eingang an die Registerzugriffssteuerungen 452, welche das Laden der Registerschaltung 404 über die Eingangs-Sammelschiene 543 steuern. Das Bit 0 vom Befehlshalteregister 450 gelangt als Eingang an Rückstellsteuerungen 451, welche die Kanaleinheit 6 in Abhängigkeit von Bit 0 des Befehlshalteregisters 450 zurückstellen.

Der Aufbau der Register 404 der Kanaleinheit von

F i g. 3 ist in F i g. 4 in weiteren Einzelheiten dargestellt. Die Register 404 weisen ein 32-bit Speichereinheitsoder SU-Adreßregister 464, ein 32-bit Speichereinheitsoder SU-Datenregistcr 465, ein 32-bit Arbeits- oder W-Register 466, ein 13-bit Lokales-Kanalspeicher-Adreßregister LCS 467 und ein 32-bit Lokales-Kanalspeicher- oder LCS-Datenregister 468 auf. Das W-Register 466 erhält eingangsseitig Information von der S-Einheit über die Eingangs-Sammelschiene 394, und ist ausgangsseitig über die Sammelschiene 424 mit der Eingangsseite des Kanaldatenmanipulators 405 verbunden. Das W-Register 466 ist eingangsseitig außerdem mit dem LCS FD-Register 468 und dem Unterkanalpufferspeicher SBS 408 über die Sammelschiene 423 verbunden. Die Datenwegbreiten sind in dieser Beschreibung der Einfachheit halber allgemein angegeben unter Außerachtlassung von Paritätsbits, die in an sich bekannter Weise vorhanden sind. So sind z. B. für 32 bits 4 Paritätsbits, d. h. jeweils ein Paritätsbit auf ein 8-bit-Byte vorgesehen.

Das Speichereinheits-Adreßregister 464 ist eingangsseitig außerdem mit dem LCS-Datenabrufregister 468 verbunden und liefert ausgangsseitig ein Signal an eine Adressenrückzählstufe 435, der seinerseits eingangsseitig über die Sammelschiene 353 mit einem (nicht dargestellten) Pufferadreßregister in der S-Einheit verbunden ist. Das Adreßregister 464 gibt in Zusammenwirken mit der Adreßeinrückzählstufe 435 die Adresse innerhalb der Speichereinheit an, bei welcher Information gespeichert ist oder von der Kanaleinheit 6 abgerufen wird.

Das Datenregister 465 speichert Daten in die Speichereinheit über den Byteschieber 436 und die Ausgangs-Sammelschiene 358 ein. Die über die Sammelschiene 394 in das Datenregister 465 abgerufenen oder über die Sammelschiene 358 gespeicherten Daten gelangen in diejenige Speicherstelle der Speichereinheit, weiche durch die Adresse in tief Adreß-Sammelschiene 353 angegeben ist.

Die von der Speichereinheit abgerufene Information wird gleichzeitig im W-Register 466 gespeichert, von wo sie über die Sammelschiene 242 zum Kanaldatenmanipulator 405 übertragen wird. Daten vom Kanaldatenmanipulator von Fig.5 gelangen zurück über die Sammelschiene 425 und werden im Datenmanipulator-Ausgaberegister 437 gespeichert. Das Register 437 ist ausgangsseitig mit dem Eingang des DH-Registers 439 verbunden, das seinerseits ausgangsseitig mit dem Eingang des Lokalen-Kanalspeichers LCS 406 und dem Unterkanalpufferspeicher SBS 408 verbunden ist. Außerdem liegt das DH-Register 439 eingangsseitig an dem ILG-Datenregister 438, welches wiederum über die Eingangs-Sammelschiene 415 Daten von der entfernten Anpaßsteuerlogik RIL 407 zugeführt erhält

Die entfernte Anpaßsteuerlogik 407 ist entsprechend der Darstellung in Fig.3 mit den Eingabe-Ausgabe-Steuereinheiten 411 verbunden, so daß folglich die Datenübertragung von den Eingabe-Ausgabe-Vorrichtungen in das Datenverarbeitungssystem durch die ILG-Datenregister 438 erfolgt. Wenn Daten in die Register 404 durch die entfernte Anpaßlogik 407 eingegeben werden, durchlaufen sie das ILG-Datenregister 438 und das DH-Datenregister 439 zum Lokalen-Kanalspeicher oder dem Unterkanalpufferspeicher, bevor sie weiter in das Datenverarbeitungssystem übertragen werden. Wenn information aus den Registern 404 in die Eingabe-Ausgabe-Vorrichtungen übertragen werden soll, erfolgt der Informationszugriff zum Lokalen-Kanalspeicher über die Sammelschiene 421, wobei die Information im Lokalen-Kanalspcicher-FD-Register 468 gehalten wird, dessen Ausgang als Eingang zum ILP-Datenregister 440 verbunden ist. Vom ILP-Datenregister 440 werden für die zu einer Eingabe-Ausgabe-Vorrichtung zu übertragenden Daten jeweils ein oder zwei bytes in jedem Zeitpunkt durch den Bytewähler 441 vom Register 440 ausgewählt. Die Ausgangs-Sammelschiene 416 am Bytewähler 441 weist

ίο 16 Datenbits auf, nämlich 8-bit-Sammelschienen (zuzüglich Paritätsbit.), welche als Eingang an die entfernte AnpaOlogik 407 geschaltet sind.

Kurz gesagt dienen die Register 404 dazu, von der S-Einheit über die Sammelschiene 394 abgerufene Daten zu speichern oder über die Sammelschiene 358 Daten in die Speichersteuereinheit an einer Adreßstelle derselben einzuspeichern, welche durch die Adresse in der Sammelschiene 353 angegeben ist. Die zwischen den Registern 404 und der S-Einheit übertragene Information wird außerdem im Lokaien-'Kanaispeicher 406 oder im Unterkanalpufferspeicher 408 über die Sammelschienen 419 an einer durch die Sammelschiene 420 angegebenen Adresse gespeichert, wobei der Zugriff zurück in die Register 404 von diesen Speichern über die Sammelschienen 421 und 423 erfolgt. Zur Datenübertragung zwischen den Registern 404 und Eingabe-Ausgabe-Vorrichtungen erfolgt die Informationsausgabe durch die entfernte Anpaßlogik über die Sammelschiene 416, mit Eingabe in die Register 404 von der entfernten Anpaßlogik.

Außer den vorstehend angegebenen Funktionen weisen die Register 404 eine Abfrageschaltung 472 auf, welche über eine Sammelschiene 473 am Eingang einer Abfrageschaltung liegt.

Die Abfrageschaltung 472 tastet die aktiven Signalzustände auf den Sammelschienen 423, d. h. nicht den Zustand von Signalen in Halteschaltungen ab.

in Fig.5 ist der Kansldaicnrnsnipulstcr 5 der Kanaleinheit von Fig.3 in weiteren Einzelheiten dargestellt. Der Datenmanipulator 405 erhält das 32-bit Eingangssignal über die Sammelschiene 424 zugeführt, welche mit vielen Stellen innerhalb des Datenmanipulators 405 verbunden ist. So ist die Eingangs-Sammelschiene 424 mit dem Eingang von Zustandsregistern 476, den Kennzeichenbits 477 und dem Befehlsregister 446 verbunden.

Die Zustandsregister 476 dienen zum Halten von Zustandsinformation über den Betrieb der Register und Kanäle innerhalb der Kanaleinheit 6 von Fig.3. Die Zustandsregister 476 sind mit den Eingängen von Einwahlgattern 487 verbunden und bilden einen Teil des Eingangs zur OCL 429 als Teil der Sammelschiene 498. Die Kennzeichenbits 477 dienen als Speichervorrichtungen zur Anzeige bei Auftreten bestimmter Funktionen und sind in gleicher Weise über die Sammelschiene 498 mit einem Eingang der Operationssteuerlogik OCL verbunden. Das Befehlsregister 446 hält Befehlswörter und stellt diese durch Gatter 487 zur Verfügung. Außerdem wird der Inhalt des Befehlsregisters 446 in einer Umkodierlogik 478 in ein geeigneteres Format umkodiert und dann als Eingangssignal über die Sammelschiene 498 an die Operationssteuerlogik OCL angelegt

Die Eingangs-Sammelschiene 424 ist außerdem mit der Unterkanalzustandslogik 482 verbunden, welche dazu dient in Beziehung zur Unterkanalinformation stehende Information zu steuern und analysieren, die im Unterkanal Zustandsspeicher SSS gespeichert ist der

einen Teil des Lokalen-Kanalspeichers 406 bildet, indem Zugriffe zum SSS auf der Grundlage des fortschreitend zunehmenden Inhalts des Gerätadreßregisters 479 erfolgen. Die Zustandslogik 482 sucht die Information in der Sammelschiene 424 für den Unterkanal höchster Priorität ab. Die Unterkanalzustandslogik 482 steht mit der Operatiorssteuerlogik OCL an deren Eingang über die Sammelschiene 497 in Verbindung und erhält ein Ausgangssignal von der OCL über die Sammelschiene 499. Außerdem erstellt die auf die Information in der Sammelschiene 482 und das Gerätadreßregister 497 ansprechbare Unterkanalzustandslogik 482 eine Priorität, welche als Eingangssignal an die Einwahlgutter 487 zur Speicherung in den Unterkanalzustandsstdlen des Lokalen-Kanalspeichers 406 angelegt wird. ^|5

Die Sammelschiene 424 ist außerdem eingangsseitig mit dem Gerätadreßregister 479 verbunden, wenn dieses Register dazu benutzt wird, anzugehen. wRlrhps Gerät gesteuert durch die Kanaleinheit von Fig.3 verarbeitet werden soll. Das Gerätadreßregister 479 wird außerdem unmittelbar von dem (nicht dargestellten) Effektivadreßregister über die Sammelschiene 426 geladen. Die Gerätadresse in der Sammelschiene 426, welche als Eingang an das Gerätadreßregiüter 479 angelegt wird, beträgt 8 bits. Diese 8 bits werden zusammen mit 4 bits hoher Ordnung, welche zur Angabe der Kanalziffer dienen, als Eingangssignal über die Sammelschiene 426 an den Steuermultiplexcr 704 in der Zustandslogik 428 von F i g. 6 angelegt.

Das Gerätadreßregister 479 wird in Zuwachsbeträgen von jeweils 8 durch den +S-Erhöher 480 auf den letzten Stand gebracht, welcher ein Ausgangssignal vom Register 479 erhält und ein neues Eingangssignal an das Register 479 bildet. Ein Vergleicher 481 erhält ein Eingangssignal vom Register 479 und von der Eingangs-Sammelschiene 424 und stellt fest, ob das Gerätadreßregister 479 das gleiche Gerät wie das in der Sammelschiene 424 angegebene angibt. Das Ergebnis des Vergleichs im Vergleicher 481 wird in einem Register 486 gespeichert, dessen Ausgang über einen Teil der Sammelschiene 198 mit der Operationssteuerlogik OCL verbunden ist

Die Sammelschiene 424 dient außerdem als ein Eingang zum Datenmanipulator-Addierwerk 483, welcher außerdem ein Eingangssignal über die Sammelschiene 492 von der Datenzugriffssteuerlogik DACL für Datenübertragungen zwischen der S-Einheit und Kanalspeichern zugeführt erhält Das Addierwerk 483 ist ausgangsseitig über Hauptspeicheradressen der Sammelschiene 492 mit den Einwahlgattern verbunden ' und zählt Daten in den Lokalen-Kanalspeicher 406 und den Unterkanalpufferspeicher 408 der Kanalspeicher, zu welchen in Verbindung mit Informationsübertragungen ein Zugriff erfolgen muß. Das Addierwerk 483 erhält außerdem ein Eingangssignal von einem Zusatz- oder Hilfsgenerator 491 zugeführt, der gesteuert über die Eingangs-Sammelschiene 497 durch die Operationssteuerlogik die Adresse innerhalb des Kanalspeichers zu Ende eines Verfahrensganges in Verbindung mit einem Kanal korrigiert Die durch das Addierwerk 483 jeweils ausgeführte Addition oder Funktion wird durch ein Datenmanipulator-Funktionssteuergerät 490 vorgegeben, dessen Steuerfunktionen durch die Operationssteuerlogik OCL in der Eingangs-Sammelschiene 4% von dem Steuerpunktdekodierer 706 der Operationssteuerlogik vorgegeben sind Die 6 Eingänge in der Sammelschiene 496 von der Operationssteuerlogik sind korrekte Zählung, Hilfszählung, korrekte Daten, Hilfsdaten, Erhöhung um 4 und Erhöhung um 8. Das Eingangssignal über die Sammelschienen 492 von der DACL gibt an. ob addiert oder substrahiert werden soll, sowie den jeweiligen Betrag.

Die DMOR-Einwahlgatter 487 erzeugen die Ausgänge auf der 32-bit-Sammelschiene 425, die als Eingang zum Datenmanipttlator-Ausgaberegister 437 in der Registereinheit 404 von Fig.4 dient. Der Inhalt der 32 bits wird ausgewählt und gesteuert durch die vVählsteuerungen 488 formuliert. Die Wählsteuerungen 488 wählen Information von der Eingangs-Sammelschiene 424, von der Unterkanalzustandslogik 482, von den Zustandsrcgistern 476, von den Gerätadreßregister 479, von dem DM-Addierwerk 483, von dem Befehlsregister 446 und von der Eingangs-Sammelschiene 475 aus.

Die Eingangs-Sammelschiene 475 zu den Einwahlgattern 487 erhält 8 bits, welche jeweils aus der Kanal7|ffprinformation, der Kennzeichenregistsrinformation tu ύ der Kanalzustandsinformation bestehen. Außerdem erhält die Sammelschiene 475 vier Datenbus zugeführt, welche die neue Unterkanalzustandsinformation in der Sammelschiene 497 von der Operationssteuerlogik betreffen. Weiterhin erhält die Sammelschiene 475 Eingangsinformation von der Sammelschiene 495, die von dem Zustandsausrechner 703 von F i g. 6 stammt.

Der Schiebekanalzustandsspeicher der Kanaleinheit hat folgenden Aufbau: Wie aus Fig. 6 ersichtlich, besteht der Kanalzustandsspeicher aus Schieberegisterstufen 710, von denen jeweils eine für jeden Kanal vorgesehen ist. Die Schieberegisterstufen 710 umfassen einen Schiebekanalzustands- oder SCS-Speicher, welcher den Zustand jedes Kanals feststellt und angibt, welcher Kanal für die Zuteilung zur Kanalsteuerlogik CCL zur Verfügung steht. Die jeweils mit SCSO, SCS1. ..., SCS15 bezeichneten 16 Schieberegisterstufen 710 enthalten jeweils in jedem vorgegebenen Zeitpunkt Information in Verbindung mit einem entsprechenden einzigen Kanal CHO, CH1,.., CH15. Während eines Anfangstaktes in einem Zeitpunkt er.fhält 5CS0 Information in bezug auf CHO, SCSX enthält Information in bezug auf CH1 usw., und SCS15 enthält Information in bezug auf CH15. Während des nächsten Taktimpulses enthält 5CS0 Information in bezug auf CH15, 5C51 enthält Information in bezug auf CH14. Bei jedem nachfolgenden Taktimpuls wird die Kanalinformation durch die Stufen 710 in bekannter Schieberegisterart fortgeschaltet Nach 16 Taktimpulsen befindet sich die Information wiederum an der gleichen Stelle wie beim ersten Taktimpuls. Der (hier nicht dargestellte) Takteingang an den einzelnen Schieberegisterstufen 710 ist in an sich bekannter Weise ausgebildet

Die Kanalsteuerlogik CCL von F i g. 3 ist ebenfalls in Fig.6 in weiteren Einzelheiten dargestellt. Wie aus F i g. 6 ersichtlich, stellen die Zustandssteuerung 428, die Operationssteuerlogik OCL 429, die Datenzugriffssteuerlogik DACL 430 und die zentrale Anpaßsteuerlogik CICL 432 die Hauptbestandteile der Kanalsteuerlogik dar. Jedes dieser Bauglieder läßt sich jeweils in einem Zeitpunkt einem Kanal zuordnen, wobei jedes Bauglied einem anderen Kanal als die anderen Bauglieder zugeordnet werden kann.

Der erste Teil der Kanalsteuerlogik CCL 403 befindet sich in der Zustandsschaltung 428, welche auf die Stufen 5CS15 und 5CS0 des Kanalzustandsspeichers ansprechbar ist Der Stufe 5CS15 wird ein Eingangssignal von der Stufe SCS14, ein Eingangssignal von dem Befehlshalteregister 450 von Fig.3 über Sammelschie-

ne 712 uid ein von dem Bedienungspult 12 von F i g. 1 stammendes Eingangssignal über Sammelschiene 542 zugeführt.

Die Information in Stufe SCS15 liefert während jeder vorgegebenen Taktperiode ein Eingangssignal zu dem Zustandsausrechner 703, wobei die Zustandsnachbildung entsprechend festverdrahteten Eingabenlauf den Sammelschienen 708 die Zustände der Kanaleinheiten wiederherstellt und die Ergebnisse in 5CS0 speichert. Außerdem liefert der Zustandsausrechner 703 durch Register 702 ein Eingangssignal zur Sofortprioritätlogik 714, welches den Zustand des dem Inhalt von SCSIS zugeordneten Kanals angibt. Gleichzeitig erhält der Steuermultiplexer 704 die 4-bit-Kanaladresse über die Eingangs-Aut-gangs-Sammelschiene 426 von dem (nicht dargestellten) Effekiivadreßregister EAR der Befehlseinheit von F i g. 1 zugeführt. Weiterhin erhält der Steuermultiplexer 704 Operationskode- und Unterbrechungsinformation über Sammelschiene 426 zugeführt, die durch Register 7Ö2 zur ÖCL-Sofortprioritätiogik 714 gelangt. Außer dem Eingangssignal von der Befehlseinheit über die Sammelschiene 426 liefert der Steuermultiplexer 704 Steuerinformation zurück zur Bcfehlseinheit über die Sammelschiene 716, wodurch Zustandskode eingestellt werden und angezeigt wird, wann die von der Befehlseinheit angegebenen Operationen beendet sind. Der Steuermultiplexer 704 erhält den Zustandskode und die Operationsbeendigungsinformation über Eingänge von der OCL-Sofortprioritätlogik 714 und von der OCL-Verfahrenslcgik 719 zugeführt.

Die Information in der Stufe SCS15 wird während jedes Taktes in die Stufe 5CS0 durchgeschaltet und in dieser während eines Taktes gehalten. In entsprechender Weise erhält die Stufe SCS15 neue Information während jedes Taktes von der Stufe SCS14 zugeführt und hält diese.

SCSO liefert ein 46-bit-Eingangssignal zur OCL-So-

ί_η.»_η.:_η_:·^·ι :ι. ίιλ γλ:_α c*r *—: :»:;«ι_Λ»:ι, ·ίιλ

ivn ujt ΐυι iiaiiwgirv / it. L-ric ουιυι ipiiuutaiiugm t «-τ wartet den Umlauf der Umlaufstufeninformation in den Schieberegisterstufen 710 so lange ab, bis die Information für den durch die 4-Kanal-Bits in der Sammelschiene 426 angegebenen Kanal zur Stufe SCS1 gelangt ist. Wenn sich die Zustandsinformation des adressierten Kanals in SCSI befindet, gibt die Logik 714 die auszuführende Information an. Wenn der durch die Zustandsschaltung 428 bestimmte, adressierte Kanal ansonsten unbelegt ist, bewirkt die Operationssteuerlogik OCL 429 die Kopierung des Inhalts von SCS1 in das OCL-Funktionsablaufregister 721, abgekürzt OCLSR. Gleichzeitig bewirkt die OCL-Sofortprioritätlogik 714 das Durchschalten eines »Befehls« in das OCL-Sofortregister 722, abgekürzt OCLIR. Das Register 722 bewirkt durch einen Ausgang, daß die OCL-Ergebnislogik 725 die Kanalzustandsinfomation für den adressierten Kanal, welche sich in diesem Zeitpunkt in SCSI befindet, von »unbelegt« zu »Operationsvorgang« verändert. Die Änderung von unbelegt zu Operationsvorgang erfolgt dann, wenn die Information in SCS1 durch die Ergebnislogik 725 zu SCS 2 durchgestaltet wird.

Wenn die Information in SCS 2 anzeigt, daß der Zustand eines Operationsvorgangs besteht enthält das Funktionsablaufregister 721 Information über die ausgeführte Operation und ausreichend weitere Informationen, um diese Operation einzuleiten. Während dieses Zeitpunkts wartet die Befehlseinheit für ein Rücksignal in den Sammelschienen 716, wodurch die Befehlseinheit angesteuert wird, um mit der Befehlsverarbeitung im Befehlsstrom fortzufahren. Die OCL-Verfahrenslogik 719 mit ihrem Eingang vom Funktionsablaufregister 721 analysiert den Inhalt des Registers 721 und leitet einen Ablauf ein, durch welchen ein Zugriff zum Kanalspeicher (einschließlich des Lokalen-Kanalspeichers 406 und den Unterkanalpufferspeic'-.ers 408) erfolgt. Der Zugriff zu diesen Kanalsp2ichern erfolgt zwecks Gewinnen und Halten des Zustands des adressierten Unterkanals. Der Unterkanal wird durch

ίο den Datenmanipulator mit seiner 8-bit-Gerätziffer wie dargestellt als Eingangssignal auf der Sammelschiene 426 und in Verbindung mit F i g. 5 beschrieben angegeben. Die Identität des Unterkanals wird im OCL-LCSAR-Adreßgenerator 728 ausgerechnet, wozu die Information im Gerätadreßregister 479 und die Information im OCLSR 721 benutzt wird. Die OCL-Verfahrenslogik 719 leitet durch die Register PRTR 724 die Abläufe im ICL-Sequenzer 726 ein. Der OCL-Sequenzer 726 weist fortlaufende Logikroutinen

iö oder -programme zur Ausführung von Steuerfunktionen vermittels des OCL-Steuerpunktdekodierers 706 auf, wodurch die Register 404 von F i g. 4, der Datenmanipulator von Fig.5 und die 4 Bestandteile 428, 429, 430 und 432 der Kanalsteuerlogik von F i g. 6 zur Ausführung ihrer erforderlichen Funktionen gebracht werden.

Wenn die Verfahrenslogik 719 bewirkt hat, daß der OCL-Sequenzer 726 einen bestimmten Verfahrensgang auslöst befindet sich die Verfahrenslogik 719 in einem Wartezustand, in welchem sie die Beendigung dieses Verfahrensganges abwartet. Wenn die Verfahrenslogik 719 über die Eingangs-Sammelschiene 498 ein Signal erhält, durch welches angezeigt ist, daß ein eingeleiteter Verfahrensgang beendet worden ist, erfolgt eine Entscheidung, ob und ggf. welcher Verfahrensgang als nächster folgt. Sobald sämtliche durch die Logik 719 vorgegebenen Verfahrensgänge ausgeführt worden sind, gibt die Verfahrenslogik 719 diesen Zustand vermittels eines Signals an die Ergebnislogik 725 an.

Wenn die zugeordnete Kanaluiformation im Funktionsablaufregister 721 ebenfalls in die Stufe SCSI verschoben wird, verursacht die Ergebnislogik 725 eine Veränderung in der Kanalzustandsinformationseinstellung von »Operationsvorgang« zu »AnfangswahN. Als Teil eines Verfahrensganges adressiert der OCL-LCSAR-Adreßgenerator 728 über die Ausgangs-Sammelschiene 729 in das LCS-Adreßregister 467 in der Registereinheit 404 von Fig.4. Die im Register 467 gehaltene Adresse wird dann dazu benutzt, den Zugriff

so zur entsprechenden Stelle im LCS 406 oder im SBS 408 zu erhalten, welche beide in F i g. 3 dargestellt sind.

Die Kanalzustandsinformation sämtlicher Kanäle, welche in der vorstehend beschriebenen Weise von Zeit zu Zeit verändert wird, wird durch die Stufe SCS 2 übertragen, wobei die Datenzugriffssteuerlogik 430 den Inhalt der Stufe während jeder Periode abtastet Wenn die Information in SCS 2 anzeigt daß eine Übertragung zwischen dem Kanalspeicher und der Speichereinheiterforderlich ist lädt die DACL-Prioritäts- und Ergebnislogik 734, sofern diese nicht belegt ist, die entsprechende Information in das NR-Register 735, von welchem diese in das PR-Register 736 übertragen wird. Das NR-Register 735 gibt die nächste Übertragung an, während das PR-Register 736 die jeweils stattfindende Übertragung angibt Das PR-Register 736 steuert durch seinen Eingang zur DACL-Wirkungslogik 739 Übertragungen zwischen der Speichereinheit und dem Kanalspeicher. Das Register 737 speichert Information über die letzte

Übertragung und gibt durch seinen Ausgang zur Prio'ritäts- und Ergebnislogik 734 an, wann die gewünschte Übertragung beendet ist Die Logik 734 speichert im geeigneten Zeitpunkt in der^tufe SCS3 eine Anzeige, da3 die entsprechende Übertragung beendet ist

In entsprechender Weise ist die zentrale Anpaßsteuerlogik 432 auf die Stufen SCS3 bis 5CS14 ansprechbar, durch weiche Zustandsinformation für sämtliche Kanäle in der vorstehend beschriebenen Weise verschoben wird. Das CICL-Sequenzeinleitungsregister oder CICL-ISR 756 erhält Eingangssignaie entweder von der Stufe SCS 2 oder von der Stufe SCSlO zugeführt, was jeweils von der Ansteuerung der Gatter 751 bis 754 abhängig ist

Die die Gatter 751 bis 754 durchlaufende Information in das CICL-Seqnenzeinleitungsregister 756 gelangt als Eingang zur CICL-Steuerlogik 757. Die Gatter 751 bis 754 werden gesteuert über Leitungen 770 und 771 von der entfernten Anpaßlogik RIL von Fig.3. Sie legen fest, welcher der beiden Eingänge (SCS 2 oder 5CS10) an das Register 756 gelangt Der jeweils den Zugriff zum Register 756 erhaltenen Kanal bewirkt daß die Steuerlogik 757 Übertragungen zwischen dem Kanalspeicher und den Eingabe-Ausgabe-Steuervorrichtungen durch die entfernte Anpaßlogik RIL einleitet

Die Arbeitsweise der Kanalvorrichtung soll nunmehr anhand eines typischen »Start-Eingabe-Ausgabe-Schnellfreigabe-Befehls«, abgekürzt SIOF-Befehl beschrieben werden. Im Anfangszustand sind sämtliche Kanäle, d. h. bei dem hier betrachteten Ausführungsbeispiel 16 Kanäle unbelegt und müssen durch die Anfangsprof-Rmmladung IPL oder stattdessen auch durch einen Rückstellbefehl in Betrieb gesetzt werden. Wenn die Anfangsprogrammladung ausgeführt wird, werden Befehle in den Hauptspeicher geladen, und Befehle werden von der Befehlseinheit abgerufen und verarbeitet Als Teil der Anfangsprogrammladung verursacht jeder Eingabe-Ausgabe-Befehl wie z. B. der SIOF-Befehl im Speicher eine Kanalbefehlsfolge, welche effektiv ein Kanalprogramm darstellt. Außerdem bringt die Anfangsbelastung einen Zeiger in eine feste Speicherstelle wie z. B. Speicherstelle 72 bei dem hier betrachteten System, welche die Stelle des ersten Befehls in der Kanalbefehlsfolge angibt Wenn der Start-Eingabe-Ausgabe-Befehl von der Befehlseinheit abgerufen wird, wird das Effektivadrefregister mit Information geladen, die der Kanaleinheit über die Sammelschiene 426 in der bereits beschriebenen Weise zugeführt wird. Die Kanaleinheit erkennt den Start-Eingabe-Ausgabe-Befehl in der Zustandslogik und wartet ab, daß die adressierte Kanalinformation, weiche durch die Stufen 5CS0 bis 5CS15 umläuft, an der Stelle SCS1 ankommt, wobei die Sofortverfahrenslogik benachrichtigt wird, wenn der entsprechende der 16 Kanäle an der SCS I-Stelle ankommt Wenn beispielsweise angenommen wird, daß der Zustand des adressierten Kanals unbelegt ist, läßt die Operationssteuerlogik den Inhalt von SCS 1 in das Funktionsablaufregister 721 eintragen, während die Ergebnislogik 725 den Kanalzustand (von beispielsweise Kanal 5) verändert und durch Halten in SCS 2 den Operationsvorgang anzeigt. Während jedes Taktes wird die Kanalinformation jeweils eine Stufe durch die Stufen 710 fortgeschaltet, so daß nach 16 Perioden jede Kanalinformation durch sämtliche Stufen SCS1 bis SCS15 durchgeschaltet worden ist.

Für einen Start-Eingabe-Ausgabe-Befehl wird die Kanalinformation weiterhin durch die Stufen 710 fortgeschaltet wobei die Operationssteuerlogik 429 auf einen bestimmten Kanal wie z. B. hier Kanal 5 einwirkt Während die Logik 429 zur Verarbeitung auf Kanal 5 geschaltet ist können die anderen Teile der Kanalsteuerlogik (Zustand-DACL, CICL) zur Verarbeitung in anderen Kanälen als Kanal 5 verwendet werden.

Fü> einen SIOF-Befehl wartet die Befehlseinheit daß die Kanaleinheit und insbesondere die Operationssteuerlogik ihren Teil der Kanalfunktionsbearbeitung

ίο beendet Insbesondere für einen SIOF-Befehl ist die Operationssteuerlogik verantwortlich für das Abrufen eines Kanaladreßworts in den Kanalpufferspeicher mit Prüfung, daß der Unterkanalzustandsspeicher zur Verarbeitung des identifizierten adressierten Geräts zur

«5 Verfügung steht Wenn nun angenommen wird, daß der angegebene Unterkanal aus Gerät 25 besteht (wobei indirekt ein Unterkanal angegeben ist) speichert die Verfahrenslogik 719 nach Zugriff zum Kanaladreßwort und Auffinden der Adresse des ersten Kanalbefehlsworts Befehlszeiger in den tCanalpufferspeicher des LCS und führt Gültigkeitsprüfungen an der Information aus. Bei Ausführung ihrer Funktionen benutzt die Operationssteuerlogik gemeinsame Datenwege und Speicher zur Überwachung der Funktionen.

Mit dem Zugriff zum ersten Kanalbefehlswort gibt die Verfahre:.ilogik 719 an den Steuermultiplexer 704 an, daß der SlOF-Befehl der Befehlseinheit des Datenverarbeitungssystems ausgeführt worden ist wie auf der Rückleitung 716 angezeigt ist Dabei kann die Befehlseinheit mit der Verarbeitung weiterer Befehle in ihrem Befehlsstrom fortfahren.

Mit der Abrufung des ersten Kanalbefehlsworts zeigt die Verfahrenslogik 719 der Ergebnislogik 725 an, daß der Anfangsauswählzustand für den zugeordneten Kanal 5 in die Daten eingetragen werden sollte, welche von SCSI zu SCS2 übertragen werden, wenn die Information von Kanal 5 während des normalen Verschiebungstakts wiederum in die SCSI geladen wird. Wenn die CICL-Logik 432 in der Logik 757 den Anfangsauswählzustand irgendeines Kanals feststellt, verursacht sie einen Kanalpufferspeicher- oder CBS-Zugriff, um eine Gerätadresse und einen Befehl zu erhalten, und diese der korrekten physikalischen Anpaßschaltung und dem korrekien Eingabe-Ausgabe-Steuergerät über die entfernte Anpaßlogik 407 von F i g. 3 zuzuführen.

Wenn angenommen wird, daß der erste Befehl Informationen von der Steuereinheit zum Hauptspeicher Obertragen soll, manipuliert die CICL die

SO Steuerleitungen, und der LCS überträgt Daten von den Eingabe-Ausgabe-Steuervorrichtungen zur LCS. Die CICL hält vermittels der Steuerlogik 757 und der Ausgangs-Sammelschiene 780 zu der entsprechenden Kanalstufe SCS4 oder SCS12 den Wert fest, an welcher Stelle der LCS die übertragenen Daten enthält. Wenn ausreichend viele Daten in den LCS aufgenommen worden sind, erkennt die DACU daß eine Übertragung zum Hauptspeicher erforderlich ist, indem der Zustand von Kanal 5 wie dieser im SCS 2 erscheint

Μ verdeckt wird. An dieser Stelle verursacht die DACL eine Datenübertragung von dem LCS in den Hauptspeicher. Sobald sämtliche Daten übertragen worden sind oder die Operation in anderer Weise beendet worden ist, wird diese Tatsache durch die Operationssteuerlogik festgestellt, welche zur Vorbereitung des Programms und ansonsten zur Beendigung der Operation ihrerseits Operationen ausführt und bewirkt, daß die Ergebnislogik 725 auf den Kanalzustand einwirkt, so daß

anschließend der Kanal 5 unbelegt ist Danach steht Kanal 5 wiederum zur Informationsübertragung von den Eingabe-Ausgabe-Steuereinheiten zu der Speichereinheit zur Verfugung.

Das vorstehende Beispiel ist zwar nun auf einen einzigen Kanal, nämlich Kanal 5 gerichtet, es ist jedoch offensichtlich, daß die verschiedenen Teile der Kanalsteuerlogik bei der Obertragungsoperation an Kanal 5 gleichzeitig auch auf andere Kanäle einwirken können. Wenn so beispielsweise die Zustandslogik 428 auf den Kanal 5 einwirkt, kann die OCL-Logik 429 auf die Steuerinformation für einen anderen Kanal einwirken, während gleichzeitig die DACL-Logik 430 einen dritten Kanal und die CICL einen vierten Kanal verarbeitet. Da jeder Teil der Kanalsteuerlogik 403 zur Verfugung gestellt wird, nimmt er ein Eingangssignal von dem Schiebekanalzustand SCS auf und beginnt mit der Verarbeitung eines entsprechenden Kanals.

Bei dem erfindungsgemäßen Datenverarbeitungssystem erfolgt die Adreßflbersetzung oder -umsetzung durch Behandlung der von den Kanalbefehlswörtern CCW gelieferten und ein Kanalprogramm bildenden Adressen als logische Adressen, wenn die dynamische Adreßübersetzungsvorrichtung im Betrieb ist Eine logische Adresse wird während einer Speicherreferenz in eine entsprechende echte oder Sofortadresse übersetzt, welche eine Stelle im physikalischen Speicher bezeichnet Die Obersetzung erfolgt in als Segmente bezeichneten Adressenblöcken, wobei die Segmente weifer in Seiten bezeichnete Blöcke unterteilt sind.

Ein Segment ist ein Block aus aufeinanderfolgenden logischen Adressen, welche 65 536 oder 1 048 576 bytes umfassen und beginnt mit einer Adresse, die ein Vielfaches ihrer Größe ist. Die Größe des Segments wird durch Bits 11 und 12 des Steuerregisters 0 gesteuert

Eine Seite ist ein Block fortlaufender Speicherung mit 2048 oder 4096 bytes und beginnt mit einer Adresse, die ein Vielfaches ihrer Größe ist. Die Größe der Seite wird durch Bits 8 und 9 des Steuerregisters 0 gesteuert.

Die logische Adresse ist demzufolge in ein Segmentindexfeld, ein Seitenindexfeld und ein Bytesindexfeld unterteilt. Die Größe dieser Felder hängt von der Segment- und Seitengröße ab.

Für eine Segmentgröße aus 65 536 (64 K) bytes umfaßt der Segmentindex die am weitesten links stehenden 8-bit-Stellen, nämlich Bitstellen 8-15. Der Seitenindex beginnt mit der Bitsiclle 16 und läuft für Seiten mit 4096 (4 K) bytes bis Bitstellung 19, und für Seiten mit 2048 (2K) bytes bis zur Bitstellung 20. Der Byteindex umfaßt die übrigen 11 oder 12 Bitstellen niedriger Ordnung.

Für eine· Segmentgröße aus 1048 576 (IM) bytes besteht der Segmentindex aus 4 bits und erscheint in den Bitstellen 8-11. Der Seitenindex beginnt mit Bitstelle 12 und erstreckt sich für eine Seite mit 4096 bytes bis zur Bitstelle 19, und für eine Seite mit 2048 bytes bis zur Bitstellc 20. Der Byteindex umfaßt die übrigen 11 oder 12 Bitstellen niedriger Ordnung der logischen Adresse.

Für jedes vorgegebene Programm sind die logischen Adressen fortlaufend. Die entsprechenden Sofortadressen können jedoch in nicht hintereinander anschließenden physikalischen Adressen angeordnet sein. Die dynamische Adreßübersetzung gewährleistet, daß die korrekte echte Adresse erhalten wird, unabhängig davon, an welcher Stelle sie sich im Datenverarbeitungsspeicher befindet. Außerdem kann jeder einzelne Benutzer bei Verwendung des Datenverarbeitungssystems durch mehrere Benutzer die gleichen logischen Adressen für unterschiedliche Programme benutzen. Das System hält die Programme getrennt voneinander und gewährleistet, daß unterschiedliche Einträge in den Segment-' und Seitentabellen für jeden Benutzer vorhanden sind. Demzufolge speichert jeder Unterkanal auch bei Benutzung der gleichen logischen Adressen durch getrennte Benutzer unterschiedliche Zeiger für seine eigenen Obersetzungsparameter, wodurch ge währleistet ist, daß keine Interferenz zwischen mehre ren Benutzern auftreten kann.

Die zur Addition der Segmentfelder in die logische Adresse eines CCW dienende Vorrichtung befindet sich in der in F ϊ g. 7 dargestellten Speichersteuerefaiheit Die Einzelheiten und die allgemeine Arbeitsweise der in Fig.7 dargestellten Speichersteuereinheit sind in der DE-OS 23 53 258 ausführlich erläutert DgEi ist zusätzlich auszuführen, daß die S-Einheit ein Unterkanalübersetzungswort- oder STW-Register 326 aufweist welches die nachstehend beschriebenen Unterkanalübcrsctzüügswörter speichert Der Ausgang des Unterkanalübersetzungswortregisters 326 ist als ein Eingang an das Übersetzungs-Addierwerk 327 geschaltet Dem Übersetzungs-Addierwerk 327 wird außerdem über die Sammelschiene 353 das Ausgangssignal der Speichereinheit Adreßregister 464 und der Adressenrückzählstufe 435 von Fig.4 zugeführt. Weiterhin erhält das Übersetzungs-Addierwerk 327 einen Eingang über die Sammelschiene 394 von dem Kanalwortregister 390.

Der Ausgang des Addierwerks 327 über die Sammelschiene 397 gelangt als Eingang an das Pufferadreßregister BAR 363. Die Ausgangs-Sammelschiene 397 am Addierwerk 327 ist außerdem als Eingang an das Kanalwortregister 390 geschaltet Der Ausgang des

Kanalwortregisters 390 liegt einerseits über die Sammelschiene 394 als Eingang am Addierwerk 327 und

andererseits als Eingang am Arbeitsregister der in

F i g. 4 dargestellten Register und dem DH-Register 439. Die dynamische Adreßübersetzung für Kanäle

ermöglicht der Kanaleinheit die Benutzung von entweder echten oder logischen Adressen für Daten- und Befehlswörter.

Jeder Unterkanal kann entweder im echten oder im logischen Zustand arbeiten.. Die beiden Befehle »übertragen virtuell und halten«, abgekürzt TVL und »übertragen und halten«, abgekürzt TL, werden von der Kanaleinheit angenommen und zur Steuerung dieser Betriebsweisen benutzt. Ein K.anal beginnt mit seiner Operation im echten Betriebszustand, fr-h. zunächst werden das Kanaladreßwort CAW und das Kanalbefehlswort CCW und Daten als physikalische Stellen (mit echten Adressen) adressiert, wenn ein Eingabe-Ausgabe-Befehl in der Befehlseinheit die Kanaloperation auslöst. Ein Kanalprogramm, das aus einem Strom aus Kanalbefehlswörtern CCW besteht, kann den Betriebszustand des Kanals von echt zu logisch durch Ausführung eines TVL-Befehls verändern. Bei Betrieb im logischen Zustand verarbeitet ein Kanal sämtliche Daten und CCW-Referenzen unter Verwendung logi scher Adressen, Sobald ein Kanal durch Ausführung eines TVL-Befehls in den logischen Zustand gelangt ist, kann ein Kanalprogramm den logischen Raum weder verändern, noch zum echten Zustand zurückführen.

Sobald ein Kanal mit seinem Betrieb im echten

Zustand begonnen hat, kann ein Kanalprogramm seinen Adressenzustand durch Ausführung eines TL-Befehls halten. Ein TL-Befehl verhindert die anschließende Ausführung von TVL- oder TL-Befehlen während

dieses Kanalprogramms.

Ein im logischen Betrieb arbeitender Kanal interpretiert sämtliche Adressen als logische Adressen, ausgenommen solche für ständig zugeteilte Stellen. Die Obersetzungsmöglichkeit angsbende Obersetzungsparameter werden einem Unterkanal zugeführt, wenn ein TVL-Befehl herausgegeben wird, und sind in einem Unterkanal als Unterkanalübersetzungswort oder STW aus 32 bits enthalten.

Bits 0—7 des STW geben die Segmenttabellenlänge an, wobei 64 bytes als eine Einheit erscheinen. Daher ist die Segmenttabellenlänge in Einheiten von jeweils 64 bytes veränderlich. Dieses Feld wird dazu benutzt, um anzuzeigen, ob ein durch die Segmentadresse vorgegebener Eintrag innerhalb der Segmenttabelle liegt is

Die Bits 8-25 des STW geben die Segmenttabellen-Startadresse (echte Adresse) an.

Die Bits βξ, und 27 geben die Seitengröße an, wobei eine 01 für diese Bits eine byte Seitengröße von 2048 (2K), und eine 10 für diese Bits eine byte Seitengröße von 4096 (4K) anzeigt. Ein Programmüberprüfungszustand wird während der Ausführung eines TVL-Befehls erzeugt, wenn die Bits 26 und 27 andere Binärkode als 01 oder 10 enthatten.

D«e Bits 29 und 30 geben die S'egmentgröße an, wobei 0 0 für diese Bits eine Segmentgröße (in Bytes) von 65 536 (64K), and eine 10 für diese Bits eine Segmentgröße von 1048 5/6 (IM) angibt. Ein Programmüberprfifungszustand wird während der Ausführung eines TVL-Befehls erzeugt, wenn Bit 30 eine 1 ist. Bits 28, 31 müssen O sein. Andererseits wird ein Programmprüfzustand während der Ausführung eines TVL-Befehli erzeugt.

Die vorstehend beschriebenen Ausnahmen für das Unterkanalübersetzungswort STW werden geprüft, wenn ein TVL-Befehl in einem Kanalprogramm ausgeführt wird und Ausnahmen für das Programm durch das Programmprüfbit in CSW angezeigt werden.

Durch Ausführung besonderer Diagnosebefehle kann die dynamische Adreßübersetzung in oder außer Tätigkeit gesetzt werden.

Wenn sich ein gültiger TL- oder TVL-Befehl im ersten, durch ein CAW angezeigten CCW befindet, führt der Unterkanal den Befehl als Teil des von der Befehlseinheit erteilten SlO- oder SIOF-Befehls aus, d. h. des TL- oder TVL-Befehls, welcher als eine logische Ausdehnung des CAW₁ d. h. Kanaladreßworts betrachtet wird. Der nächste Befehl im Kanalprogramm wird als erster Befehl der Kette zum Zwecke der Anfangswahl eines Geräts und zur Anzeige des Anfangszustands an das Programm der Befehlseinheit betrachtet. Wenn ein durch den Kanal im Start-Eingabe-Ausgabe-Zeitpunkt geprüftes CCW einen ungültigen Befehlskode enthält, wird das eine Programmprüfanzeige enthaltende CSW als Teil der Ausführung des SIO- oder SIOF-Befehls gespeichert. Sobald der ungültige Kode während Befehlsverkettung aufgefunden wird, wird die neue Operation nicht eingeleitet, sondern ein Unterbrechungszustand wird erzeugt.

Der TVL-Befehl ist durch den Kode XXOlOOOO in Bits ^w 0 bis 7 dargestellt. Die Bits 8-31 bezeichnen die nächste CCW-logische Adresse. Die Bits 32-63 stellen das STW dar. Der TVL-Befehl gibt ein STW zum Unterkanal, versetzt den Unterkanal in den logischen Betriebszustand und hält diesen, um weitere Änderungen des Adreßraums durch das Kanalprogramm zu verhindern. Während der Ausführung eines TVL-Befehls prüft der Kanal auf Ausnahmen in der Angabe des CCW (einschließlich Ausnahmen des STW), wobei ggf. vorhandene Ausnahmen einen Programmprüfzustand erzeugen.

Wenn der TVL-Befehl gültig ist, wird der entsprechende Unterkanal in den logischen Betriebszustand versetzt, und das nächste CCW wird von der durch die Bits 8-31 des TVL-Befehls bezeichneten logischen Stelle abgerufen, wobei dieser unter Benutzung des Inhalts des STW in eine echte Adresse überscizt, d. h. umgesetzt wird.

Ein TVL-Befehl leitet keine Eingabe-Ausgabe-Operation am Kanal ein, und die Eingabe-Ausgabe-Vorrichtung wird nicht von der Ausführung des Befehls unterrichtet. Nach Ausführung eines TVL-Befehls in einem Kanalprogramm verursacht ein Versuch zur Ausführung eines weiteren TVL- oder TI. .-Befehls in diesem Kanalprogramm die Erzeugung eines Programmprüfzustands. Ein TVL-Befehl darf während der Datenverkettung nicht erscheinen. Wenn ein TVL-Befehl auf einen Befehl folgt, der Datenverkettung angibt, . wird ein Programmprüfzustand erzeugt

Der TL-Befehl ist durch den Kode XXlOOOOO in den Bits 0—7 bezeichnet Die Bits 8—31 geben die nächste CCW-Echtadresse an.

Bei Ausführung eines TL-Befehls wird der Unterkanal im echten Betriebszustand verriegelt, wobei die Ausführung nachfolgender TVL- oder TL-Befehle verhindert wird. Das nächste CCW wird von der durch die echte Adresse angegebenen echten Stelle abgerufen, die in Bits 8-31 des CCW enthalten ist Ein TL-Befehl löst keine Eingabe-Ausgabe-Operation am Kanal aus, und die Eingabe-Ausgabe-Vorrichtung wird von der Ausführung des Befehls nicht unterrichtet Nach Ausführung eines TL-Befehls in einem Kanalprogramm verursacht ein Versuch zur Ausführung eines weiteren TL- oder TVL-Befehls in diesem Kanalprogramm die Erzeugung eines ProgrammprüGrsstandes. Ein TL-Befehl darf während Datenverkettung nicht erscheinen. Wenn ein TL-Befehl auf einen Daten verkettung angegebenen Befehl folgt wird ein Programmprüfzustand erzeugt.

Zur Adressierung eines CCW auf ganzen Grenzen für Doppelwörter, muß ein Kanalübertragung angebendes CCW (TIC, TVL oder TL) 0'en in den Bitstellen 29-31 enthalten. Außerdem darf ein CCW, welches eine Kanalübertragung angibt, nicht von einer Stelle abgerufen werden, die durch eine unmittelbar vorhergehende Kanalübertragung ausgezeichnet ist. Wenn einer dieser Fehler entdeckt wird oder wenn eine ungültige Adresse in einer Kanalübertragung angegeben ist, wird der Programmprüfzustand erzeugt. Wenn der Kanalübertragungsbefehl ein CCW in einer vor Abfragung geschützten Stelle bezeichnet, wird der Programmprüfzustand erzeugt. Ermittlung solcher Fehler während Datenverkettung verursacht daß die Operation an der Eingabe-Ausgabe-Vorrichtung unterbrochen wird, während im Laufe von Befehlskettung ein Unterbrechungszustand erzeugt wird.

Operation dynamischer Adreßübersetzung an Kanaieinheiten: Wenn der Kanal im logischen Betriebszustand arbeitet, sind sämtliche Zugriffe vom Kanal zum Hauptspeicher mit Ausnahme von Zugriffen zum festgelegten Bereich einer Adreßübersetzung unterworfen.

Im Kanal werden die logischen Adressen unter Verwendung der im STW vorgegebenen Adreßübersetzungsparameter in echte Adressen übersetzt. Eine logische Adresse besteht beispielsweise im Falle des

CPU aus den Segment-, Seiten- und Bytefeldern. Die Länge jedes Feldes ist veränderlich und von den durch das STW vorgegebenen Segment- und Seitengrößen abhängig. Die folgenden Berechnungen werden während der Obersetzungsoperation ausgeführt:

1. Adreßberechnung für einen Segmenttabelleneintrag:

Eine erforderliche Eintragsadresse innerhalb der SegmenttabeUe wird dadurch berechnet, daß die durch das STW bezeichnete Segmenttabellen-Startadresse zu dem durch den Kanal vorgegebenen Segmentfeld der logischen Adresse addiert wird.

2. Segmenttabellen-Längenprüfung:

Das Segmenttabellen-Längenfeld des STW und das Segmentfeld der logischen Adresse werden miteinander verglichen. Der Kanalübersetzimgsangabenprüfzastand und der Programmprüfzustand werden erzeugt, wenn die Segmentadresse größer ist als die Segmenttabelle.

3. Segmenttabellen-EintragsabrufungundSegmentun-

gültigkeitsprüfung:

Unter Verwendung der in Verfahrensschritt 1 erhaltenen Adresse wird ein 4-bytes-SegmenttabeI-leneintrag abgerufen. Wenn das Segmentungültigkeitsbit (Sl) 31 des Eintrags eine 1 ist, werden der Segmentungültigkeitszustand und der Programmprüfzustand erzeugt

4. Adreßberechnung für eine Seitentabellen-Eintragsadresse-.

Die Seitentabellen-Eintragsadresse wird durch Addition der durch den Segmenttabelleneintrag angegebenen Seitentabellen-Startadressenangabe und des Seitenfeldes der logischen Adresse gebildet

5. Seitentabellen-Längenprüfung:

Die Seitentabellen-Größenbits 0-3 des Segmenttabelleneintrags und des Seitenfeldes der logischen Adresse werden miteinander verglichen. Wenn das Seitenfeld größer ist als die Seitentabellenlänge, werden der Kanalübersetzungsangabeprüfzustand und der Programmprüfzustand erzeugt.

6. Seitentabellen-Eintragsabrufung und Seitenungültigkeitsprüfung:

Ein Tabelleneintrag wird durch die in Verfahrensschritt 4 erhaltene Eintragsadressc angegeben. Der Eintrag gibt den Abschnitt hoher Ordnung der echten Adresse vor. Wenn das Seitenungültigkeitsbit des Seitentabelleneintrags eine 1 ist, werden der Seitenungültigkeitszusland und der Programmprüfzustand erzeugt und der Übersetzungsvorgang beendet

7. Realadreßerzeugung:

Wenn in den vorgenannten Verfahrensschritten keine Ausnahme auftritt, werden das Seitenadreßfeld und das Byteadreßfeld zur Erzeugung einer echten Adresse verkettet.

Während der Adreßübersetzung sind Zugriffe zur Übersetzungstabelle (SegmenttabeUe und Seitentabelle) keinem Speicherschutz unterworfen. Zugriffe durch das Kanalprogramm unterliegen jedoch dem Speicherschutz. Wenn eine für die Seitentabelleneintragsabrufung erzeugte Speicheradresse die vorhandene Hauptspeicherkapazität überschreitet, werden der Kanalübersetzungsangabeprüfzustand und der Programmprüfzustand erzeugt. Wenn ein K; jialübersetzungsprüfzustand (Übersetzungsangabeprüfung, Segmentungültigkeit , oder Seitenungültigkeit) während der Abfragung des CXW auftritt, welches einen Eingabe-Ausgabe-Vorgang auslöst, kommt es nicht zur Auslösung der Eingabe-Ausgabe-Operation. Wenn eine Übersetzungsprüfung nach Einleitung der Eingabe-Ausgabe-Operation auftritt, gibt der Kanal an die Eingabe-Ausgabe-Vorrichtung ein Signal ab, durch welches die Operation beendet wird, wenn eine Anfrage zur Übertragung des nächsten Datenbytes von der Eingabe-Ausgabe-Vorrichtung to gestellt wird. Befehlsverkettung wird bei Übersetzungsprüfung unterdrückt Das Auftreten einer Übersetzungsprüfung wird dem Programm durch das übliche CSW und das ausgedehnte Kanalzustandsbyte, abgekürzt ESB, welches die Übersetzungsprüfbits enthält, mitgeteilt Das CSW enthält die Adresse des zuletzt ausgeführten CCW+8. Das Zählfeld des CSW ist nicht vorher bestimmbar.

Wenn sich der Unterkanal im logischen Betriebszustand befindet, ermöglicht die indirekte Datenadressierang die Eintragung der in einem CCW enthaltenen 24-bit-virtuellen Adresse in eine andere 24-bit-virtuellen Adresse. Das CCW, dessen IDA-Kennzeiehen (Bit 37) 1 ist, gibt ein indirektes Datenadreßwort, abgekürzt IDAW mit den Bits 3-31 an. Das IDAW ist ein 4-byte-Wort und muß an einer Wortgrenze beginnen. Nur ein iDAW ist für jedes CCW erforderlich.

Ein IDAW enhält eine 24-bit-Logikadresse in den Bits 8—31. Die Bits 0 — 7 müssen 0 sein. Ansonsten wird der Programmprüfzustand erzeugt und die Operation beendet

Das IDAW wird geprüft, wenn es vom Hauptspeicher abgerufen oder vorabgerufen wird, und ein Programmprüfzustand. wird erzeugt wenn es tatsächlich benutzt wird.

Indirekte Datenadressierung im logischen Betriebszustand macht erforderlich, daß der Kanal ein zusätzliches Wort vom Hauptspeicher abruft und dessen Adresse übersetzt Wenn die Kanalübersetzung angesteuert ist wird das Kanalzustandswort CSW um ein Byte verlängert und überträgt den Übersetzungszustandrum Programm.

Das zusätzliche Byte wird als erweitertes Kanalzustandsbyte, kurz ESB, bezeichnet und ist in Adresse 184 des Hauptspeichers gespeichert, wenn der Kanalzu-Standsabschnitt des CSW gespeichert ist.

Das Bit 0 gibt an, ob der Unterkanal im echten oder im logischen Betriebszustand bei Speicherung des ESB gearbeitet hat Wenn es 1 ist, befand sich der Unterkanal im logischen Betriebszustand, und die nächste Befehlsadresse im CSW besteht bei Speicherung aus einer logischen Adresse. Wenn es 0 ist, befand sich der Unterkanal im echten Betriebszustand und die nächste Befehlsadresse im CSW besteht bsi Speicherung aus einer echten Adresse.

Das Bit 1 gibt an, ob während der Ausführung eines Kanalprogramms im logischen Zustand ein Segmentungültigkeitszustand auftrat. Wenn dieses Bit eine 1 ist, wird angezeigt daß ein Segmentungültigkeitszustand auftrat Dieses Bit is! stets 0, wenn das Bit 0 des ESB 0 ist

Das Bit 3 gibt an, ob während der Ausführung eines Kanalprogramms im logischen Zustand eii:e Übersetzungsangabeprüfung auftrat oder nicht Wenn dieses Bit eine 1 ist, wird angezeigt, daß eine Kanalübersetzungsangabeprüfung vorgekommen ist. Dieses Bit ist stets 0, wenn das Bit 0 des ESB 0 ist.

Die Bits 4-7 werden stets mit O'en gespeichert. Wenn eines der Bits 1 —3 eine 1 ist, ist das

Programmprüfbit des CSW ebenfalls auf eine 1 eingestellt. Somit bedeutet kein Programmprüfzustand im CSW, daß kein Übersetzungsprüfzustand erzeugt worden ist.

Wenn ein im logischen Betriebszustand arbeitender Unterkanal den Zustand vorfindet, daß die Kanalübersetzung zu Zeit der Unterbrechung gesperrt ist, wird ein Kanalsteuerprüfzustand im CSW berichtet, und das ESB wird nicht in den Hauptspeicher eingespeichert.

Einzelheiten der dynamischen Adreßübersetzungsoperation im Unterkanal: Eine ausführliche Beschreibung der Adreßübersetzungsoperation entsprechend der Erfindung wird hiermit anhand der in den F i g. 3,4, 5, 6 und 7 dargestellten Schaltungen gegeben. Wie bereits oben ausgeführt, wird ein die Kanäle betreffender Befehl durch die Befehlseinheit von F i g. 1 abgerufen und verarbeitet. Wenn angenommen wird, daß das Datenverarbeitungssystem zunächst mit echten Adressen gearbeitet hat, überwacht die Operationssteuerlogik OCL 429 von Fig.6 die Abrufung des Kanaladreßworts und anschließend des ersten Kanalbefehlsworts CCW I. Das CCW 1 (I) umfaßt die ersten 32 bits, wobei aus Beschreibungsgründen die Bits 0 bis 7 einen TVL-Befehl angeben sollen. Mit der Abfragung von CCWI (I) und mit der Identifizierung eines TVL-Befehls wird die Kanalziffer auf dem Sammelschieneneingang 426 zum Steuermultiplexer 704 durch das Register 702 zum Funktionsablaufregister 721 durchgeschaltet. Vom Funktionsablaufregister 721 wird die Kanalziffer zum OCL-LCS-Adreßregister-Adreßgenerator 728 übertragen, von dem sie über die Sammelschiene 729 als Eingang an das LCS-Adreßregister 467 von F i g. 4 gelangt. Der Adreßausgang von Register 467 auf der Sammelschiene 420 adressiert eine Stelle im Lokalen-Kanalspeicher 406 von F i g. 3, wodurch die information auf der Sammelschiene 4i§ im Kanalpufferspeicher gespeichert wird. Die Information auf der Sammelschiene 419 wird von dem Datenregister 439 von F i g. 4 erhalten, das seinerseits die Adresse aus Bits 8-31 des CCW 1 (1) bei Zugriff durch die S-Einheit erhält. Die Adresse in Bits 8 — 31 wird in die Kanalpufferspeicherstelle 3 (CBS 3) eingegeben. Der Kanalpufferspeicher hat insgesamt 12 Steuerwortstellen pro Kanal. Die in CBS (3) gespeicherte Adresse ist die logische Adresse des zweiten Kanalbefehlsworts CCW 2.

Als nächstes wird der zweite Abschnitt CCW 1 (2) des ersten Kanalbefehlsworts vom Hauptspeicher abgerufen, und dieses zweite Wort enthält das STW. Das STW wird in gleicher Weise im CBS des LCS 406 an der Stelle CBS (10) gespeichert Die Adresse des gewünschten CBS wird wiederum von dem OCL-Funktionsablaufregister 721 durch den Adreßgenerator 728 von F i g. 6 erhalten.

Als nächstes veranlaßt der OCL-Sequenzer 726 die Abfragung des in CBS (10) befindlichen STW und Übertragung desselben über die Ausgangs-Sammelschiene 421 zum Register 468 in den in Fig.4 dargestellten Registern. Von dem Register 468 wird das STW als Eingang zum Speichereinheitsadreßregister 464 durchgeschaltet, von dem es über die Ausgangssammelschiene 358 zur S-Einheit übertragen wird. Wie anhand F i g. 7 ersichtlich, wird das STW auf der Leitung 358 in das STW-Register 326 eingegeben und in diesem gehalten.

In diesem Zeitpunkt ist das System bereit zur Verarbeitung logischer Adressen, so daß die erste logische Adresse für CCW 2, die in diesem Augenblick in der Stelle CBS 3 gespeichert ist, zum Register 468, und von diesem zum Register 465 übertragen wird, in welchem sie ein Ausgangssignal auf der Sammelschiene 353 zur S-Einheit bildet. In der S-Einheit von Fig. 7 bildet das Segmentfeld der logischen Adresse auf der Sammelschiene 353 ein Eingangssignal zum Übersetzungs-Addierwerk 327, zusammen mit dem vom STW-Register 326 abgegebenen Segmentfeld. Das Ergebnis der Addition im Addierwerk 327 erschei·,'. auf ίο der Sammelschiene 397 und wird über diese als Eingangssignal an das Pufferadreßregister 363 angelegt. Das Pufferadreßregister 363 veranlaßt den Zugriff zum Geschwindigkeitspuffer 355 und die Ausgabe der Startechtadresse der Seitentabelle in das Kanalwortregister 390. Vom Register 390 gelangt die Startechtadresse der Seitentabelle über die Sammelschiene 394 als Eingangssignal zum Übersetzungs-Addierwerk 327. zusammen mit dem Seitenteid auf der Sammelschiene 353 vom S-Einheit-Register465 der Register von F ig. 4. μ Die Addition des Seitenfelds und der Startseitenadiessen im Addierwerk 327 erzeugt die Seiteneintragsadresse, welche in das Pufferadreßregister 363 eingegeben und in diesem gehalten wird. Das Pufferadreßregister 363 bewirkt den Zugriff zum Geschwindigkeitspuffer 355, so daß die echte Adresse, welche der logischen Adresse des CCW 1 entspricht, in das Register 390 eingegeben wird. Die echte Adresse wird über die Sammelschiene 394 zu den Registern der F i g. 4 übertragen, in welchen sie im Register 439 zur Speicherung im CBS des LCS 406 gehalten wird. Diese Echtdatenadresse wird in der CBS I-Stelle gespeichert. Die echte Adresse von CBS 1 wird im Register 468 gehalten, von dem sie dem Speichereinheitsregister 464 mitgeteilt wird, und zwar als Ausgangssignal über die Sammelschiene 358 zum Pufferadreßregister 363 der Speiehersieüereinheii. Die echte Adresse im Puifefadreßregister 363 bewirkt den Zugriff zum ersten Teil des zweiten Kanalbefehlsworts CCW 2 (1). der im Register 390 gehalten ist, und es erfolgt ein Ausgang über die Sammelschiene 394 zu den Registern der Fig.4. In Fig.4 ist CCW2 (1) im Register 439 gespeichert, von wo sie in der Stelle CBS 8 des LCS 406 gespeichert ist. Wenn beispielsweise angenommen werden soll, daß CCW 2 ein Ausgabebefehl ist, gibt « CCW2 (1) in den Bits 0-7 diesen Befehl an und identifiziert in den Bits 8-32 die logische Adresse der auszugebenden Daten. Das zweite Wort des CCW 2 (2) umfaßt Anfangskennzeichenbits, gefolgt durch Zählbits, welche die Anzahl der während der Ausgar·-? zu übertragenden Bytes angeben.

Zur Datenübertragung muß die logische Datenadresse in den Bits 8 - 32 des CCW 2 (2) in eine echte Adresse übersetzt werden. Das erfolgt-in der Weise, daß die Datenadresse vom CBS 8 abgerufen und in das Register 468 eingegeben und in diesem als ein Eingang zum Übersetzungs-Addierwerk 327 gehalten wird. Der andere Eingang zum Übersetzungs-Addierwerk 327 stammt vom Segmentfeld des STW-Registers 326. Das Segmentfeld über die Sammelschiene 353 und der Segmenteintrag vom Register 326 werden im Addierwerk 327 addiert und bilden im Pufferadreßregister 363 die echte oder Sofortadresse der Startseitenadresse. Die Startseitenadresse wird vom Puffer 355 in das Register geholt, aus dem sie über die Sammelschiene 394 zurück zum Addierwerk 327 übertragen und mit dem Seitenfeld auf der Sammelschiene 353 zusammengefaßt wird, wodurch die Seiteneintragsadresse gebildet ist, die vom Pafferadreßregister 363 abgerufen wird. Der Inhalt

des Pufferadreßregisters 363 bewirkt den Zugriff zum Geschwindigkeitspuffer 355, so daß die echte Adresse der gewünschten Daten in das Kanalwortregister 390 abgerufen wird. Die?chte Datenadresse im Register 390 wird über die Sammelschiene 394 zum Register 439 von F i g. 4 übertragen, aus dem sie dann in der CBS 1-Stelle gespeichert wird.

In die-^m Zeitpunkt signalisiert die Operationssteuerlogik durc'i die Verfahrenslogik 719 der Ergebnislogik 725, daß der ursprünglich auf der Sammelschiene 426 durch die Befehlseinheit adressierte Kanal )etzt bereit zum Eintritt in den »Arbeitszustand« ist. Eine Anzeige wird im entsprechenden Kanalzustandsspeicher eingestellt, wenn diese Zustandsinformation vom SCS I zum SCS 2 übertragen wird. An einem Zeitpunkt fühlt die DACL-Schaltung 430 die »Arbeitszustandsanzeige« bei Umschaltung in die SCS 2-Stufe ab. Die Logik 734 beginnt dann mit dem erforderlichen Verfahrensgang

für pjnp Vihe.rtragiing von .SnRirhere'nh·?·! ZU K.ar>?.Unm cher wie durch den Befehl von CCW 2 angegeben ist.

jedesmal dann, wenn die DACL-Schaltung 430 eine Datenübertragung mit einer echten Adresse auslöst, wird diese echte Adresse über die Sammelschiene 492 zum Datenmanipulator 405 übertragen, in welchem diese in einem Größendetektor 484 verglichen wird, um festzustellen, ob die Adresse eine Seitengrenze überschreitet oder nicht. Bei Überschreiten einer Seitengrenze ist erforderlich, die logische Adresse im CBS auf den neusten Stand zu bringen. Dabei wird die in der Stelle CBS 11 gespeicherte logische Datenadresse durch +1 in der elften Bitstellung vergrößert, um die neue logische Datenadresse der nächsten Seite anzuge ben. Nach Abrufung dieser logischen Datenadresse erfolgt die logische Adreßübersetzung in der vorstehend beschriebenen Weise bis zum Überschreiten einer neuen Seitengrenze. Anstelle der hier beschriebenen beiden Befehle zur Übertragung von Adreßraum, nämlich den Befehlen TVL und TL sind selbstverständlich auch Befehle anderer Art wie z. B. ein Befehl zur Übertragung auf logische Werte, ein Befehl zur Zurückübertragung zu sehten Werten, ein Befehl zur 5^η£ΓΓΐ2Ω^σ in virtuellen Werten oder ein Befehl zur Sperrung in echten Werten gleichfalls möglich. Weiterhin kann auch ein Befehl zur Übertragung von einem logischen Raum zu einem anderen logischen Raum ausgeführt werden.

Hierzu 6 Blatt Zeichnungen

Claims (4)

Patentansprüche:

1. Datenverarbeitungsanlage mit einem Haupt_: speicher, einer Speichersteuereinheit, einer Befehlseinheit und einer Ausführungseinheit zur Speicherung, Manipulierung und Ausführung eines Programms von Befehlen, wobei Befehle und Daten reale Adressen aufweisen, und die Datenverarbeitungsanlage eine Ein-/Ausgabekanaleinheit für ei-1 ο nen oder mehrere Ein-/Ausgabekanäle umfaßt, über welche unter Einsatz logischer oder realer Adressen Daten zwischen Ein-ZAusgabevorrichtungen und der Datenverarbeitungsanlage übertragen werden, wobei durch diese letztere eine Umsetzung von is logischen in reale Adressen und umgekehrt ausführbar ist, um zu ermöglichen, daß über die Ein-/Ausgabekanäle übertragene Daten unter Einsatz logischer Adressen zur Speicherung, Manipulierung und Ausführst von Befehlen verwendbar sind, d a durch gekennzeichnet, daß die Speichersteuereinheit (4) einen Hochgeschwindigkeits-Pufferspeicher (355) zur Speicherung realer Adressen umfaßt, die logischen Adressen für einen jeden der Ein-/Ausgabekanäle entsprechen, die ihrerseits togische Adressen zum Entsatz bringen können, sowie ein Unterkanal-Übersetzungswortregister (326) zur Speicherung eines für einen im Betrieb stehenden Ein-/Ausgabekanal-spezifischen Unterkanal-Übersetzungswortes (STW) zur Umsetzung von logischen in reale Adressen, daß innerhalb der Ein-/Ausgabe-Kanaknnheit \6) ein lokaler Kanalspeicher (406) zur Speicherung von Unterkanal-Übersetzjngsworten (STW) nir jeden logische Adressen zum Einsatz bringenden Ein-/Ausgabekanal und zur Zwischenspeicherung von Ein-Ausgabedaten vorgesehen ist, an den eine Registereinheit (404) angeschlosssen ist, die ein mit dem lokalen Kanalspeicher (406) über eine Vielfachleitung (421) verbundenes Datenabrufregister (468) für dieses letztere umfaßt, daß dem Datenabrufregister (468) ein Speichereinheits-Adreßregister (464) und, darauffolgend, eine Adressen-Rückzählstufe (435) für die Speicheradressen nachgeschaltet ist, an deren Ausgang eine Vielfachleitung (353) angeschlossen ist, die mit dem Unterkanal-Übersetzungswortspeicher (326) in Verbindung steht, zur Aufnahme des für einen Ein-/Ausgabekanal spezifischen Übersetzungswortey (STW) für die Dauer seiner Aktivierung, daß dem Datenabrufregister (468) ferner ein Datenregister (465) nachgeschaltet ist, das über eine Byte-Verschiebungsstufe (436) und eine Vielfachleitung (353) mit einem Eingang eines Übersetzungsaddierers (327) verbunden ist, dessen anderer Eingang mit dem Ausgang des Unterkanal-ÜbeFsetzungs-Wortregisters (326) verbunden ist, zur Addition des Unterkanal-Übersetzungswortes (STW) zu einer auf der Vielfachleitung (353) erscheinenden, aus dem lokalen Kanalspeicher (406) zugeführten logischen Adresse aus einem der in Betrieb stehenden so Ein-Musgabekanäle, zur Bildung einer Pufferadresse, die einem dem Übersetzungsaddierer (327) nachgeschalteten Pufferadressenregister (363) zuführbar ist, zur Ansteuerung des Hochgeschwindigkeits-Pufferspeichers (355), zur Entnahme der realen Adresse aus diesem letzteren, die der aus dem im Betrieb stehenden Ein-/Ausgabekanal erhaltenen logischen Adresse entspricht.

2. Datenverarbeitungsanlage nach Anspruch 1, dadurch gekennzeichnet, daß über den lokalen Kanalspeicher (406) und das nachgeschaltete, diesem zugeordnete Datenabrufregister (468), das dahinter liegende Speichereinheits-Adreßregister (464) und die Vielfachleitung (358) ein Kanalbefehl in das Unterkanal-Übersetzungswortregister (326) zur Betriebsartsteuerung der Datenverarbeitüjgsanlage für realen/virtuellen Adressierbetrieb, mit realen oder logischen Adressen, leitbar ist.

3.Datenverarbeitungsanlage nach Anspruch 1 und

2, dadurch gekennzeichnet, daß die Speichersteuereinheit (4) ein auf im Hochgeschwindigkaits-Puffersjjeicher (355) nach der Adressenbildung im Übersetzungsaddierer (327) unter Einbeziehung einer Eingabe aus dem Unterkanal-Übersetzungswortregister (326) abgerufene Kanalbefshlswörter (CCW) ansprechendes und diese letzteren haltendes Kanaiwortregister (390) einschließt, um die Datenverarbeitungsanlage in der Betriebsart der logischen Adressierung zu halten, bei welcher über den im Betrieb stehenden Ein-/Ausgabekanal übertragene Daten verarbeitet werden, um logische in reale Adressen umzusetzen, oder um die Datenverarbeitungsanlage in der Betriebsart einer physikalischen Adressie· mg joi halten, bei welcher über den Ein-/Ausgabekanal übertragene Daten mit realen Adressen ohne Umsetzung verarbeitet werden.

4. Datenverarbeitungsanlage nach Anspruch 1 bis

3, dadurch gekennzeichnet, daß die Ein-/Ausgabe-Kanaleinheit (6) in einer Kanalsteuerlogik (403) eine Vielzahl von Steuerschaltungsteilen (428, 429, 430, 432) aufweist, von denen ein jeder einem anderen Ein-/Ausgabekanal zuweisbar ist und daß in der Kanalsteuerschaltung (403) einen Kanal iustandsspeicher bildende Registerstufen (710) mit umlaufen^ dem Inhalt (SCSO ... SCS15) zur Anzeige der Verfügbarkeit der Ein-/Aus£<»be-Kanäle für die Steuerung durch die verschiedenen Steuerschaltungsteile (428,429,430,432) vorgesehen sind.