DE2451982C2 - - Google Patents
Info
- Publication number
- DE2451982C2 DE2451982C2 DE2451982A DE2451982A DE2451982C2 DE 2451982 C2 DE2451982 C2 DE 2451982C2 DE 2451982 A DE2451982 A DE 2451982A DE 2451982 A DE2451982 A DE 2451982A DE 2451982 C2 DE2451982 C2 DE 2451982C2
- Authority
- DE
- Germany
- Prior art keywords
- signal processing
- memory
- data
- digital word
- control
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000012545 processing Methods 0.000 claims description 118
- 230000005540 biological transmission Effects 0.000 claims description 9
- 238000013500 data storage Methods 0.000 claims description 5
- 230000015654 memory Effects 0.000 description 273
- 238000000034 method Methods 0.000 description 19
- 230000008569 process Effects 0.000 description 17
- 230000009466 transformation Effects 0.000 description 10
- 230000006870 function Effects 0.000 description 9
- 230000014509 gene expression Effects 0.000 description 9
- 230000001629 suppression Effects 0.000 description 9
- 238000011156 evaluation Methods 0.000 description 8
- 238000010586 diagram Methods 0.000 description 6
- 238000002592 echocardiography Methods 0.000 description 4
- 238000010276 construction Methods 0.000 description 3
- 230000003247 decreasing effect Effects 0.000 description 3
- 230000001934 delay Effects 0.000 description 3
- 238000004364 calculation method Methods 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 238000009434 installation Methods 0.000 description 2
- 230000007704 transition Effects 0.000 description 2
- 230000000052 comparative effect Effects 0.000 description 1
- 230000006835 compression Effects 0.000 description 1
- 238000007906 compression Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000018109 developmental process Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000033001 locomotion Effects 0.000 description 1
- 238000012423 maintenance Methods 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 230000033764 rhythmic process Effects 0.000 description 1
- 230000011664 signaling Effects 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F17/00—Digital computing or data processing equipment or methods, specially adapted for specific functions
- G06F17/10—Complex mathematical operations
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B19/00—Programme-control systems
- G05B19/02—Programme-control systems electric
- G05B19/18—Numerical control [NC], i.e. automatically operating machines, in particular machine tools, e.g. in a manufacturing environment, so as to execute positioning, movement or co-ordinated operations by means of programme data in numerical form
- G05B19/414—Structure of the control system, e.g. common controller or multiprocessor systems, interface to servo, programmable interface controller
- G05B19/4147—Structure of the control system, e.g. common controller or multiprocessor systems, interface to servo, programmable interface controller characterised by using a programmable interface controller [PIC]
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
- G06F9/3867—Concurrent instruction execution, e.g. pipeline or look ahead using instruction pipelines
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Software Systems (AREA)
- Data Mining & Analysis (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Pure & Applied Mathematics (AREA)
- Mathematical Analysis (AREA)
- Mathematical Optimization (AREA)
- Computational Mathematics (AREA)
- Algebra (AREA)
- Databases & Information Systems (AREA)
- Human Computer Interaction (AREA)
- Manufacturing & Machinery (AREA)
- Automation & Control Theory (AREA)
- Complex Calculations (AREA)
- Advance Control (AREA)
Description
Die Erfindung betrifft eine Signalverarbeitungseinrichtung
mit den Merkmalen des Oberbegriffes von Patentanspruch 1. Einrichtungen
dieser Art sind aus der US-Patentschrift 35 44 973
bekannt, auf die nachfolgend noch näher eingegangen werden
wird. Zunächst seien zum besseren Verständnis der Erfindung
folgende allgemeine Betrachtungen vorausgeschickt:
In den letzten Jahren entwickelte, große Radaranlagen sind
zur Erfüllung vielerlei Aufgaben unter Verwendung digitaler
Echtzeit-Datenverarbeitung ausgelegt. Dabei ist eine große
Menge von Daten zu handhaben. Als zu erfüllende Funktionen
sind die Impulskompression durch Konvolutionsverfahren oder
durch diskrete rasche Fouriertransformation, die Doppler-Signalverarbeitung,
die Festzeichenunterdrückung, die Aufrechterhaltung
einer konstanten Falschalarmrate und die Monopuls-
Signalverarbeitung zu nennen.
Bekannte Einrichtungen etwa zur Durchführung der diskreten
raschen Fouriertransformation enthalten eine beispielsweise
aus der US-Patentschrift 35 88 460 bekannte Recheneinheit mit
einer Kaskadenschaltung von Rechnern, die einen "Pipeline"-
Prozessor bilden und die Steuerstufen enthalten, welche so
einstellbar sind, daß von Rechner zu Rechner bestimmte Rechenoperationen
durchführbar sind. Da aber bei der bekannten
Einrichtung eine unmittelbare Schaltungsverbindung zwischen
den Steuerstufen der in Kaskade geschalteten Rechner offenbar
nicht vorgesehen ist, kann ein synchroner Fortschritt von
Steuerbefehlssignalen von Steuerstufe zu Steuerstufe und von
zu verarbeitenden Daten durch die Kaskadenschaltung der Rechner
nicht erreicht werden, und es ist bei der bekannten Schaltung
nicht möglich, am Eingang der Kaskade der Rechner einen
neuen Satz zu verarbeitender Daten einzugeben, während sich
noch der vorausgehende Satz zu verarbeitender Daten auf dem
Weg durch die Kaskadenschaltung befindet, so daß die Rechengeschwindigkeit
der bekannten Schaltung begrenzt ist.
Die aus der zuvor schon erwähnten US-Patentschrift 35 44 973
bekannte Signalverarbeitungseinrichtung stellt einen Vielzweckrechner
dar, bei dem einzelne Rechnersegmente über
Steuereinheiten als "Pipeline"-Prozessor hintereinanderschaltbar
sind. Den Rechnersegmenten zugeordnete Steuerstufen
sind jedoch nicht in Serie geschaltet und werden von einer
zentralen Steuereinheit aus eingestellt. Sollen Steuerbefehlssignale
der Reihe nach durch die Steuerstufen der bekannten
Schaltung geführt werden, so ist eine Zwischenspeicherung
der Steuerbefehlssignale und eine Führung über vergleichsweise
komplizierte Schaltungswege erforderlich, so
daß auch bei dieser bekannten Einrichtung eine verhältnismäßig
niedrige Rechengeschwindigkeit in Kauf genommen werden
muß, soll die Einrichtung nach Art eines "Pipeline"-Prozessors
betrieben werden. Durch die Erfindung soll die Aufgabe gelöst
werden, eine Signalverarbeitungseinrichtung mit den Merkmalen
des Oberbegriffes von Patentanspruch 1 so auszubilden, daß
mit Rechenoperationen an einem bestimmten Operanden am Eingang
des Pipeline-Prozessors begonnen werden kann, bevor ein
vorausgehender Operand oder damit gebildete Rechenergebnisse
den "Pipeline"-Prozessor verläßt bzw. verlassen.
Diese Aufgabe wird durch die Merkmale des Kennzeichens von
Anspruch 1 gelöst.
Die hier angegebene Signalverarbeitungseinrichtung ermöglicht
eine Erhöhung der Arbeitsgeschwindigkeit bei Vereinfachung
des Aufbaus. Außerdem kann von Steuerstufe zu Steuerstufe
eine unterschiedliche Dekodierung der Befehlssignale
erfolgen, so daß die einzelnen Signalverarbeitungsstufen mit
ein und demselben Befehlswort von Stufe zu Stufe unterschiedlich
gesteuert werden können, wodurch Speicherplatz für die
Speicherung der Befehlssignale eingespart wird.
Vorteilhafte Ausgestaltungen und Weiterbildungen der zuvor
angegebenen Signalverarbeitungseinrichtung sind in den Ansprüchen
2 bis 6 gekennzeichnet.
Nachfolgend werden Ausführungsformen beispielhaft anhand der
anliegenden Zeichnung näher erläutert. Es stellen dar:
Fig. 1 ein Blockschaltbild einer Signalverarbeitungseinrichtung,
Fig. 2 ein Blockschaltbild einer Ausführungsform eines
Daten-Speicheradressengenerators für die Signalverarbeitungseinrichtung
nach Fig. 1,
Fig. 3 ein Blockschaltbild eines Makro-Steuerbefehlsgenerators
für die Signalverarbeitungseinrichtung
nach Fig. 1,
Fig. 4 eine Tabelle von Befehlen, welche in dem Makro-
Steuerbefehlsspeicher des Makro-Steuerbefehlsgenerators
nach Fig. 3 gespeichert sind,
Fig. 5 ein Blockschaltbild der Programmsteuervorrichtung
für die Signalverarbeitungseinrichtung
nach Fig. 1,
Fig. 6A bis 6C Blockschaltbilder zur Erläuterung des Aufbaus
der Dekodierungs- und Auswahleinrichtungen in
Stufe 1, der Dekodierungs- und Auswahleinrichtungen
in Stufe 2 und der Dekodierungs- und
Auswahleinrichtungen in Stufe 3 für die Signalverarbeitungseinrichtung
nach Fig. 1 bei
Zugrundelegung verschiedener Makro-Steuerbefehlsnummern,
Fig. 7 einen Datenflußplan für einen 32-Punkt-Algorithmus
zur schnellen Fouriertransformation,
Fig. 8 eine Tabelle von Steuerbefehlen, welche in
dem Steuerbefehlsspeicher der Signalverarbeitungseinrichtung
nach Fig. 1 gespeichert sind
und welche dem 32-Punkt-Algorithmus entsprechend
dem Datenflußplan nach Fig. 7 entsprechen,
Fig. 9 bis 16 Tabellen, aus welchen die Zustände der verschiedenen
Schaltungselemente der Signalverarbeitungseinrichtung
gemäß Fig. 1 ersichtlich sind, während
diese Einrichtung die 32-Punkt-Fouriertransformation
durchführt,
Fig. 17 einen Datenflußplan für den Rechenvorgang bei
Verwendung der Signalverarbeitungseinrichtung
in einer Radaranlage mit Festzeichenunterdrückung
und
Fig. 18 eine Tabelle von Befehlen, welche in dem Steuerbefehlsspeicher
der Signalverarbeitungseinrichtung
nach Fig. 1 gespeichert sind, wenn diese
Einrichtung in einer Radaranlage mit Festzeichenunterdrückung
gemäß Fig. 17 verwendet wird.
Betrachtet man Fig. 1, so erkennt man, daß eine mit 9 bezeichnete
Signalverarbeitungseinrichtung einen Steuerbefehlsspeicher (Speichermittel)
10, eine programmierbare Steuereinrichtung 12, eine
"Pipeline"-Recheneinheit 14, einen Adressengenerator 16, ein
Datenspeicherwerk "A" 18, ein Datenspeicherwerk "B" 20 und einen
Koeffizientenspeicher 22 enthält, die in der aus Fig. 1 ersichtlichen
Weise zusammengeschaltet sind, und, wie nachfolgend
beschrieben, so ausgebildet sind, daß sie Signalverarbeitungsaufgaben
entsprechend einem bestimmten Repertoire erfüllen können.
Der Steuerbefehlsspeicher 10 enthält hier einen Kernspeicher,
eine Adressierschaltung und Leseeinrichtungen, wobei Einzelheiten
nicht angegeben sind, da der Speicher in bekannter Weise so
aufgebaut und ausgebildet sein kann, daß ein bestimmtes Repertoire
von Signalverarbeitungsfunktionen, beispielsweise Radar-
Signalverarbeitung für die Festzeichenunterdrückung, rasche
Fouriertransformation usw., gespeichert werden kann. Jede der
auszuführenden Signalverarbeitungsfunktion ist in einer Gruppe
von gespeicherten Digitalwörtern oder digitalen Befehlssignalen
festgehalten. Jedes der digitalen Wörter enthält ein Programmsteuerfeld,
ein Makro-Steuerbefehlsfeld, ein Adressenfeld für
das Datenspeicherwerk "A", ein Adressenfeld für das Datenspeicherwerk
"B" und ein Adressenfeld für den Koeffizientenspeicher.
Die programmierbare Steuereinrichtung 12 enthält eine
Programmsteuereinrichtung 24, deren Einzelheiten später anhand
von Fig. 5 angegeben werden und welche von dem Programmsteuerfeld
eines adressierten oder ausgewählten der gespeicherten Digitalwörter
angesteuert wird. Die Programmsteuereinrichtung erzeugt
zu Ende jeder laufenden Taktzeit c. p. die Speicheradresse des
gespeicherten Digitalwortes, welches während der nächstfolgenden
Taktzeit ausgewählt werden soll. Jede Taktzeit ist durch das Ende
eines Taktimpulses CLCK definiert. Die Taktimpulse werden von
geeigneten Taktimpulsgeneratoren abgeleitet, welche hier nicht
gezeigt sind. In der programmierbaren Steuereinrichtung ist ferner
ein Makro-Steuerwerk 26 enthalten. Das Makro-Steuerwerk 26
wird von dem Makro-Steuerbefehlsfeld des ausgewählten Digitalwortes
angesteuert und enthält einen Makro-Steuersignalgenerator
28, dessen Einzelheiten weiter unten im Zusammenhang mit Fig.
3 näher beschrieben werden. Es sei hier lediglich angemerkt,
daß der Makro-Steuersignalgenerator 28 ein Makro-Steuersignal
entsprechend dem Makro-Steuerbefehlsfeld des ausgewählten Digitalwortes
erzeugt. Das Makro-Steuerbefehlssignal entsprechend
dem ausgewählten Digitalwort wird von einem mit 30 bezeichneten
Dekodierer der Steuerstufe 1 dekodiert. Der Dekodierer
30 wird hier von einem
Festwertspeicher gebildet. Der Dekodierer liefert in
Abhängigkeit von dem jeweils zugeführten Makro-Steuerbefehlssignal
ein Steuersignal an einem Ausgang 32. Während jeder Taktzeit
c. p. läuft das Makro-Steuersignal, welches von dem Makro-Steuersignalgenerator
28 erzeugt worden ist, durch in Serie geschaltete
Register 34, 36 und 38, wie aus Fig. 1 zu ersehen ist. Das
in dem Register 36 gespeicherte Makro-Steuersignal wird von einem
hier mit 40 bezeichneten Dekodierer der Steuerstufe 2 dekodiert.
Auch der Dekodierer 40 ist ein Festwertspeicher
und git in Abhängigkeit von jedem
Makro-Steuersignal, welches der Schaltung zugeführt wird,
ein Steuersignal an dem Ausgang 42 ab. In entsprechender Weise
wird das in dem Register 38 eingespeicherte Makro-Steuersignal
durch den mit 44 bezeichneten Dekodierer der Steuerstufe 3,
welcher ebenfals ein Festwertspeicher ist, dekodiert. Der Dekodierer
44 liefert in Abhängigkeit von dem jeweils zugeführten
Makro-Steuersignal ein Steuersignal von dem Ausgang 46.
Es sei hier nebenbei bemerkt, daß das Makro-Steuerwerk 26 so betrachtet
werden kann, daß es eine Reihe von (vorliegend drei) in
Reihe geschalteter Steuerstufen besitzt, welche jeweils an den
Ausgängen 32, 42 und 46 jeweils unabhängig voneinander Steuersignale
abgeben können. Weiter wird jedes Makro-Steuersignal,
das zu der Dekodierungsschaltung 30 gelangt, während aufeinanderfolgender
Taktzeiten in die Register 34, 36 und 38 der Reihe
nach eingespeichert.
Die "Pipeline"-Recheneinheit 14 enthält eine bestimmte Anzahl
von vorliegend drei in Serie geschalteten digitalen Signalverarbeitungsstufen,
wobei die Anzahl dieser Stufen der Zahl der
Steuerstufen des Makro-Steuerwerks 26 entspricht. Im einzelnen
enthält die erste Stufe der "Pipeline"-Recheneinheit 14 eine der
Stufe 1 angehörige Auswahleinrichtung 48, Register 50, 52, 54,
56 und 58 und eine komplexe Multiplikationsschaltung M, wobei
die Schaltungsverbindungen in der aus Fig. 1 ersichtlichen Weise
geführt sind. Die der Stufe 1 angehörige Auswahleinrichtung
48 ist von üblicher Bauart und dient zur Ankopplung der an den
Datenübertragungskanälen 62, 64 und 68 jeweils
eintreffenden Daten an die Ausgangsleitungen 70 und 72 entsprechend
dem auf dem Ausgang 32 auftretenden
Steuersignal, welches, wie oben beschrieben wurde, in dem
Dekodierer 30 gebildet worden ist. Die zweite Signalverarbeitungsstufe
der Recheneinheit 14 enthält eine der zweiten
Stufe zugehörige Auswahleinrichtung 74, Register 76 und 78, ein
komplexes Additionswerk 80 und ein komplexes Subtraktionswerk 82.
Auch die der zweiten Stufe angehörige Auswahleinrichtung 74 ist
an sich bekannter Bauart und koppelt die über die Datenübertragungskanäle
84, 86 und 88 zugeführten Daten entsprechend dem Steuersignal,
welches über den Ausgang 42 zugeführt wird, selektiv an
die Ausgänge 90, 92, 94 und 96 an, wobei das Steuersignal, wie
oben ausgeführt wurde, in dem Dekodierer 40 gebildet
worden ist. Es sei bemerkt, daß aus Gründen, welche nachfolgend
noch angegeben werden, der Datenübertragungskanal 84 mit einer geeigneten
Spannungsquelle verbunden ist, welche hier nicht dargestellt ist
und welche eine dezimale Null repräsentiert. Schließlich enthält
die dritte Signalverarbeitungsstufe der Recheneinheit 14 eine
dieser dritten Stufe angehörende Auswahleinrichtung 98, die
ebenfalls an sich bekannter Bauart ist und die auf den Datenübertragungskanälen
100 und 102 auftretenden Daten entsprechend dem über
den Ausgang 46 zugeführten Steuersignal an die Ausgangs-
Sammelschienen 104, 106 und 107 ankoppelt, wobei das Steuersignal
in der oben beschriebenen Weise in dem der dritten Steuerstufe angehörenden
Dekodierer 44 gebildet worden ist.
Anhand von Fig. 6A sei nun die Schaltungskonfiguration der der
ersten Stufe angehörenden Auswahleinrichtung 48 abhängig von
Makro-Steuersignalen beschrieben, welche dem Dekodierer
30 der ersten Steuerstufe zugeführt werden, wobei die Befehlsnummern
1, 2, 5, 6, 10, 11, 12 und 13 verwendet werden, um
sowohl eine Signalverarbeitung zur Festzeichenunterdrückung in
einer Radaranlage als auch eine rasche 32-Punkt-Fouriertransformation
vorzunehmen. Die Fig. 6B und 6C zeigen die Schaltungskonfiguration
der Auswahleinrichtungen der zweiten bzw. der dritten
Signalverarbeitungsstufe in Abhängigkeit von den Makro-
Steuerbefehlen, die in den der zweiten Steuerstufe angehörigen Dekodierer
40 bzw. in den der dritten Steuerstufe angehörigen Dekodierer
44 eingegeben worden sind, wobei wiederum die
Makro-Steuerbefehlsnummern 1, 2, 5, 6, 10, 11, 12 und 13 zugrunde
gelegt werden. Es sei bemerkt, daß zur Durchführung anderer Signalverarbeitungen
die Makro-Steuerbefehle entsprechend geändert
werden müssen, wodurch sich auch entsprechende Änderungen in den
Auswahleinrichtungen der einzelnen Stufen ergeben.
Die gegenseitige Beziehung zwischen dem Makro-Steuerwerk 26 und
der "Pipeline"-Recheneinheit 14 ist dergestalt, daß jede Signalverarbeitungsstufe
der Recheneinheit ihre Schaltungsfiguration
entsprechend dem Steuersignal erhält, das von der zugehörigen
Steuerstufe des Makro-Steuerwerks 26 bereitgestellt wird. Im
einzelnen werden Daten, beispielsweise komplexe digitale Wörter
entsprechend den bezüglich des Phasenwinkels aufeinander senkrecht
stehenden Komponenten des Videosignals eines Radarsystems
(nicht dargestellt) während jeder Taktzeit dem Eingang der Auswahleinrichtung
48 der Stufe 1 zugeführt und in der Signalverarbeitungsstufe
Nr. 1 entsprechend der Schaltungskonfiguration
in dieser Signalverarbeitungsstufe verarbeitet, wobei die Schaltungskonfiguration letztlich durch das Makro-Steuerbefehlsfeld
des ausgewählten Digitalwortes festgelegt wird. Die Zeitverzögerungen,
welche durch die verschiedenen logischen Schaltungsbauteile
in den aufeinanderfolgenden Signalverarbeitungsstufen in
Verbindung mit den Zeitverzögerungen aufgrund der in den Stufen
vorgesehenen Register eingeführt werden, werden durch die Zeitverzögerungen
ausgeglichen oder berücksichtigt, welche durch die
Register 34 und 36 des Makro-Steuerwerks 26 eingeführt werden.
Wenn daher eine erste Gruppe von Daten, welche von der Signalverarbeitungsstufe
Nr. 1 verarbeitet werden sollen, zu der Auswahleinrichtung
74 der zweiten Signalverarbeitungsstufe gelangt,
was zwei Taktzeiten später geschieht, so wird das Makro-Steuersignal,
das dieser ersten Gruppe von Daten zugeordnet ist, von
dem der zweiten Steuerstufe angehörenden Dekodierer 40 dekodiert
und in die der zweiten Stufe angehörende Auswahleinrichtung
74 eingegeben. Gleichzeitig wird eine zweite, nachfolgende
Gruppe von Daten in die der ersten Stufe angehörige Auswahleinrichtung
48 eingespeist, wobei das dieser zweiten Datengruppe
zugeordnete, ausgewählte Digitalwort sein Makro-Steuerbefehlssignalfeld
durch den Dekodierer 30 dekodieren läßt.
Wenn dann in entsprechender Weise fortfahrend die erste Gruppe
von Daten zu der Auswahleinrichtung 98 der dritten Stufe gelangt,
was drei Taktzeiten nach Eintritt in die erste Signalverarbeitungsstufe
geschieht, so wird das hierzu gehörige Makro-Steuersignal
von dem Dekodierer 44 dekodiert und in die der
dritten Stufe angehörende Auswahleinrichtung 98 eingegeben. Währenddessen
wird die zweite Gruppe von Daten der der zweiten Stufe
angehörenden Auswahleinrichtung 74 zugeführt, und das zugehörige
Makro-Steuersignal wird in dem Dekodierer 40 gebildet
und der Auswahleinrichtung 74 zugeführt. Auch während Zuführung
der nächsten Gruppe von Daten, vorliegend also der dritten Datengruppe,
zu der der ersten Stufe angehörende Auswahleinrichtung
48 erfährt das zugehörige, ausgewählte Digitalwort eine Dekodierung
seines Makro-Steuerbefehlssignalfeldes in dem Dekodierer
30. Man kann die Arbeitsweise also so betrachten,
daß man davon ausgeht, daß jedes Makro-Steuersignal durch die
verschiedenen Steuerstufen des Makro-Steuerwerkes 26 synchron
mit den zugehörigen Daten läuft, während diese Daten jeweils die
Signalverarbeitungsstufen der "Pipeline"-Recheneinheit 14 durchlaufen.
Die Schaltungsbauteile in jeder der Signalverarbeitungsstufen
sind, jeweils unabhängig, miteinander verbunden, jedoch
jeweils entsprechend dem Makro-Steuersignal, das während der
Durchführung des betreffenden Signalverarbeitungsvorganges der
einzelnen Signalverarbeitungsstufe zugeführt wird.
Aus Fig. 1 ist ferner zu ersehen, daß der Adressensignalgenerator
16 einen Generatorabschnitt 108 zur Erzeugung der Adressen
für den Datenspeicher "A", einen Generatorabschnitt 110 zur Erzeugung
der Adresse für den Datenspeicher "B" und einen Generatorabschnitt
112 zur Erzeugung der Adresse für den Koeffizientenspeicher
enthält. Die zur Erzeugung der Adreßsignale für die Datenspeicher
"A" und "B" dienenden Generatorabschnitte 108 und
110 sind im Aufbau identisch, wobei einer dieser Generatorabschnitte,
beispielsweise der dem Datenspeicher "A" zugeordnete
Generatorabschnitt 108 genauer in Fig. 2 gezeigt ist. Dieser
in Fig. 2 beispielsweise gezeigte Generatorabschnitt 108 zur
Erzeugung des Adressensignals für den Datenspeicher "A" spricht
auf das zur Adressierung dieses Datenspeichers dienende Adressenfeld
in dem ausgewählten Digitalwort des Steuerbefehlsspeichers
10 an. Das Adressenfeld zur Adressierung des Datenspeichers
"A" enthält einen die Speicherstelle angebenden Teil, welcher
abgekürzt mit LOC bezeichnet ist und einen Anfangs- bzw.
Fortschritts-Teil mit der abgekürzten Bezeichnung INIT/INCR. Der
Generatorabschnitt 108 zur Adressierung des Datenspeichers "A"
enthält einen Wähler 114, dessen einer Eingang mit einer geeigneten
Spannungsquelle (nicht dargestellt) verbunden ist, um eine
dezimale Null darzustellen und deren anderer Eingang an den Ausgang
eines Registers 116 angeschlossen ist. Das Register 116
dient zur Speicherung der Adresse R der Speicherstelle im Datenspeicher
"A", von welcher Daten ausgelesen werden sollen. Der
Wähler 114 wird durch den Anfangs- bzw. Fortschrittsteil INIT/
INCR des gewählten Digitalwortes gesteuert und koppelt selektiv
entweder die Spannung zur Darstellung der dezimalen Null oder
den Inhalt des Registers 116 an seinen Ausgang, je nachdem welche
Entscheidung durch den INIT/INCR-Teil des ausgewählten Dezimalwortes
getroffen wird. Ist im einzelnen der INIT/INCR-Teil
des ausgewählten Dezimalwortes ein Auslösesignal oder ein INIT-
Signal, so wird die dezimale Null zu dem Ausgang des Wählers 114
weitergegeben, und die in dem Register 116 gespeicherte Adresse
ändert sich zu Ende der laufenden Taktzeit nicht. Ist aber der
INIT/INCR-Teil des ausgewählten Digitalwortes ein INCR-Signal,
so ist schließlich in dem Register 116 zu Ende der laufenden
Taktzeit die zuvor in dem Register gespeicherte Adresse, vermehrt
um einen Betrag gespeichert, der in dem den Speicherplatz
bezeichnenden Teil LOC des ausgewählten Digitalwortes angegeben
ist. Im einzelnen koppelt abhängig von dem INCR-Signal der Wähler
114 den Inhalt des Registers 116 zu seinem Ausgang durch. Die
Daten, welche in dem die Speicherstelle angebenden Teil LOC des
ausgewählten Digitalwortes enthalten sind, werden dann mit dem
Augang des Wählers 114 in der Additionsschaltung 118 kombiniert.
Aus den weiter unten angegebenen Gründen erfolgt die Adressierung
des Datenspeichers 18 durch das Register 116 in einer Lese-
Schreib-Reihenfolge (R-W-Reihenfolge). Das Zeitintervall zwischen
der Adressierung zum Lesen und der Adressierung zum Schreiben innerhalb
der Folge von Vorgängen ist gleich der Zeitverzögerung
in der "Pipeline"-Recheneinheit 14 (Fig. 1). Bei der in Fig. 1
gezeigten, besonderen Ausführungsform mit drei Rechenstufen innerhalb
der "Pipeline"-Recheneinheit 14 wird von einer Verzögerungsleitung
120, welche an sich bekannter Bauart sein kann und
hier von einem dreistufigen Schieberegister gebildet wird, eine
drei Taktzeiten entsprechende Verzögerungszeit eingeführt.
Der Generatorabschnitt 112 (Fig. 1) zur Erzeugung der Adreßsignale
für den Koeffizientenspeicher ist genauso ausgebildet
wie der in Fig. 2 gezeigte Generatorabschnitt zur Erzeugung der
Adressen für den Datenspeicher, jedoch mit der Ausnahme, daß der
Generatorabschnitt 112 kein Schreibadressensignal W erzeugt. Das
bedeutet, daß der Signalgeneratorabschnitt 112 zur Erzeugung der
Adressensignale für den Koeffizientenspeicher einen Wähler, eine
Additionsschaltung und ein Register, nicht jedoch eine Verzögerungsleitung
enthält.
Der Datenspeicher "A" und der Datenspeicher "B" sind jeweils mit
den zugehörigen Generatorabschnitten 108 bzw. 110 zur Erzeugung
der jeweiligen Adressen in der aus Fig. 1 ersichtlichen Weise
gekoppelt. Die Datenspeicher "A" und "B" sind willkürlich zugängliche
Speicher, welche so ausgebildet sind, daß Daten in den
Speicher eingeschrieben werden können, während gleichzeitig Daten
aus dem Speicher herausgelesen werden können. Speicherwerke
dieser Art sind etwa in der US-Patentschrift 37 61 898 beschrieben.
Das Daten-Leseergebnis der Datenspeicher "A" und "B" erscheint
an den Sammelschienen 64 bzw. 68, wie aus Fig. 1 zu entnehmen
ist. Daten, welche in die Datenspeicher "A" und "B" eingeschrieben
werden sollen, werden den Sammelschienen 106 bzw.
104 zugeführt, wie ebenfalls aus der Zeichnung hervorgeht. Die
Adresse des Speicherplatzes, an welchem die Daten eingeschrieben
werden sollen, wird an die Sammelschiene W gelegt und der Speicherplatz,
von welchem Daten herausgelesen werden sollen, wird
durch eine Adresse an der Sammelschiene R gekennzeichnet, wie
oben erwähnt wurde. Der Koeffizientenspeicher 112 ist hier ein
üblicher Speicher willkürlicher Zugriffsmöglichkeit. Die aus
diesem Speicher herausgelesenen Daten erscheinen auf der in Fig.
1 mit 126 bezeichneten Sammelschiene. Die Adresse des Speicherplatzes
in diesem Speicher, aus welchem Daten herauszulesen
sind, tritt auf der Leseadressensammelschiene R auf, wie oben
erwähnt wurde.
Anhand von Fig. 5 seien nun Einzelheiten der Programmsteuereinrichtung
24 angegeben, wobei diese Programmsteuereinrichtung
so ausgebildet ist, daß eine Signalverarbeitung zur raschen
Fouriertransformation und eine Signalverarbeitung von Radarsignalen
mit Festzeichenunterdrückung durchgeführt werden kann.
Die Programmsteuereinrichtung 24 arbeitet unter Steuerung der Signale
entsprechend dem Programmsteuerfeld des ausgewählten Digitalwortes
und bildet die Adresse für das Digitalwort, welches
während der nächstfolgenden Taktzeit ausgewählt werden soll. Das
Programmsteuerfeld enthält hierzu einen die nächste Adresse beinhaltenden
Feldabschnitt und einen eine Instruktion beinhaltenden
Feldabschnitt, welcher aus einer Zeitnummerierungsinformation
und einer Steuerinformation besteht. Die Steuerinformation
kann eine von vier verschiedenen Formen annehmen. Die Steuerbefehle
seien nachfolgend kurz zusammengestellt:
TRA
= Übergang während der nächsten Taktzeit zu dem
Digitalwort, das durch das Nächste-Adressenfeld
in demjenigen Digitalwort bezeichnet ist, welches
während der laufenden Taktzeit ausgewählt wurde.
LUP
= Verbleiben bei der gegenwärtigen Adresse für eine
Anzahl von Taktzeiten, welche durch den eine Zeitnummerierung
beinhaltenden Informationsteil des
gewählten Digitalwortes unter Mitzählung der laufenden
Taktzeit als Eins angegeben wird und dann
Adressierung der durch das Nächste-Adressenfeld
gekennzeichneten Adresse.
XRT
= Adressieren des digitalen Wortes an der Adresse,
welche durch den eine Information über die nächste
Adresse enthaltenden Teil des ausgewählten Digitalwortes
angegeben wird. Wenn das ausgewählte Digitalwort
mit einer XRT-Instruktion für eine Anzahl von
Zeiten ausgewählt wird, welche durch den die Zeitnummerierungsinformation
enthaltenden Teil des ausgewählten
Digitalwortes angegeben wird, so bildet
die XRT-Steuerinformation ein Anzeige-Steuersignal
zur Verwendung bei der Bildung der XJP-Steuerinformation,
welche nachfolgend beschrieben wird.
XJP
= Adressieren des digitalen Wortes an der Adresse,
welche durch den eine Information über die nächste
Adresse liefernden Teil des ausgewählten digitalen Wortes
angegeben wird. Nachdem das ausgewählte Digitalwort
für eine Anzahl von Malen ausgewählt wird, die
durch die Zeitnummerierungsinformation des ausgewählten
Digitalwortes angegeben wird, erfolgt ein
Übergang entweder zu der nächstfolgenden Adresse,
d. h. der gegenwärtig gültigen Adresse, vermehrt um
Eins, oder der übernächsten Adresse, nämlich der
gegenwärtig gültigen Adresse, vermehrt um Zwei,
wenn das Anzeigesteuersignal durch die XRT-Information
gebildet worden ist.
Nunmehr soll auf Einzelheiten der Programmsteuereinrichtung 24
eingegangen werden. Sie enthält ein Speicheradressenregister 158,
welches dazu dient, eines der digitalen Wörter auszuwählen, welche
in dem Steuerbefehlsspeicher 10 gespeichert sind. Die Adresse
des ausgewählten Digitalwortes wird in dem Speicheradressenregister
158 gespeichert. Eine Dekodierungsschaltung 160 dient zur
Dekodierung des Steuerinformationsteiles des gewählten Digitalwortes.
Steigt das Spannungsniveau auf der Signalleitung TRA an,
so wird von dem ODER-Schaltelement 162 ein Einschaltsignal abgegeben,
welches bewirkt, daß der die nächste Adresse bezeichnende
Informationsteil des ausgewählten Digitalwortes über das
UND-Schaltelement 170 und das ODER-Schaltelement 166 zu dem
Speicheradressenregister 158 gelangt. Dieser die nächste Adresse
bezeichnete Informationsteil wird in dem Speicheradressenregister
158 zu Ende der laufenden Taktzeit eingespeichert, so daß
die Adresse des Digitalwortes gebildet wird, welche während der
nächsten Taktzeit auszuwählen ist.
Steigt der Spannungspegel auf der die LUP-Information abgebenden
Ausgangsleitung der Dekodierungsschaltung 160, so können Taktimpulse
durch das UND-Schaltelement 168 zu einem Aufwärtszähler
170 gelangen. Der Zählerstand des Aufwärtszählers 170 wird mit
dem Zeitnummerinformationsteil des ausgewählten Digitalwortes
mittels eines Vergleichers 172 verglichen. Zeigt der Vergleicher
172 an, daß die Anzahl der Taktimpulse während des Zeitintervalls
seit der anfänglichen Auswahl des Digitalwortes kleiner
als die Zeitnummerninformation des gewählten Digitalwortes ist,
so ermöglicht ein Einschaltsignal des UND-Schaltelementes 174,
daß die in dem Speicheradressenregister 158 gespeicherte Adresse
über das UND-Schaltelement 164 und das ODER-Schaltelement 166 zu
dem Eingang des genannten Speicheradressenregisters geführt wird.
Zeigt hingegen der Vergleicher 172 an, daß die Anzahl der Taktimpulse
während des Zeitintervalls seit der anfänglichen Auswahl
des Digitalwortes genauso groß wie die Zeitnummerninformation
des ausgewählten Digitalwortes ist, so gelangt ein Einschaltsignal
von dem UND-Schaltelement 168 über das ODER-Schaltelement
162 und bewirkt, daß der die nächste Adresse darstellende
Informationsteil des gewählten Digitalwortes über das UND-
Schaltelement 171 und das ODER-Schaltelement 166 zu dem Speicheradressenregister
158 weitergegeben wird, wo diese Information
beim nächsten Zeittakt gespeichert wird. Weiterhin wird
durch ein UND-Schaltelement 176 ein Rückstellsignal "r" erzeugt,
welches den Aufwärtszähler 170 auf Null zurückstellt.
Wenn der Signalpegel auf der die XJP-Information darbietenden
Leitung ansteigt, so erreichen Taktimpulse über das UND-Schaltelement
178 den Aufwärtszähler 180. Der Vergleicher 182 vergleicht
die Anzahl der zu dem Aufwärtszähler 180 geführten Taktimpulse
mit dem die Zeitnummerierungsinformation enthaltenden
Teil des ausgewählten Digitalwortes. Wenn der Vergleicher 182
meldet, daß die Anzahl der Taktimpulse, welche zu dem Aufwärtszähler
180 geführt worden sind, kleiner als der die Zeitnummerierungsinformation
enthaltende Teil des ausgewählten Digitalwortes
ist, so wird ein Einschaltsignal von dem UND-Schaltelement
184 über das ODER-Schaltelement 162 geführt und ermöglicht
ein Weiterleiten der die nächste Adresse kennzeichnenden Information
des ausgewählten Digitalwortes über das UND-Schaltelement
170 und das ODER-Schaltelement 166 zu dem Speicheradressenregister
158. Im allgemeinen ist der die nächste Adresse signalisierende
Informationsteil eines Digitalwortes mit der XJP-Information
derselbe wie der Speicherplatz des genannten Wortes. Wenn
der Vergleicher 182 anzeigt, daß die Anzahl der Taktimpulse,
welche den Aufwärtszähler 180 erreicht haben, gleich der Zeitnummerninformation
des ausgewählten Digitalwortes ist, so bewirkt
ein von dem UND-Schaltelement 186 zugeführtes Einschaltsignal,
daß der Ausgang der Additionsschaltung 188 durch das
UND-Schaltelement 190 und das ODER-Schaltelement 166 zu dem
Speicheradressenregister 158 geführt wird. Der Ausgang der Additionsschaltung
188 ist die Summe der in dem Speicheradressenregister
158 enthaltenen Adresse, des auf der Leitung 192 zugeführten
Signals und des Inhaltes des einstufigen Registers 194.
Die Leitung 192 ist an eine nicht dargestellte Spannungsquelle
angeschlossen, welche eine dezimale Eins repräsentiert. Eine
hohe Signalamplitude besitzendes Signal, das am Ausgang des UND-
Schaltelementes 194 a abgegeben wird, wenn der Vergleicher 182
die Gleichheit seiner Eingangssignale meldet, wird in ein Signal
niedriger Signalamplitude mittels eines Inverters 196 umgewandelt,
welcher hierdurch ein gegebenenfalls in dem Register 194
gespeichertes Signal an der Weitergabe durch das UND-Schaltelement
198 hindert. Dies bewirkt, daß in dem einstufigen Register
194 eine Null gespeichert wird. Es ergibt sich somit, daß dann,
wenn der Vergleicher 182 anzeigt, daß die Zeitnummerninformation
des ausgewählten Digitalwortes gleich der Anzahl der durch
das UND-Schaltelement 178 zu dem Aufwärtszähler 180 geführten
Taktimpulses ist, dem Speicheradressenregister 158 die nächstfolgende
Adresse, nämlich die um Eins vermehrte, gegenwärtig gespeicherte
Adresse, eingegeben wird. Wenn jedoch das Register
194 zuvor auf eine dezimale Eins eingestellt worden ist, nachdem
der Vergleicher 182 die Gleichheit seiner Eingänge gemeldet hat,
so wird in das Speicheradressenregister 158 die als übernächste
folgende Adresse, nämlich die gegenwärtig gültige Adresse, vermehrt
um Zwei, eingeschrieben. Wenn weiter der Vergleicher 182
anzeigt, daß die Anzahl der zu dem Aufwärtszähler 180 geführten
Taktimpulse gleich der Zeitnummerninformation des ausgewählten
Digitalwortes ist, so wird von dem UND-Schaltelement 200 ein
Rückstellsignal r erzeugt, um den Aufwärtszähler 180 auf Null
rückzustellen.
Wenn der Signalpegel auf der die XRT-Information darbietenden
Signalleitung ansteigt, was die Ausführung eines XRT-Befehles
signalisiert, so können Taktimpulse über das UND-Schaltelement
202 zu dem Aufwärtszähler 204 gelangen. Ein Vergleicher 206
dient zum Vergleich der Anzahl der Taktimpulse, welche zu dem
Aufwärtszähler 204 geführt werden, mit der Zeitnummerninformation
des gewählten Digitalwortes. Solange der Vergleicher 206
anzeigt, daß die Anzahl der zu dem Aufwärtszähler 204 geführten
Taktimpulse kleiner als die Zeitnummerninformation in dem entsprechenden
Teil des gewählten Digitalwortes ist, so wird der
angestiegene Signalpegel auf der XRT-Leitung über das ODER-
Schaltelement 162 weitergeleitet, so daß der die nächste Adresse
darstellende Teil des gewählten Digitalwortes über das UND-
Schaltelement 170 und das ODER-Schaltelement 166 zu dem Speicheradressenregister
158 gelangen kann. Zeigt hingegen der Vergleicher
206 an, daß die Anzahl der zu dem Aufwärtszähler 204 geführten
Taktimpulse gleich der Zeitnummerninformation des gewählten
Digitalwortes ist, so wird ein von dem UND-Schaltelement
208 erzeugtes Einschaltsignal durch das ODER-Schaltelement 210
weitergegeben. Folglich wird in dem einstufigen Register 194
eine Eins mit Beginn der nächsten Taktzeit gespeichert. Wie oben
erwähnt, wird dann, wenn das nächste ausgewertete Digitalwort
eine XJP-Information enthält, der die nächste Adresse beinhaltende
Signalanteil um Zwei erhöht. Wenn ferner der Vergleicher
206 anzeigt, daß die Anzahl der Taktimpulse, welche zu dem Aufwärtszähler
204 gelangen, gleich der Zeitnummerninformation des
gewählten Digitalwortes ist, so wird von dem UND-Schaltelement
211 ein Rückstellsignal r erzeugt, wodurch der Aufwärtszähler
204 auf Null und auch das Register 194 auf Null zurückgestellt
werden.
Der Makro-Steuersignalgenerator 28 sei im einzelnen anhand von
Fig. 3 näher erläutert. Er spricht auf folgende Eingangssignale
an:
- a) Die in dem Speicheradressenregister 158 der Programmsteuereinrichtung 24 gspeicherte Adresse und
- b) die digitale Information in dem das Makro-Steuersignalfeld enthaltenden Teil des ausgewählten Digitalwortes, wie aus der Zeichnung ersichtlich.
Die Programmsteuereinrichtung 24 liefert die Adresse für das gewählte
Digitalwort in dem Steuerbefehlsspeicher 10, wie oben bereits
ausgeführt wurde. Das Makro-Steuerbefehlsfeld enthält eine
Makro-Steuerbefehlszahl (d. h. einen Nummernabschnitt) und einen
p-Steuerabschnitt. Für jede aus dem zur Verfügung stehenden Repertoir
von Signalverarbeitungsfunktionen ist in dem Steuerbefehlsspeicher
10 in Form einer Gruppe von Digitalwörtern eine
Gruppe entsprechender Steuerbefehle gespeichert. Jedes Digitalwort
enthält eine Makro-Steuerbefehlszahl. Diese wird von dem
Makro-Steuersignalgenerator 28 gebildet oder ausgewertet und
schließlich in dem Register 128 gespeichert. Die Makro-Steuerbefehlszahl
am Ausgang des Makro-Steuersignalgenerators 28 wird
in der Dekodierungsschaltung 30 der ersten Stufe des Makro-
Steuerwerks 26 dekodiert und läuft der Reihe nach während der
Taktzeiten in der zuvor im Zusammenhang mit Fig. 1 angegebenen
Weise durch die Register 34, 36 und 38. Wie erwähnt, bewirkt die
Makro-Steuerbefehlszahl bei ihrem Durchlauf durch das Makro-
Steuerwerk 26 eine Verbindung der Bauteile einer Signalverarbeitungsstufe
der "Pipeline"-Recheneinheit 14 entsprechend der jeweiligen
Makro-Steuerbefehlszahl (Fig. 6A bis Fig. 6C).
Für viele Signalverarbeitungsfunktionen, beispielsweise bei einer
raschen Fouriertransformation, ist es wünschenswert, daß die
Makro-Steuerbefehlszahl, die jedem ausgewählten Digitalwort zugeordnet
ist, verarbeitet wird, bevor sie zu dem Ausgang des
Makro-Steuersignalgenerators 28 weiterläuft. Die volle Bedeutung
dieser Verarbeitung des Signals wird nachfolgend noch
deutlich. Es sei hier jedenfalls gesagt, daß bei der vorliegend
beschriebenen Ausführungsform die Makro-Steuerbefehlszahl,
welche dem ausgewählten Digitalwort jeweils zugeordnet ist, in
einer von drei Arten verarbeitet werden kann, bevor eine Weitergabe
an den Ausgang des Makro-Steuersignalgenerators 28 (d.
h. eine Einspeicherung in das Register 128) erfolgt:
- 1) Die Makro-Steuerbefehlszahl des gewählten Digitalwortes wird direkt zu dem Register 128 übertragen, falls in dem p-Steuerbefehlsteil des ausgewählten Digitalwortes eine Eins enthalten ist.
- 2) Die Makro-Steuerbefehlszahl, welche zu dem ausgewählten Digitalwort gehört, bleibt gegenüber der Makro- Steuerbefehlszahl, welche dem zuvor ausgewählten Digitalwort zugeordnet war, unverändert, wenn eine Zwei in dem p-Steuerbefehlsteil des ausgewählten Digitalwortes enthalten ist oder
- 3) die Makro-Steuerbefehlszahl, welche dem ausgewählten Digitalwort zugeordnet ist, wird entsprechend einem in einem Speicherwerk 130 des Makro-Steuersignalgenerators gespeicherten Änderungsfolgeprogramm während der nächsten Taktzeit modifiziert, wenn eine Drei in dem p-Steuerbefehlsteil des gewählten Digitalwortes enthalten ist.
Wenn das p-Steuerbefehlsfeld eine Eins enthält, so bewirkt die
Dekodierungsschaltung 132 einen Anstieg des Signalpegels auf der
Leitung P₁, während die Signalpegel auf den Leitungen P₂ und P₃
niedrig bleiben. Die Makro-Steuerbefehlszahl des ausgewählten
Digitalwortes gelangt daher aufgrund des Anstiegs des Signalpegels
auf der Leitung P₁ über das UND-Schaltelement 134 und das
ODER-Schaltelement 136 zu dem Register 128, um dort beim Auftreten
des nächsten Taktimpulses eingespeichert zu werden. Wenn das
p-Steuerbefehlsfeld der ausgewählten Digitalzahl eine Zwei enthält,
so läßt die Dekodierungsschaltung 132 den Signalpegel auf
der Leitung P₂ ansteigen, während die Signalpegel auf den Leitungen
P₁ und P₂ niedrig bleiben. Der Anstieg des Signalpegels
auf der Leitung P₂ bewirkt, daß ein Einschaltsignal über das
ODER-Schaltglied 138 zu dem UND-Schaltelement 140 gelangt. Der
Inhalt des Registers 128 wird dann über das genannte UND-Schaltelement
140 und das ODER-Schaltelement 136 geführt, um beim Auftreten
des nächsten Taktimpulses wieder in das Register 128 eingespeichert
zu werden. Ist in dem p-Steuerbefehlsfeld des ausgewählten
Digitalwortes eine Drei enthalten, so läßt die Dekodierungsschaltung
132 den Signalpegel auf der Leitung P₃ ansteigen,
während die Signalpegel auf den Signalleitungen P₁ und P₂ niedrig
bleiben. Der Adreßsignalanteil des Signals aus dem Speicheradressenregister 158 der Programmsteuereinrichtung 24 wird mittels
eines Vergleichers 148 mit dem Inhalt des Registers 146
verglichen. Bei dem Inhalt des Registers 146 handelt es sich um
die Adresse des zuvor ausgewählten Digitalwortes. Wenn daher die
Adresse in dem zuvor ausgewählten Digitalwort von der Adresse
des gegenwärtig ausgewählten Digitalwortes verschieden ist, so
steigt der Signalpegel am Ausgang 150 des Vergleichers 148 an.
In Zusammenwirkung mit dem erhöhten Signalpegel auf der Leitung
P₃ entsteht am Ausgang des UND-Schaltelementes 152 ein Signal,
welches bewirkt, daß der Inhalt des Speichers 130, welcher hier
ein gebräuchlicher Speicher willkürlicher Zugriffsmöglichkeit
ist, über das UND-Schaltelement 144 und das ODER-Schaltelement
136 weitergeleitet wird und in dem Register 128 eingespeichert
werden kann. Das in dem Speicher 130 gespeicherte Programm ist
in der Tabelle nach Fig. 4 zusammengestellt. Die Adressen für
den Speicher werden durch den Inhalt des Registers 128 vorgegeben.
Wenn während der nächstfolgenden Taktzeit die Adresse in
dem ausgewählten Digitalwort sich gegenüber der Adresse in dem
zuvor ausgewählten Digitalwort nicht unterscheidet, so erhöht
sich der Signalpegel auf der Ausgangsleitung 154 des Vergleichers
148. Dadurch wird ein Schaltsignal am Ausgang des UND-
Schaltelementes 156 erzeugt. Dieses durchläuft das ODER-Schaltelement
138 und bewirkt, daß der Inhalt des Registers 128 über
das UND-Schaltelement 140 und das ODER-Schaltelement 136 fließen
und neuerlich beim Auftreten des nächsten Taktimpulses in das
Register 128 eingespeichert werden kann.
Um die Wirkungsweise der Signalverarbeitungseinrichtung besser
verständlich zu machen, sei zunächst als Beispiel für einen Signalverarbeitungsvorgang
eine 32-Punkt-Fourierschnelltransformation
gewählt. In Fig. 7 ist ein Datenflußplan für eine solche
Transformation gezeigt. Der Algorithmus für das Flußdiagramm
nach Fig. 7 ist in der Veröffentlichung "An Economical Method
for Calculating the Discrete Fourier Transform" von R. Yavne,
1968, Fall Joint Computer Conference AFIPS, Teil 1, Band 33,
Seite 115, beschrieben.
Die Gruppe von digitalen Wörtern oder Befehlswörtern, welche zur
Durchführung der 32-Punkt-Fourierschnelltransformation notwendig
ist, kann aus der Zusammenstellung nach Fig. 8 entnommen werden.
Diese Gruppe von Digitalwörtern ist in dem Steuerbefehlsspeicher
10 nach Fig. 1 an Speicherplätzen (MEM.LOC.) oder an
Adressen gespeichert, die in üblicher Weise bezeichnet sein können.
Die Instruktionen oder Befehlswörter an den Speicherplätzen 1
und 2 dienen einer Vorbereitungsphase für die Fourierschnelltransformations-
Signalverarbeitung, und die Durchführung dieser
Steuerbefehle bewirkt, daß die ersten sechzehn Tastungen S₁ bis
S₁₆ in dem mit 18 bezeichneten Datenspeicher A jeweils an dessen
Speicherplätzen 1 bis 16 eingspeichert werden. Es sei unter
Bezugnahme auf Fig. 7 bemerkt, daß der Algorithmus zur
Durchführung der Fourierschnelltransformation nach Vollendung
der Vorbereitungsphase als aus fünf verschiedenen Signalverarbeitungsvorgängen
bestehend betrachtet werden kann (nämlich die
Signalverarbeitungsvorgänge 1 bis 5). Die digitalen Befehlswörter
an den Speicherplätzen 3, 4 und 5 enthalten die Steuerbefehle,
welche zu dem Signalverarbeitungsvorgang Nr. 1 gehören.
Die digitalen Wörter in den Speicherplätzen 6 bis 9 enthalten
die Steuerbefehle für den Signalverarbeitungsvorgang Nr. 2. Die
digitalen Wörter in den Speicherplätzen 10 bis 13 enthalten die
Steuerbefehle, welche zur Durchführung des Signalverarbeitungsvorganges
Nr. 3 erforderlich sind. Die digitalen Wörter in den
Speicherplätzen 14 bis 16 enthalten die Steuerbefehle, welche
zur Durchführung des Signalverarbeitungsvorganges Nr. 4 notwendig
sind, und schließlich enthalten die digitalen Wörter von den
Speicherplätzen 17 bis 19 die Steuerbefehle für den Signalverarbeitungsvorgang
Nr. 5. Die digitalen Wörter, welche sich an
den Speicherplätzen 20 und 21 befinden, dienen zur Durchführung
eines abschließenden Datenentleerungsvorganges. Weiter zeigen
die Fig. 9 bis 16 den Zustand verschiedener Bauteile der
"Pipeline"-Recheneinheit 14 und des Makro-Steuerwerks 26 während
jeder Taktzeit, soweit dies für die Durchführung des Signalverarbeitungsvorgangs
wesentlich ist.
In der Vorbereitungsphase bewirkt die Signalverarbeitungseinrichtung
9 nach Fig. 1 eine Einspeicherung der ersten sechzehn
digitalen Tastungen S₁ bis S₁₆ in den mit 18 bezeichneten Datenspeicher
A, wobei jede der digitalen Tastungen der Reihe nach
zu den aufeinanderfolgenden Taktzeiten bzw. im Rhythmus der Taktimpulse
CLCK abgeleitet wird. Dieser Vorgang läßt sich deutlicher
anhand von Fig. 9 verfolgen. In Fig. 9 sind folgende,
während jeder Taktzeit c. p. sich abspielenden Vorgänge bzw. Informationen
zusammengestellt:
der Speicherplatz, welcher während der nächsten Taktzeit c. p. zu adressieren ist, d. h. die Daten am Ausgang des Speicheradressenregisters 158 gemäß Fig. 5,
die Makro-Steuerbefehlszahl, welche zu dem Digitalwort gehört, das während der gegenwärtigen Taktzeit ausgewählt ist, d. h. die dem Register 128 gemäß Fig. 3 zugeführten Daten,
die Makro-Steuerbefehlszahl, welche den zu den einzelnen Steuerstufen gehörigen Dekodierungsschaltungen 30, 40 und 44 gemäß Fig. 1 zugeführt wird,
die Daten, welche den zu den einzelnen Signalverarbeitungsstufen gehörigen Auswahleinrichtungen 48, 74 und 98 gemäß Fig. 1 zugeleitet werden,
die Leseadressen und die Schreibadressen für den Datenspeicher A und für den Datenspeicher B,
die Leseadresse für den Koeffizientenspeicher,
die in die Datenspeicher A und B eingeschriebenen Daten, d. h. die Daten, welche über die Sammelschienen 106 und 104 gemäß Fig. 1 zugeführt werden und
die Daten am Ausgang der Signalverarbeitungseinrichtung, also die Daten, welche von der Sammelschiene 107 nach Fig. 1 abgenommen werden können.
der Speicherplatz, welcher während der nächsten Taktzeit c. p. zu adressieren ist, d. h. die Daten am Ausgang des Speicheradressenregisters 158 gemäß Fig. 5,
die Makro-Steuerbefehlszahl, welche zu dem Digitalwort gehört, das während der gegenwärtigen Taktzeit ausgewählt ist, d. h. die dem Register 128 gemäß Fig. 3 zugeführten Daten,
die Makro-Steuerbefehlszahl, welche den zu den einzelnen Steuerstufen gehörigen Dekodierungsschaltungen 30, 40 und 44 gemäß Fig. 1 zugeführt wird,
die Daten, welche den zu den einzelnen Signalverarbeitungsstufen gehörigen Auswahleinrichtungen 48, 74 und 98 gemäß Fig. 1 zugeleitet werden,
die Leseadressen und die Schreibadressen für den Datenspeicher A und für den Datenspeicher B,
die Leseadresse für den Koeffizientenspeicher,
die in die Datenspeicher A und B eingeschriebenen Daten, d. h. die Daten, welche über die Sammelschienen 106 und 104 gemäß Fig. 1 zugeführt werden und
die Daten am Ausgang der Signalverarbeitungseinrichtung, also die Daten, welche von der Sammelschiene 107 nach Fig. 1 abgenommen werden können.
Zunächst werden sämtliche Register mit Ausnahme des Speicheradressenregisters
158 durch geeignete, hier nicht dargestellte
Mittel auf Null zurückgestellt. Das Speicheradressenregister
158 wird durch ebenfalls nicht dargestellte Schaltungsmittel
bei "1" in Gang gesetzt.
Nunmehr sei Fig. 8 im einzelnen betrachtet. Das digitale Wort
an dem Speicherplatz 1 bedeutet, daß der Datenspeicher A mit
der Adresse 1 in Gang zu setzen ist, daß der Koeffizientenspeicher
mit der Adresse 1 in Gang zu setzen ist, daß die Makro-
Steuerbefehlszahl 1 auszuwählen ist und daß während der nächsten
Taktzeiten das Digitalwort am Speicherplatz 2 auszuwählen ist. Das
Digitalwort am Speicherplatz 2 befiehlt, daß dieses Digitalwort
für fünfzehn aufeinanderfolgende Taktzeiten einschließlich der
gegenwärtig laufenden Taktzeit auszuwählen ist, daß ferner während
dieser fünfzehn Taktzeiten die Makro-Steuerbefehlszahl unverändert
bei 1 zu bleiben hat, daß die Adresse im Datenspeicher
A am Ende jeder Taktzeit c. p. um Eins zu erhöhen ist und daß
die Adresse für den Koeffizientenspeicher unverändert bei 1
bleiben muß. Nach fünfzehn aufeinanderfolgenden Taktzeiten muß
dann das digitale Befehlswort vom Speicherplatz 3 gewählt werden,
womit die Vorbereitungsphase beendet ist.
Die Durchführung der Befehle entsprechend den Digitalwörtern
von den Speicherplätzen 1 und 2 ist in den Fig. 9 und 10 erläutert.
Während einer ersten Taktzeit oder Auslösetaktzeit
wählt das Speicheradressenregister 158, welches bei 1 in Betrieb
gesetzt worden ist, das digitale Befehlswort an dem Speicherplatz
1. Aus diesem Grunde wird die Makro-Steuerbefehlszahl
1 dem Register 128 zugeführt und eine 2 (d. h. von dem die nächste
Adresse signalisierenden Teil des Digitalwortes des Speicherplatzes
1) wird dem Register 158 zugeführt.
Während der zweiten Taktzeit c. p. erscheint die Makro-Steuerbefehlszahl
1 an dem Ausgang des Makro-Steuersignalgenerators
28 und damit am Eingang des der ersten Steuerstufe angehörenden
Dekodierers 30 und auch am Eingang des Registers
34 gemäß Fig. 1. Betrachtet man Fig. 6A, so erkennt man, daß
während der zweiten Taktzeit c. p. die erste Tastung S₁ dem Register 52 zufließt, während der Inhalt des Koeffizientenspeichers
an dessen Speicherplatz 1, welcher 1 ist, zu dem Register 54
weitergegeben wird. Inzwischen wird während der zweiten Taktzeit
eine 2 in dem Speicheradressenregister 158 gespeichert, wodurch
wiederum das digitale Befehlswort in den Speicherplatz 2 eingespeichert
wird und wieder die Makro-Steuerbefehlszahl 1 dem Register
128 zugeführt wird.
Während der dritten Taktzeit wird die Tastung S₁ in dem Register
52 gespeichert. Die Makro-Steuerbefehlszahl 1 folgt der
Tastung S₁ auf der Seite der Steuerstufen und wird in das Register
34 eingespeichert. Eine Makro-Steuerbefehlszahl 1 gelangt
zu dem Register 128 und zu dem der ersten Steuerstufe angehörenden
Dekodierer 30, und außerdem erscheint die Tastung
S₂ an dem Datenübertragungskanal 62.
Während der vierten Taktzeit wird die Makro-Steuerbefehlszahl
1 in das Register 36 eingespeichert und dem der zweiten Steuerstufe
angehörenden Dekodierer 40 zugeführt. Die Tastung
S₁ wird in dem Register 58 gespeichert und erscheint am
Registerausgang 88. Die Tastung S₂ wird in das Register 52 eingespeichert.
Die Makro-Steuerbefehlszahl 1 wird in das Register
34 eingegeben; eine Makro-Steuerbefehlszahl 1 wird dem Register
128 zugeführt, und schließlich wird über den Datenübertragungskanal
62 die Tastung S₃ in die Signalverarbeitungseinrichtung
eingegeben.
Während der fünften Taktzeit läuft die Tastung S₁ über die
komplexe Additionsschaltung 80 und wird dann in dem Register 76
gespeichert, welches in Fig. 1 gezeigt ist. Die Makro-Steuerbefehlszahl
1, welche zu der Tastung S₁ gehört, wird in das Register
38 eingespeichert und wird dem der dritten Steuerstufe
angehörenden Dekodierer 44 zugeführt. Aus diesem Grunde
wird die Tastung S₁ über die Ausgangssammelschiene 106 (siehe
Fig. 1 und 6C) in den Datenspeicher A eingekoppelt. Es sei
hier bemerkt, daß während der zweiten Taktzeit wegen der durch
das in Fig. 1 gezeigte Register 116 eingeführten Verzögerung
von einer Taktzeit die Leseadresse R des Datenspeichers A bei
dem Speicherplatz 1 einsetzte. Da die Verzögerungsschaltung 120
eine zusätzliche Verzögerung von drei Taktzeiten bei der Adressierung
des Datenspeichers A für das Einschreiben von Daten am
Speicherplatz 1 einführt, wird die Tastung S₁ an dem Speicherplatz
1 des Datenspeichers A während der fünften Taktzeit eingespeichert.
Nachfolgende Tastungen S₂ bis S₁₆ laufen durch die
"Pipeline"-Recheneinheit 14, wie aus den Fig. 9 und 10 zu
entnehmen ist und werden in aufeinanderfolgenden Adreßplätzen
des Datenspeichers A eingespeichert.
Während der siebzehnten Taktzeit (siehe Fig. 10) ist in dem
Speicheradressenregister 158 eine 3 gepeichert, wodurch das
digitale Befehlswort, welches an dem Speicherplatz 3 des Steuerbefehlsspeichers
10 gespeichert ist, ausgewählt wird. Hierdurch
wird der Signalverarbeitungsvorgang Nr. 1 des Algorithmus in
Lauf gesetzt. Es sei jedoch darauf hingewiesen, daß die Vorbereitungsphase
noch nicht ganz beendet ist, wobei diese Phase
während der zwanzigsten Taktzeit beendet wird. Das digitale Wort
von dem Speicherplatz 3 (siehe Fig. 8) legt fest, daß dieses
Digitalwort für die Dauer einer Taktzeit ausgewählt wird und
daß dann das digitale Wort von dem Speicherplatz 4 auszuwählen
ist. Die Makro-Steuersignalzahl wird hierbei auf 5 eingestellt,
und die Leseadressen der Datenspeicher A und B werden auf dem
Speicherplatz 1 angesprochen. Die Leseadresse des Koeffizientenspeichers
wird auf 1 eingestellt. Aus diesem Grunde wird zu der
achtzehnten Taktzeit der der ersten Stufe angehörende Dekodierer
30 mit einer Makro-Steuerbefehlszahl 5 beaufschlagt.
Weiter wird während der achtzehnten Taktzeit das Digitalwort
am vierten Speicherplatz ausgewählt.
Das Digitalwort am Speicherplatz 4 besagt einmal, daß dieses digitale
Wort für sieben aufeinanderfolgende Taktzeiten ausgewählt
wird, wonach das digitale Wort von dem Speicherplatz 5 gewählt
wird, daß ferner die Makro-Steuerbefehlszahl für jede der sieben
Taktzeiten auf dem Wert 5 bleibt, daß weiter die Leseadressen
für die Datenspeicher A und B während jeder der sieben Taktzeiten
jeweils einmal erhöht werden und daß die Leseadresse des
Koeffizientenspeichers bei 1 verbleibt. In der achtzehnten Taktzeit
wird daher die Tastung S₁₇ in das Register 52 eingegeben
und die Tastung S₁ wird aus dem Datenspeicher A herausgelesen
und dem Register 50 zugeführt, wie aus Fig. 6A zu ersehen ist.
Während der neunzehnten Taktzeit wird die Tastung S₁₇ dem Register
58 zugeführt und die Tastung S₁ gelangt zu dem Register 56,
während die Makro-Steuerbefehlszahl 5 dieser Tastung auf der
Steuerstufenseite folgt und in das Register 36 eingegeben wird.
Während der zwanzigsten Taktzeit wird die Größe S₁+S₁₇ in das
Register 76 eingespeichert und die Größe S₁-S₁₇ gelangt zu
dem Register 78, während die Makro-Steuerbefehlszahl 5 in das
Register 38 einzieht. Es sei bemerkt, daß während dieser zwanzigsten
Taktzeit die Tastung S₁₆ entsprechend der Makro-Steuerbefehlszahl 1 durch die der dritten Signalverarbeitungsstufe angehörende
Auswahleinrichtung läuft, wobei die genannte Makro-
Steuerbefehlszahl 1 dem der dritten Steuerstufe angehörenden
Dekodierer 44 zugeht. Die Tastung S₁₆ wird dann am
Speicherplatz 16 des Datenspeichers A eingeschrieben, wodurch
die Vorbereitungsphase beendet wird, während der Signalverarbeitungsvorgang
Nr. 1 sich fortsetzt. Während der einundzwanzigsten
Taktzeit wird der der dritten Stufe angehörige Dekodierer
44 von der Makro-Steuerbefehlszahl 5 beaufschlagt.
Die Größe S₁+S₁₇ wird an den Datenspeicher A geliefert, und die
Größe S₁-S₁₇ gelangt zu dem Datenspeicher B.
Während der fünfundzwanzigsten Taktzeit wählt das Speicheradressenregister
158 ein Digitalwort von dem Speicherplatz 5 aus. Das
am Speicherplatz 5 befindliche Digitalwort bestimmt, daß einmal
das an diesem Speicherplatz befindliche Digitalwort für acht
Taktzeiten ausgewählt wird, wonach das an der Speicherstelle 6
befindliche Digitalwort ausgewählt wird. Die Makro-Steuerbefehlszahl
wird auf 6 erhöht. Die Leseadresse R des Datenspeichers A
wird zu jeder Taktzeit um einen Schritt erhöht und die Leseadresse
R des Datenspeichers B wird ebenfalls einmal je Zeitimpuls
um 1 erhöht. Es sei hier bemerkt, daß während der sechsundzwanzigsten
Taktzeit die Tastungen S₉ und S₂₅ der Makro-
Steuerbefehlszahl 6 zugeordnet sind, während gleichzeitig die
Tastungen S₈ und S₂₄, die Tastungen S₇ und S₂₃ und die Tastungen
S₆ und S₂₂ der Makro-Steuerbefehlszahl 5 zugeordnet sind.
Das Digitalwort am Speicherplatz 6 setzt den Signalverarbeitungsvorgang
Nr. 2 entsprechend der Tabelle nach Fig. 11 in Lauf und
bestimmt, daß das betreffende Digitalwort für eine Taktzeit auszuwählen
ist und daß dann das Digitalwort von dem Speicherplatz
7 ausgewählt werden soll; daß ferner die Makro-Steuerbefehlszahl
auf 10 einzustellen ist, daß weiter die Leseadresse des Datenspeichers
A auf den Speicherplatz 1 einzustellen ist, daß fernerhin
die Leseadresse des Datenspeichers B auf den Speicherplatz
9 einzustellen ist und daß schließlich die Leseadresse für den
Koeffizientenspeicher auf den Speicherplatz 2 einzustellen ist.
Am Speicherplatz 2 des Koeffizientenspeichers 22 ist K₂=ω⁰
gespeichert, worin ω⁰=1. Daher werden während der vierunddreißigsten
Taktzeit die am Speicherplatz 1 des Datenspeichers
A gespeicherten Daten (hier mit A₁¹ bezeichnet) und die am Speicherplatz
9 des Datenspeichers B gespeicherten Daten (hier mit
B₉¹ bezeichnet) sowie die Daten des Speicherplatzes 2 des Koeffizientenspeichers
(nämlich K₂) den Registern 50 bzw. 52 bzw. 54
zugeführt, wie in Fig. 11 festgehalten ist. Es sei darauf hingewiesen,
daß in den Fig. 11 bis 15 folgende Schreibweise
ebenso wie in Fig. 7 verwendet ist:
A N M
= Daten im Datenspeicher A, welche sich zu Ende
des Signalverarbeitungsvorgangs M am Speicherplatz
N befinden.
B
N
M
= Daten im Datenspeicher B, welche sich zu Ende
des Signalverarbeitungsvorgangs M am Speicherplatz
N befinden.
Das Digitalwort am Speicherplatz 7 bestimmt, daß dieses Digitalwort
für drei Taktzeiten auszuwählen ist und daß hiernach das
Digitalwort von dem Speicherplatz 8 zu entnehmen ist. Weiter besagt
das Digitalwort des Speicherplatzes 7, daß die Makro-
Steuerbefehlszahl auf dem Wert 10 für alle drei Taktzeiten verbleiben
soll, daß ferner die Leseadreßdaten für die Datenspeicher
A und B während jeder der drei Taktzeiten jeweils um 1 zu vermehren
sind und daß die Leseadresse des Koeffizientenspeichers
für alle drei Taktzeiten auf dem Speicherplatz 2 verbleiben soll.
Das Digitalwort von dem Speicherplatz 8 bestimmt, daß einmal
dieses Digitalwort für vier Taktzeiten auszuwählen ist, wonach
das Digitalwort vom Speicherplatz 9 ausgewählt werden soll, daß
ferner die Makro-Steuerbefehlszahl entsprechend dem im Speicher
130 (Fig. 3) des Makro-Steuerwerkes 26 gespeicherten Programms
fortschreiten soll und daher für jede der vier Taktzeiten
auf die Zahl 11 zu ändern ist, daß weiter die Leseadressen für
die Datenspeicher A und B für jede der vier Taktzeiten um 1 zu
erhöhen sind und daß die Leseadresse R für den Koeffizientenspeicher
auf der Bezeichnung des Speicherplatzes 2 verbleiben
soll.
Das Digitalwort am Speicherplatz 9 bestimmt, daß einmal das Digitalwort
vom Speicherplatz 7 in der nächsten Taktzeit auszuwählen
ist, daß die Makro-Steuerbefehlszahl auf 12 weiterzuschalten
ist, daß die Leseadresse R für den Datenspeicher A um
1 zu erhöhen ist, während die Leseadresse des Datenspeichers B
um -15 zu erhöhen also um 15 zu vermindern ist und daß die
Leseadresse für den Koeffizientenspeicher um 1 zu erhöhen ist,
so daß sie den Speicherplatz 3 bezeichnet. Der Koeffizientenspeicher
22 hat in dem Speicherplatz 3 den Koeffizienten K₃ gespeichert,
welcher folgenden Wert hat: K₃=j ω⁰, worin j=.
Es sei hier bemerkt, daß der die Anzahl von Malen bezeichnende
Teil des digitalen Wortes am Speicherplatz 9 eine 1
ist und daß der Steuerbefehlsteil des digitalen Wortes einen
XRT-Befehl enthält. Das bedeutet, das digitale Wort am Speicherplatz
9 ist einmal ausgewählt worden (d. h. die Anzahl von Malen,
welche durch den die Anzahl von Malen bezeichnenden Teil des Digitalwortes
bestimmt ist). Betrachtet man Fig. 5, so ist festzustellen,
daß der Vergleicher 206 den Signalpegel des dem UND-
Schaltelement 208 zugeführten Signals ansteigen läßt (die Anzahl
von Taktimpulsen ist nämlich gleich der Anzahl von Malen,
wie sie in dem entsprechenden Teil des Digitalwortes am Speicherplatz
9 bestimmt wird). Nachdem das Signal auf der XRT-Ausgangsleitung
in seinem Pegel ebenfalls ansteigt, wird eine "1"
in das einstellige Register 194 eingespeichert.
Das am Speicherplatz 7 anzutreffende Digitalwort wird für drei
Taktzeiten ausgewählt und die Makro-Steuerbefehlszahl, welche
zu diesem Digitalwort gehört, bleibt für sämtliche drei Taktzeiten
auf dem Wert 12. Nach diesen drei Taktzeiten wird das
an dem Speicherplatz 8 befindliche Digitalwort für vier Taktzeiten
ausgewählt, während welchen die Makro-Steuerbefehlszahl
auf die Zahl 13 weitergestellt wird. Es sei bemerkt, daß das am
Speicherplatz 8 befindliche Digitalwort einen XJP-Steuerbefehl
enthält. Daher wird, wie ein Blick auf Fig. 5 der Zeichnungen
zeigt, der Signalpegel auf der XJP-Leitung angehoben, und der
Inhalt der Additionsschaltung 188 gelangt über das UND-Schaltelement
190 zu dem Speicheradressenregister 158. Wie oben erwähnt,
ist das am Speicherplatz 9 befindliche Digitalwort für
eine Anzahl von Malen bzw. für eine Anzahl von Taktzeiten ausgewählt
worden, welche von dem diese Zahl bestimmenden Teil des
Digitalwortes festgelegt ist, im vorliegenden Falle einmal, so
daß eine "1" in das einstufige Register 194 eingeschrieben wird.
Der Inhalt der Additionsschaltung 188 stellt also die Summe der
in dem Speicheradressenregister 158 gespeicherten Adresse plus
2 dar. Es ergibt sich daher, daß nach Ausführung des digitalen
Steuerbefehls vom Speicherplatz 8 (das digitale Wort am Speicherplatz
9 ist einmal verarbeitet worden) das digitale Wort des
Speicherplatzes 10 als nächstes Digitalwort auszuwählen ist.
Mit dem am Speicherplatz 10 anzutreffenden digitalen Befehlswort
wird der Signalverarbeitungsvorgang Nr. 3 (siehe Fig. 12 und
13) in Lauf gesetzt. Das Digitalwort vom Speicherplatz 10 bestimmt,
daß während der nächsten Taktzeit das Digitalwort vom
Speicherplatz 11 auszuwählen ist, daß ferner die Makro-Steuerbefehlszahl auf 10 einzustellen ist, daß die Leseadresse des
Datenspeichers A auf den Speicherplatz 1 einzustellen ist, daß
die Leseadresse des Datenspeichers B auf den Speicherplatz 13
eingestellt werden muß und daß die Leseadresse des Koeffizientenspeichers
auf den Speicherplatz 4 einzustellen ist, wo der
Koeffizient K₄=ω⁰ gespeichert ist.
Das Digitalwort am Speicherplatz 11 legt fest, daß nach Ablauf
einer weiteren Taktzeit das Digitalwort vom Speicherplatz 12
auszuwählen ist, daß die Makro-Steuerbefehlszahl auf dem Wert
10 während dieser Taktzeit verbleibt, daß die Leseadressen der
Datenspeicher A und B jeweils um 1 erhöht werden und daß die
Leseadresse des Koeffizientenspeichers auf dem gleichen Wert
bleibt, also weiterhin den Speicherplatz 4 bezeichnet.
Das Digitalwort am Speicherplatz 12 bestimmt, daß nach zwei Taktzeiten
das Digitalwort vom Speicherplatz 13 auszuwählen ist, daß
die Makro-Steuerbefehlszahl für jede der beiden Taktzeiten auf
11 zu ändern ist, daß die Leseadressen für die Datenspeicher A
und B für jede der beiden Taktzeiten jeweils um 1 zu erhöhen
sind und daß die Leseadresse für den Koeffizientenspeicher weiterhin
auf der Bezeichnung des Speicherplatzes 4 verbleibt.
Das Digitalwort am Speicherplatz 13 bestimmt nun, daß während
der nächsten Taktzeit das Digitalwort des Speicherplatzes 11 zu
entnehmen ist, daß die Makro-Steuerbefehlszahl durch den Inhalt
des dem Makro-Steuerwerk 26 angehörenden Speichers 130 (Fig. 3)
bestimmt werden muß und daher für die gegenwärtig laufende Taktzeit
den Wert 12 annimmt, daß die Leseadresse für den Datenspeicher
A um 1 zu erhöhen ist, daß die Leseadresse für den Datenspeicher
B um -7 zu erhöhen also um 7 zu vermindern ist und
daß die Leseadresse für den Koeffizientenspeicher um 1 zu erhöhen
ist, so daß sie nun den Speicherplatz 5 bezeichnet. Am
Speicherplatz 5 des Koeffizientenspeichers ist der Koeffizient
K₅=j ω⁰ gespeichert.
Das Digitalwort am Speicherplatz 11 legt jetzt fest, daß während
der nächsten Taktzeit das Digitalwort vom Speicherplatz 12 zu
entnehmen ist, daß die Makro-Steuerbefehlszahl auf dem Wert 12
verbleibt, daß die Leseadressen für die Datenspeicher A und B
jeweils um 1 zu erhöhen sind und daß die Leseadresse für den
Koeffizientenspeicher auf der Bezeichnung für den Speicherplatz
5 verbleibt.
Das Digitalwort vom Speicherplatz 12 legt fest, daß nach zwei
Taktzeiten das Digitalwort vom Speicherplatz 13 auszuwählen ist,
daß die Makro-Steuerbefehlszahl für beide Taktzeiten auf 13 zu
ändern ist, daß die Leseadressen für die Datenspeicher A und B
jeweils für jede der beiden Taktzeiten um 1 zu erhöhen ist und
daß die Leseadresse für den Koeffizientenspeicher weiterhin auf
dem Wert zur Bezeichnung des Speicherplatzes 5 verbleibt.
Das Digitalwort am Speicherplatz 13 besagt nun, daß zur nächsten
Taktzeit das Digitalwort vom Speicherplatz 12 zu entnehmen ist,
daß die Makro-Steuerbefehlszahl entsprechend dem im Speicher 130
(Fig. 3) festgehaltenen Programm zu wählen ist und daher den
Wert 10 annimmt, daß die Leseadresse des Datenspeichers A um 1
zu erhöhen ist, daß die Leseadresse für den Datenspeicher B um
-7 zu erhöhen also um 7 zu vermindern ist und daß die Leseadresse
für den Koeffizientenspeicher um 1 auf 6 zu erhöhen ist. An
diesem Speicherplatz ist im Koeffizientenspeicher der Koeffizient
K₆=ω⁴ gespeichert, worin ω⁴=e-j π/4. Es sei bemerkt,
daß das digitale Wort an dem Speicherplatz 13 nun zweimal
ausgewählt worden ist.
Das an dem Speicherplatz 11 anzutreffende Digitalwort legt fest,
daß während der nächsten Taktzeit das an dem Speicherplatz 12
eingespeicherte Digitalwort auszuwählen ist, daß die Makro-
Steuerbefehlszahl auf dem Wert 10 bleibt, daß die Datenspeicher
A und B mit einer um 1 erhöhten Leseadresse adressiert werden
und daß die Leseadresse des Koeffizientenspeichers auf dem den
Speicherplatz 6 bezeichneten Wert bleibt.
Durch das vom Speicherplatz 12 zu entnehmende Digitalwort wird
bestimmt, daß nach zwei Taktzeiten das Digitalwort vom Speicherplatz
13 auszuwählen ist, daß die Makro-Steuerbefehlszahl für
jede der beiden Taktzeiten auf 11 zu ändern ist, daß die Leseadressen
der Datenspeicher A und B während jeder der beiden Taktzeiten
jeweils einmal zu erhöhen sind und daß die Leseadresse
des Koeffizientenspeichers auf dem Wert 6 bleibt.
Das Digitalwort am Speicherplatz 13, welches nun zum dritten Mal
ausgewählt wird (d. h. für eine Anzahl von Taktzeiten bzw. eine
Anzahl von Malen, die durch einen entsprechenden Teil des digitalen
Befehlswortes angegeben wird), legt fest, daß während der
nächsten Taktzeit das Digitalwort vom Speicherplatz 11 auszuwählen
ist, daß die Makro-Steuerbefehlszahl durch den Speicher 130
des Makro-Steuerwerks 26 bestimmt wird und hier auf 12 eingestellt
wird, daß die Leseadresse des Datenspeichers A einmal zu
erhöhen ist, daß die Leseadresse des Datenspeichers B um -7 zu
erhöhen, also um 7 zu vermindern ist und daß die Leseadresse des
Koeffizientenspeichers einmal zu erhöhen ist, so daß sie nun den
Wert 7 hat. Der Koeffizientenspeicher hat an dem Speicherplatz
7 den Koeffizienten K₇=-j ω⁴ gespeichert.
Das Digitalwort am Speicherplatz 11 bestimmt, daß nach einer
Taktzeit das Digitalwort vom Speicherplatz 12 auszuwählen ist,
daß die Makro-Steuerbefehlszahl auf dem Wert 12 bleibt, daß die
Leseadressen der Datenspeicher A und B je einmal erhöht werden
und daß die Leseadresse des Koeffizientenspeichers auf dem Wert
7 verbleibt.
Das Digitalwort an dem Speicherplatz 12 legt fest, daß nach zwei
Taktzeiten das Digitalwort vom Speicherplatz 14 zu entnehmen ist,
nachdem das Digitalwort am Speicherplatz 13 bereits für die Anzahl
von Malen oder für die Anzahl von Taktzeiten ausgewählt
worden ist, welche durch den entsprechenden Informationsteil in
dem Digitalwort angegeben wird, daß ferner die Makro-Steuerbefehlszahl
um 1 auf 13 zu erhöhen ist, daß die Leseadressen der
Datenspeicher A und B für jede der Taktzeiten jeweils einmal zu
erhöhen ist und daß die Leseadresse des Koeffizientenspeichers
auf dem Wert 7 bleibt.
Damit ist der dritte Signalverarbeitungsvorgang abgeschlossen.
Die Signalverarbeitungsvorgänge Nr. 4 und Nr. 5 setzen sich in
entsprechender Weise in Übereinstimmung mit dem Programm fort,
wie anhand der Fig. 13, 14 und 15 zu sehen ist. In dem Koeffizientenspeicher
22 sind dabei an den Speicherplätzen 8 bis 31
die Koeffizienten K₈ bis K₃₁ gespeichert, wobei diese Koeffizienten
folgende Werte haben:
K₈ = ω⁰
K₉ = - j ω⁰
K₁₀ = ω⁴ worin l⁴ = e-j π/4K₁₁ = j ω⁴
K₁₂ = ω² worin ω² = e-j π/8K₁₃ = - j ω²
K₁₄ = ω⁶ worin ω⁶ = e-j 3 π/8K₁₅ = - j ω⁶
K₁₆ = ω⁰
K₁₇ = - j ω⁰
K₁₈ = ω⁴
K₁₉ = - j ω⁴
K₂₀ = ω²
K₂₁ = - j ω²
K₂₂ = ω⁶
K₂₃ = - j ω⁶
K₂₄ = ω¹ worin ω¹ = e-j π/16K₂₅ = - j ω¹
K₂₆ = ω⁵ worin ω⁵ = e-j 5π/16K₂₇ = - j ω⁵
K₂₈ = ω³ worin ω³ = e-j 3π/16K₂₉ = - j ω³
K₃₀ = ω⁷ worin ω⁷ = e-j 7π/16K₃₁ = - j ω⁷
Die abschließende Datenentleerungsphase, welche während der
fünfundachtzigsten Taktzeit beginnt und während der einhundertsechzehnten
Taktzeit endet, ist anhand der Fig. 15 und 16 beschrieben.
Es sei hier bemerkt, daß gemäß Fig. 6C Daten an dem
Ausgangskanal 107 der Signalverarbeitungseinrichtung 9 nach Fig.
1 abgegeben werden, wenn die der dritten Stufe angehörende
Dekodierungsschaltung unter Steuerung der Makro-Steuerbefehlszahl
1, 10 oder 12 steht. Der Ausgangskanal 107 kann an ein anderes,
in Fig. 1 nicht dargestelltes Auswertgerät oder Nutzgerät
angeschlossen sein, welches von einer anderen Signalverarbeitungseinrichtung
oder einem Pufferspeicher und einer Wiedergabeeinrichtung
gebildet sein kann. Ein solches Auswertgerät
ist so ausgebildet, daß es nur die Daten verwertet, die an dem
Ausgangskanal 107 während des fünfundachtzigsten bis einhundertsechzehnten
Taktimpulses abgegeben werden, was mittels eines
nicht dargestellten Synchronisators geschehen kann.
Zweites Beispiel einer Betriebsweise
Unter Bezugnahme auf Fig. 17 sei ein Programmflußplan für eine
Signalverarbeitung von Radarsignalen mit Festzeichenunterdrückung
erläutert. Bekanntermaßen kann ein Flußplan und damit die Signalverarbeitung
von Radarsignalen mit Festzeichenunterdrückung
folgendermaßen zusammengefaßt beschrieben werden: Für ein erstes
Radarecho wird eine Anzahl R von nacheinander genommenen, komplexen
digitalen Tastungen
die jeweils die in Phase
liegende Komponente und die phasenmäßig dazu senkrecht stehende
Komponente eines Videosignals in den entsprechenden unterschiedlichen
Bereichen repräsentieren, mit einem als bekannt angenommenen,
komplexen Bewertungsfaktor kombiniert. Jede Tastung
wird während einer Taktzeit genommen. Während des nächsten
Radarechos werden die hierzu gehörenden Tastungen in entsprechender
Weise mit einem Bewertungsfaktor kombiniert. Die zu dem
ersten Radarecho gehörenden, gewichteten oder mit dem Bewertungsfaktor
kombinierten Tastungen werden zu den Tastungen entsprechend
dem zweiten Radarecho an den entsprechenden Bereichspunkten
addiert. Der Vorgang setzt sich für eine bestimmte Anzahl
von Radarechos fort. In den Fig. 16 und 17 bezeichnen
die tiefgestellten Zahlen die Nummer des Radarechos oder die
Nummer des ausgesendeten Radarimpulses, und die hochgestellten
Zahlen bezeichnen die Bereichsschaltstufe oder auch die Taktzeit.
Wie im einzelnen zu ersehen ist, wird für das erste Radarecho
die digitale Tastung, die während der ersten Taktzeit c. p.
gewonnen wurde, d. h. mit dem komplexen Gewichtungsfaktor
oder Bewertungsfaktor kombiniert, welcher dem ersten Radarecho
zugeordnet ist, nämlich Hierdurch entsteht der Ausdruck
Sowie nachfolgende Tastungen des ersten Radarechos
genommen werden (nämlich die Tastungen worin k=2, 3,
. . . R), werden auch diese Tastungen mit dem komplexen Gewichtungsfaktor
oder Bewertungsfaktor kombiniert, so daß sich die Ausdrücke
ergeben, worin k=2, 3, . . . R. Die
Ausdrücke
worin k=1, 2, 3, . . . R, die auf diese Weise
gebildet worden sind, werden in der Signalverarbeitungseinrichtung
gespeichert. Nach Abschluß dieses Vorganges legt die Signalverarbeitungseinrichtung
eine Pause Q ein, wobei Q die Anzahl
von Taktzeiten c. p. bezeichnet, welche erforderlich ist,
um einen zweiten Radarimpuls auszusenden und mit der Tastung
des Radarechos aufgrund dieses ausgesendeten Radarimpulses (nämlich
i=1) in einem Bereichspunkt zu beginnen, welcher der ersten
Tastung im ersten Radarecho entspricht. Die erste Tastung,
welche zu dem zweiten Radarecho gehört und welche mit zu bezeichnen
ist, wird mit einem komplexen Gewichtungsfaktor oder
Bewertungsfaktor kombiniert, so daß sich der Ausdruck
ergibt. Diese gewichtete Tastung wird zu dem Ausdruck
(nämlich der ersten gewichteten Tastung des ersten
Radarechos) hinzuaddiert. In dieser Weise wird für sämtliche
k-1 Tastungen, welche zu dem zweiten Radarecho gehören, fortgefahren,
so daß man folgende Ausdrücke erhält:
Die in dieser Weise gebildeten Ausdrücke werden in der Signalverarbeitungseinrichtung eingespeichert.
Nach einer weiteren Pause von Q Taktzeiten c. p. werden die Tastungen,
welche aus einem dritten Radarecho gewonnen werden,
und welche mit worin k=1, 2, 3, . . . R, zu bezeichnen sind,
mit einem komplexen Gewichtungsfaktor kombiniert und dann
zu den Ausdrücken
in der oben beschriebenen Weise hinzuaddiert,
so daß man die Ausdrücke
erhält. Diese Vorgänge
setzen sich für N Radarimpulse fort, wobei N die Anzahl der zu
verarbeitenden Radarechosignale ist.
In Fig. 18 ist ein Programm zur Durchführung der oben beschriebenen
Signalverarbeitung von Radarechosignalen mit Festzeichenunterdrückung
angegeben. Es sei zunächst bemerkt, daß die Digitalwörter,
welche an den Speicherplätzen 22 bis 27 des Steuerbefehlsspeichers
10 nach Fig. 1 gespeichert sind, entweder eine
Makro-Steuerbefehlszahl 1 oder eine Makro-Steuerbefehlszahl 2
enthalten. Die Reaktion der den Signalverarbeitungsstufen 1 bis
3 angehörenden Auswahleinrichtungen auf die Makro-Steuerbefehlszahlen
1 oder 2 ist aus den Fig. 6A bis 6C ersichtlich.
Das am Speicherplatz 22 befindliche Digitalwort kann in einer
bestimmten Weise aus einer Anzahl von möglichen Auswahlvorgängen
ausgewählt werden. Beispielsweise kann dieses digitale Befehlswort
nach Vollendung des Fourierschnelltransformationsprogramms,
welches im ersten Beispiel beschrieben worden ist, dadurch
ausgewählt werden, daß in dem Steuerbefehlsteil des letzten
digitalen Befehlswortes, welches in dem vorausgegangenen
Programm ausgewählt wird, ein TRA-Befehl vorgesehen wird und daß
das Befehlswort außerdem in dem die nächste Adresse bezeichnenden
Teil eine Auswahl des Speicherplatzes 22 befiehlt.
Das Digitalwort am Speicherplatz 22 legt fest, daß während der
nächsten Taktzeit c. p. das Digitalwort vom Speicherplatz 23
auszuwählen ist, daß die Makro-Steuerbefehlszahl auf den Wert
0 einzustellen ist, daß die Leseadresse des Datenspeichers A
auf den Wert 0 einzustellen ist und daß die Leseadresse des
Koeffizientenspeichers auf den Wert 10 einzustellen ist.
Das Digitalwort am Speicherplatz 23 legt fest, daß nach R Taktzeiten
das Digitalwort vom Speicherplatz 24 auszuwählen ist, daß
während jedes der R Taktzeiten c. p. die Makro-Steuerbefehlszahl
auf dem Wert 1 verbleibt, daß die Leseadresse des Datenspeichers
A für jede der R Taktzeiten c. p. jeweils einmal erhöht wird und
daß die Leseadresse des Koeffizientenspeichers auf der Bezeichnung
des Speicherplatzes 100 verbleibt. Aus den Fig. 6A bis
6C ist abzuleiten, daß die Befehle der Digitalwörter an den
Speicherplätzen 22 und 23 die Wirkung haben, daß die R Tastungen
des ersten Radarechos mit dem komplexen Gewichtungsfaktor
kombiniert werden, der sich am Speicherplatz 100 des Koeffizientenspeichers
befindet, dann zu dem Datenspeicher A geleitet werden
und hier in den Speicherplätzen 0 bis (R-1) eingespeichert
werden. Es sei darauf hingewiesen, daß auch hier, ebenso wie bei
der Fourierschnelltransformation nach Beispiel 1, die Makro-
Steuerbefehlszahl durch jede der Steuerstufen läuft und damit
auf der Seite der Steuereinheit gleichsam den Daten folgt, welche
zu diesen Steuerbefehlszahlen gehören, während die Daten durch
jede der Signalverarbeitungsstufen laufen. Daher sind selbst nach
R Taktzeiten c. p. die zu dem ersten Radarecho gehörenden Daten
in der Recheneinheit, während das am Speicherplatz 24 befindliche
Digitalwort ausgewählt und der Signalverarbeitung zugeführt
wird.
Das Digitalwort am Speicherplatz 24 legt fest, daß dieses Digitalwort
für Q Taktzeiten c. p. ausgewählt bleibt und dann das
Digitalwort vom Speicherplatz 25 ausgewählt wird.
Das Digitalwort, welches am Speicherplatz 25 anzutreffen ist,
bestimmt, daß nach einer Taktzeit c. p. das Digitalwort vom Speicherplatz
26 zu wählen ist, daß ferner die Makro-Steuerbefehlszahl
2 zu verwenden ist, daß die Leseadresse des Datenspeichers
A auf die Bezeichnung des Speicherplatzes 0 einzustellen ist und
daß die Leseadresse des Koeffizientenspeichers um 1 auf die Bezeichnung
des Speicherplatzes 101 zu erhöhen ist. Betrachtet man
die Fig. 6A bis 6C, so erkennt man, daß die erste bis dritte
Auswahleinrichtung der Signalverarbeitungsstufen in der Weise
auf die Makro-Steuerbefehlszahl 2 ansprechen, daß die erste Tastung,
welche zu dem zweiten Radarecho gehört, mit dem an dem
Speicherplatz 101 des Koeffizientenspeichers befindlichen Koeffizienten
gewichtet und dann mit der zuvor bereits gewichteten,
ersten Tastung aus dem ersten Radarecho zusammengezählt wird,
wonach die resultierende Summe in den Datenspeicher A eingegeben
wird.
Das Digitalwort am Speicherplatz 26 legt fest, daß dieses Digitalwort
während (R-1) Taktzeiten gültig bleibt, wonach das am
Speicherplatz 27 anzutreffende Digitalwort ausgewählt wird, daß
ferner die Makro-Steuerbefehlszahl auf dem Wert 2 bleibt, daß
die Leseadresse des Datenspeichers A für jede der (R-1) Taktzeiten
c. p. jeweils einmal erhöht wird und daß die Leseadresse
des Koeffizientenspeichers auf der Bezeichnung des Speicherplatzes
101 für jede der genannten Taktzeiten beibehalten wird.
Das Ergebnis der Durchführung des Befehls entsprechend dem digitalen
Befehlswort des Speicherplatzes 26 ist es also, daß die
übrigen Tastungen, welche zu dem ersten und dem zweiten Radarecho
gehören, in gleicher Weise und wie in dem Datenflußplan
nach Fig. 17 aufgezeichnet verarbeitet werden.
Das Digitalwort am Speicherplatz 27 legt fest, daß für die nächste
Taktzeit das Digitalwort vom Speicherplatz 24 auszuwählen
ist und daß die Digitalwörter 24, 25 und 26 in der oben bereits
beschriebenen Weise aufeinanderfolgen, bis das Digitalwort am
Speicherplatz 27 insgesamt N-mal ausgewählt worden ist.
Aus der vorstehenden Erläuterung zweier Beispiele einer "Pipeline"-
Signalverarbeitung erkennt man, daß die hier vorgeschlagene
Signalverarbeitungseinrichtung nicht auf die Vollendung
eines Signalverarbeitungsvorgangs warten muß, bevor der nächste
Signalverarbeitungsvorgang begonnen wird, da eine Makro-Steuerbefehlszahl,
die bestimmten Daten zugeordnet ist, diesen Daten
auf der Seite der Steuereinheit durch die Steuerstufe folgt,
während die Daten durch die Signalverarbeitungsstufen laufen.
Aus den obigen Ausführungen ergibt sich, daß das hier angegebene
Konstruktionsprinzip auch auf andere Ausführungsformen anwendbar
ist. Beispielsweise können zusätzliche Gruppen von Digitalwörtern
in die Speicher eingegeben werden, um andere Signalverarbeitungsfunktionen
durchführen zu können, so unter anderem
eine Monopulsausrichtung und Eichung oder die Einhaltung einer
mittleren Falschalarmquote. Dazu sind entsprechende zusätzliche
Makro-Steuerbefehlszahlen erforderlich, wobei die den Signalverarbeitungsstufen
angehörenden Auswahleinrichtungen, die Dekodierungsschaltungen
und die Programmsteuereinrichtung so abzuwandeln
sind, daß sie auf die zusätzlichen Makro-Steuerbefehlszahlen
ansprechen.
Claims (6)
1. Signalverarbeitungseinrichtung, insbesondere für digitale
Signalverarbeitungssysteme, mit einer Recheneinheit (14), die
mehrere in Reihe hintereinandergeschaltete Signalverarbeitungsstufen
enthält, von denen jeweils eine folgende Signalverarbeitungsstufe
Rechenoperationen an von der jeweils vorhergehenden
Signalverarbeitungsstufe empfangenen Daten durchführt,
mit einer Steuereinrichtung (12), welche die in der
Recheneinheit durchzuführenden Rechenoperationen steuert und
welche eine der Anzahl der Signalverarbeitungsstufen entsprechende
Anzahl von jeweils Register und mit den Signalverarbeitungsstufen
jeweils verbundene Dekodierer aufweisenden Steuerstufen
enthält, weiter mit Datenübertragungskanälen (62, 64, 68) zur
Einspeisung der in den Signalverarbeitungsstufen zu verarbeitenden
Daten und mit Speichermitteln (10) zur Speicherung von
Steuerbefehlssignalen für die Steuereinrichtung (12), dadurch
gekennzeichnet, daß die Register der Steuerstufen der Steuereinrichtung
(12) derart in Reihe geschaltet und derart steuerbar
sind, daß - synchron mit dem Fortschritt der über die Datenübertragungskanäle
(62, 64, 68) in die erste Signalverarbeitungsstufe
eingegebenen Daten durch die in Reihe geschalteten Signalverarbeitungsstufen
- die von den Speichermitteln der jeweils
ersten der Steuerstufen zugeführten Steuerbefehlssignale, die
aus einer Gruppe von gespeicherten Digitalwörtern oder digitalen
Befehlssignalen bestehen, durch die über die Register in Reihe
geschalteten Steuerstufen fortschreiten.
2. Signalverarbeitungseinrichtung nach Anspruch 1, dadurch
gekennzeichnet, daß jede der Signalverarbeitungsstufen eine
Auswahleinrichtung (48, 74, 98) und Signalverarbeitungselemente
(M, 80, 82) enthält, wobei die Auswahleinrichtung jeweils
auf ihnen zugeführte (32, 42, 46) Befehlssignale in
der Weise ansprechen, daß die der betreffenden Signalverarbeitungsstufe
zugeführten Daten entsprechend dem jeweiligen
Befehlssignal durch ausgewählte der Signalverarbeitungselemente
(M bzw. 80, 82) geführt werden.
3. Signalverarbeitungseinrichtung nach Anspruch 1 oder 2, dadurch
gekennzeichnet, daß zwischen die Signalverarbeitungsstufen
Datenspeichermittel (56, 58, 76, 78) geschaltet sind.
4. Signalverarbeitungseinrichtung nach Anspruch 2 oder 3, dadurch
gekennzeichnet, daß Auswahleinrichtungen (48, 74, 98)
der Signalverarbeitungsstufen so ausgebildet sind, daß sie
bestimmte ihrer Dateneingänge abhängig von den von den Steuerstufen
zugeführten Befehlssignalen mit bestimmten ihrer Ausgänge
verbinden und daß mindestens eine Signalverarbeitungsstufe
eine mit den Ausgängen der betreffenden Auswahleinrichtung
verbundene Recheneinrichtung enthält, die aus den Signalverarbeitungselementen
(M bzw. 80, 82) gebildet ist.
5. Signalverarbeitungseinrichtung nach Anspruch 4, dadurch gekennzeichnet,
daß eine Signalverarbeitungsstufe als Signalverarbeitungselement
eine Schaltung zur komplexen Multiplikation
(M) enthält, die zwischen die Ausgänge der betreffenden Auswahleinrichtung
(48) dieser Signalverarbeitungsstufe und die
Eingänge der Auswahleinrichtung (74) der nächstfolgenden Signalverarbeitungsstufe
gelegt ist.
6. Signalverarbeitungseinrichtung nach Anspruch 5, dadurch gekennzeichnet,
daß die nächstfolgende Signalverarbeitungsstufe
als Signalverarbeitungselemente eine Schaltung zur komplexen
Addition (80) und eine Schaltung zur komplexen Subtraktion (82)
enthält.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US412070A US3875391A (en) | 1973-11-02 | 1973-11-02 | Pipeline signal processor |
Publications (2)
Publication Number | Publication Date |
---|---|
DE2451982A1 DE2451982A1 (de) | 1975-05-07 |
DE2451982C2 true DE2451982C2 (de) | 1987-12-10 |
Family
ID=23631473
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19742451982 Granted DE2451982A1 (de) | 1973-11-02 | 1974-11-02 | Signalverarbeitungseinrichtung, insbesondere fuer digitale datenverarbeitungssysteme |
Country Status (5)
Country | Link |
---|---|
US (1) | US3875391A (de) |
DE (1) | DE2451982A1 (de) |
FR (1) | FR2250155B1 (de) |
GB (1) | GB1484365A (de) |
IT (1) | IT1021988B (de) |
Families Citing this family (115)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0576749B1 (de) * | 1992-06-30 | 1999-06-02 | Discovision Associates | Datenpipelinesystem |
US4156908A (en) * | 1974-02-28 | 1979-05-29 | Burroughs Corporation | Cursive mechanism in a data driven digital data processor |
US4156909A (en) * | 1974-02-28 | 1979-05-29 | Burroughs Corporation | Structured data files in a data driven digital data processor |
US4156910A (en) * | 1974-02-28 | 1979-05-29 | Burroughs Corporation | Nested data structures in a data driven digital data processor |
US4156903A (en) * | 1974-02-28 | 1979-05-29 | Burroughs Corporation | Data driven digital data processor |
US4025771A (en) * | 1974-03-25 | 1977-05-24 | Hughes Aircraft Company | Pipe line high speed signal processor |
US3978454A (en) * | 1974-06-20 | 1976-08-31 | Westinghouse Electric Corporation | System and method for programmable sequence control |
IT1016854B (it) * | 1974-08-21 | 1977-06-20 | Olivetti & Co Spa | Calcolatore elettronico di elabora zione dati |
US4136383A (en) * | 1974-10-01 | 1979-01-23 | Nippon Telegraph And Telephone Public Corporation | Microprogrammed, multipurpose processor having controllable execution speed |
JPS5193138A (en) * | 1975-02-12 | 1976-08-16 | Johoshorisochini okeru kyotsujohono densohoshiki | |
CA1059639A (en) * | 1975-03-26 | 1979-07-31 | Garvin W. Patterson | Instruction look ahead having prefetch concurrency and pipe line features |
US3997771A (en) * | 1975-05-05 | 1976-12-14 | Honeywell Inc. | Apparatus and method for performing an arithmetic operation and multibit shift |
US4041461A (en) * | 1975-07-25 | 1977-08-09 | International Business Machines Corporation | Signal analyzer system |
US4021783A (en) * | 1975-09-25 | 1977-05-03 | Reliance Electric Company | Programmable controller |
FR2326743A1 (fr) * | 1975-10-02 | 1977-04-29 | Thomson Csf | Calculateur de transformee de fourier discrete |
JPS5245232A (en) * | 1975-10-08 | 1977-04-09 | Hitachi Ltd | Micro program modification circuit |
US4034354A (en) * | 1975-11-21 | 1977-07-05 | The Bendix Corporation | Programmable interface controller for numerical machine systems |
GB1506972A (en) * | 1976-02-06 | 1978-04-12 | Int Computers Ltd | Data processing systems |
US4128880A (en) * | 1976-06-30 | 1978-12-05 | Cray Research, Inc. | Computer vector register processing |
GB1527289A (en) * | 1976-08-17 | 1978-10-04 | Int Computers Ltd | Data processing systems |
DE2717374C2 (de) * | 1977-04-20 | 1985-06-20 | Hughes Aircraft Co., Culver City, Calif. | Datenverarbeitungsanlage |
GB1564088A (en) * | 1977-04-26 | 1980-04-02 | Plastkarosser Ab | Vehicle bodies |
US4210960A (en) * | 1977-09-02 | 1980-07-01 | Sperry Corporation | Digital computer with overlapped operation utilizing conditional control to minimize time losses |
US4199811A (en) * | 1977-09-02 | 1980-04-22 | Sperry Corporation | Microprogrammable computer utilizing concurrently operating processors |
US4227247A (en) * | 1977-10-12 | 1980-10-07 | Eaton Corporation | Integrated circuit controller programmable with unidirectional-logic instructions representative of sequential wire nodes and circuit elements of a ladder diagram |
JPS5466048A (en) * | 1977-11-07 | 1979-05-28 | Hitachi Ltd | Information processor |
US4228497A (en) * | 1977-11-17 | 1980-10-14 | Burroughs Corporation | Template micromemory structure for a pipelined microprogrammable data processing system |
IT1160079B (it) * | 1977-11-17 | 1987-03-04 | Nec Corp | Radar per l'indicazione di oggetti in movimento |
US4159519A (en) * | 1977-11-21 | 1979-06-26 | Burroughs Corporation | Template family interfacing structure for providing a sequence of microinstructions to a pipelined microprogrammable data processing system |
US4161026A (en) * | 1977-11-22 | 1979-07-10 | Honeywell Information Systems Inc. | Hardware controlled transfers to microprogram control apparatus and return via microinstruction restart codes |
US4156875A (en) * | 1978-03-13 | 1979-05-29 | Raytheon Company | Range gate generator with velocity aiding |
US4208632A (en) * | 1978-06-30 | 1980-06-17 | Raytheon Company | Radar receiver |
JPS6024985B2 (ja) * | 1978-08-31 | 1985-06-15 | 富士通株式会社 | デ−タ処理方式 |
US4225920A (en) * | 1978-09-11 | 1980-09-30 | Burroughs Corporation | Operator independent template control architecture |
DE2966916D1 (en) * | 1978-10-06 | 1984-05-24 | Hughes Aircraft Co | Modular processor system |
US4541048A (en) * | 1978-10-06 | 1985-09-10 | Hughes Aircraft Company | Modular programmable signal processor |
US4181976A (en) * | 1978-10-10 | 1980-01-01 | Raytheon Company | Bit reversing apparatus |
US4360868A (en) * | 1978-12-06 | 1982-11-23 | Data General Corporation | Instruction prefetch means having first and second register for storing and providing a current PC while generating a next PC |
US4291387A (en) * | 1979-03-05 | 1981-09-22 | Westinghouse Electric Corp. | Analog to digital conversion weighting apparatus |
US4253147A (en) * | 1979-04-09 | 1981-02-24 | Rockwell International Corporation | Memory unit with pipelined cycle of operations |
JPS5621242A (en) * | 1979-07-28 | 1981-02-27 | Fujitsu Ltd | Pipeline control method for computer operation |
US4298936A (en) * | 1979-11-15 | 1981-11-03 | Analogic Corporation | Array Processor |
US4539635A (en) * | 1980-02-11 | 1985-09-03 | At&T Bell Laboratories | Pipelined digital processor arranged for conditional operation |
US4598358A (en) * | 1980-02-11 | 1986-07-01 | At&T Bell Laboratories | Pipelined digital signal processor using a common data and control bus |
JPS6057090B2 (ja) * | 1980-09-19 | 1985-12-13 | 株式会社日立製作所 | データ記憶装置およびそれを用いた処理装置 |
US4502111A (en) * | 1981-05-29 | 1985-02-26 | Harris Corporation | Token generator |
US4399507A (en) * | 1981-06-30 | 1983-08-16 | Ibm Corporation | Instruction address stack in the data memory of an instruction-pipelined processor |
US4488255A (en) * | 1981-10-22 | 1984-12-11 | International Telephone And Telegraph Corporation | Processing register apparatus for use in digital signal processing systems |
DE3275139D1 (en) * | 1981-10-22 | 1987-02-19 | Nec Corp | Data processing machine suitable for high-speed processing |
JPS58129550A (ja) * | 1982-01-27 | 1983-08-02 | Toshiba Corp | 演算制御装置 |
US4454589A (en) * | 1982-03-12 | 1984-06-12 | The Unite States of America as represented by the Secretary of the Air Force | Programmable arithmetic logic unit |
JPS592143A (ja) * | 1982-06-29 | 1984-01-07 | Hitachi Ltd | 情報処理装置 |
US4499466A (en) * | 1982-07-01 | 1985-02-12 | Raytheon Company | Method of producing velocity-aided range gates |
JPS5922165A (ja) * | 1982-07-28 | 1984-02-04 | Nippon Telegr & Teleph Corp <Ntt> | アドレス制御回路 |
JPS5930156A (ja) * | 1982-08-09 | 1984-02-17 | Sharp Corp | マイクロコンピユ−タシステム |
US4652882A (en) * | 1982-09-30 | 1987-03-24 | Raytheon Company | Receiver with wide dynamic range |
US4627026A (en) * | 1982-10-21 | 1986-12-02 | I.R.C.A.M. (Institut De Recherche Et De Coordination Accoustique/Misique | Digital real-time signal processor |
US4613935A (en) * | 1983-02-02 | 1986-09-23 | Couleur John F | Method and apparatus for pipe line processing with a single arithmetic logic unit |
US4554629A (en) * | 1983-02-22 | 1985-11-19 | Smith Jr Winthrop W | Programmable transform processor |
US4661900A (en) * | 1983-04-25 | 1987-04-28 | Cray Research, Inc. | Flexible chaining in vector processor with selective use of vector registers as operand and result registers |
US4635188A (en) * | 1983-07-29 | 1987-01-06 | Hewlett-Packard Company | Means for fast instruction decoding for a computer |
US4620192A (en) * | 1983-09-29 | 1986-10-28 | Raytheon Company | Continuous wave radar with ranging capability |
US4618863A (en) * | 1983-09-29 | 1986-10-21 | Raytheon Company | Continuous wave radar with ranging capability |
US4720784A (en) * | 1983-10-18 | 1988-01-19 | Thiruvengadam Radhakrishnan | Multicomputer network |
US5093775A (en) * | 1983-11-07 | 1992-03-03 | Digital Equipment Corporation | Microcode control system for digital data processing system |
JPH0650512B2 (ja) * | 1984-07-11 | 1994-06-29 | 日本電気株式会社 | デ−タ処理装置 |
FR2568036B1 (fr) * | 1984-07-20 | 1989-06-02 | Thomson Csf | Circuit de calcul |
US4903227A (en) * | 1984-10-17 | 1990-02-20 | Mitsubishi Denki Kabushiki Kaisha | Processor for digitized video having common bus for real time transfer of input and output video data |
JPH0754461B2 (ja) * | 1985-02-08 | 1995-06-07 | 株式会社日立製作所 | 情報処理装置 |
US4694416A (en) * | 1985-02-25 | 1987-09-15 | General Electric Company | VLSI programmable digital signal processor |
EP0198341B1 (de) * | 1985-04-03 | 1992-07-15 | Nec Corporation | Digitale Datenverarbeitungsschaltung mit Bitumkehrfunktion |
CA1250667A (en) | 1985-04-15 | 1989-02-28 | Larry D. Larsen | Branch control in a three phase pipelined signal processor |
US4860249A (en) * | 1985-10-04 | 1989-08-22 | Saxpy Computer Corporation | Multizone array processor implementing two sided zone buffers with each side being dynamically configured as a working or I/O side |
US4754412A (en) * | 1985-10-07 | 1988-06-28 | Schlumberger Systems & Services, Inc. | Arithmetic logic system using the output of a first alu to control the operation of a second alu |
US5001665A (en) * | 1986-06-26 | 1991-03-19 | Motorola, Inc. | Addressing technique for providing read, modify and write operations in a single data processing cycle with serpentine configured RAMs |
US4811214A (en) * | 1986-11-14 | 1989-03-07 | Princeton University | Multinode reconfigurable pipeline computer |
EP0554917B1 (de) * | 1987-06-05 | 1998-05-06 | Mitsubishi Denki Kabushiki Kaisha | Digitales Signalverarbeitungssystem in dem ein Prozessor unter Kontrolle eines Hosts auf zwei Befehlsspeicher zugreift |
JPH0760388B2 (ja) * | 1987-06-09 | 1995-06-28 | 三菱電機株式会社 | パイプライン制御回路 |
US5034882A (en) * | 1987-11-10 | 1991-07-23 | Echelon Corporation | Multiprocessor intelligent cell for a network which provides sensing, bidirectional communications and control |
US5150469A (en) * | 1988-12-12 | 1992-09-22 | Digital Equipment Corporation | System and method for processor pipeline control by selective signal deassertion |
US5133069A (en) * | 1989-01-13 | 1992-07-21 | Vlsi Technology, Inc. | Technique for placement of pipelining stages in multi-stage datapath elements with an automated circuit design system |
JPH04502677A (ja) * | 1989-01-13 | 1992-05-14 | ブイエルエスアイ テクノロジー,インコーポレイティド | データパス素子の分析方法 |
US5212782A (en) * | 1989-01-13 | 1993-05-18 | Vlsi Technology, Inc. | Automated method of inserting pipeline stages in a data path element to achieve a specified operating frequency |
US5142638A (en) * | 1989-02-07 | 1992-08-25 | Cray Research, Inc. | Apparatus for sharing memory in a multiprocessor system |
US5251306A (en) * | 1990-01-16 | 1993-10-05 | Advanced Micro Devices, Inc. | Apparatus for controlling execution of a program in a computing device |
JP2580396B2 (ja) * | 1991-01-31 | 1997-02-12 | 富士通株式会社 | パイプラインにおける分岐命令制御方式 |
US5835740A (en) * | 1992-06-30 | 1998-11-10 | Discovision Associates | Data pipeline system and data encoding method |
US5809270A (en) * | 1992-06-30 | 1998-09-15 | Discovision Associates | Inverse quantizer |
US7095783B1 (en) | 1992-06-30 | 2006-08-22 | Discovision Associates | Multistandard video decoder and decompression system for processing encoded bit streams including start codes and methods relating thereto |
US5821885A (en) * | 1994-07-29 | 1998-10-13 | Discovision Associates | Video decompression |
US5768561A (en) * | 1992-06-30 | 1998-06-16 | Discovision Associates | Tokens-based adaptive video processing arrangement |
US6330665B1 (en) | 1992-06-30 | 2001-12-11 | Discovision Associates | Video parser |
US6047112A (en) * | 1992-06-30 | 2000-04-04 | Discovision Associates | Technique for initiating processing of a data stream of encoded video information |
US6067417A (en) * | 1992-06-30 | 2000-05-23 | Discovision Associates | Picture start token |
US6112017A (en) * | 1992-06-30 | 2000-08-29 | Discovision Associates | Pipeline processing machine having a plurality of reconfigurable processing stages interconnected by a two-wire interface bus |
US5842033A (en) * | 1992-06-30 | 1998-11-24 | Discovision Associates | Padding apparatus for passing an arbitrary number of bits through a buffer in a pipeline system |
US6079009A (en) * | 1992-06-30 | 2000-06-20 | Discovision Associates | Coding standard token in a system compromising a plurality of pipeline stages |
US5805914A (en) * | 1993-06-24 | 1998-09-08 | Discovision Associates | Data pipeline system and data encoding method |
US5861894A (en) * | 1993-06-24 | 1999-01-19 | Discovision Associates | Buffer manager |
US5519626A (en) * | 1993-07-09 | 1996-05-21 | Hewlett-Packard Company | Method of dividing a pipelined stage into two stages in a computer-aided design system |
US5443847A (en) * | 1993-07-15 | 1995-08-22 | West; Philip W. | Specific detoxification of urushiol with manganese salts |
US5706459A (en) * | 1994-01-06 | 1998-01-06 | Fujitsu Limited | Processor having a variable number of stages in a pipeline |
KR100186916B1 (ko) * | 1994-02-14 | 1999-05-01 | 모리시다 요이치 | 신호처리장치 |
US5559975A (en) * | 1994-06-01 | 1996-09-24 | Advanced Micro Devices, Inc. | Program counter update mechanism |
US6154829A (en) * | 1997-10-20 | 2000-11-28 | Matsushita Electric Industrial Co., Ltd. | Cascaded arithmetic pipeline data processor |
US6044460A (en) * | 1998-01-16 | 2000-03-28 | Lsi Logic Corporation | System and method for PC-relative address generation in a microprocessor with a pipeline architecture |
TW360798B (en) * | 1998-05-15 | 1999-06-11 | Chung Shan Inst Of Science | Monolithic radar signal processing chip |
US6263424B1 (en) * | 1998-08-03 | 2001-07-17 | Rise Technology Company | Execution of data dependent arithmetic instructions in multi-pipeline processors |
TWI226015B (en) * | 1999-08-31 | 2005-01-01 | Matsushita Electric Ind Co Ltd | Digital signal processor and control method of the same |
US6633969B1 (en) | 2000-08-11 | 2003-10-14 | Lsi Logic Corporation | Instruction translation system and method achieving single-cycle translation of variable-length MIPS16 instructions |
WO2002073479A2 (en) | 2001-02-22 | 2002-09-19 | International Business Machines Corporation | Controlling the creation of process instances in workflow management systems |
US7493470B1 (en) * | 2001-12-07 | 2009-02-17 | Arc International, Plc | Processor apparatus and methods optimized for control applications |
US20040111590A1 (en) * | 2002-07-23 | 2004-06-10 | Klein Robert C. | Self-configuring processing element |
WO2004010320A2 (en) * | 2002-07-23 | 2004-01-29 | Gatechance Technologies, Inc. | Pipelined reconfigurable dynamic instruciton set processor |
US11504304B2 (en) | 2017-03-16 | 2022-11-22 | James R. Glidewell Dental Ceramics, Inc. | Method for enhancing optical properties in ceramics having applications in dental restorations |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3346851A (en) * | 1964-07-08 | 1967-10-10 | Control Data Corp | Simultaneous multiprocessing computer system |
US3544973A (en) * | 1968-03-13 | 1970-12-01 | Westinghouse Electric Corp | Variable structure computer |
US3588460A (en) * | 1968-07-01 | 1971-06-28 | Bell Telephone Labor Inc | Fast fourier transform processor |
US3771138A (en) * | 1971-08-31 | 1973-11-06 | Ibm | Apparatus and method for serializing instructions from two independent instruction streams |
US3771141A (en) * | 1971-11-08 | 1973-11-06 | Culler Harrison Inc | Data processor with parallel operations per instruction |
US3787673A (en) * | 1972-04-28 | 1974-01-22 | Texas Instruments Inc | Pipelined high speed arithmetic unit |
-
1973
- 1973-11-02 US US412070A patent/US3875391A/en not_active Expired - Lifetime
-
1974
- 1974-10-21 GB GB45481/74A patent/GB1484365A/en not_active Expired
- 1974-10-29 IT IT53806/74A patent/IT1021988B/it active
- 1974-10-31 FR FR7436392A patent/FR2250155B1/fr not_active Expired
- 1974-11-02 DE DE19742451982 patent/DE2451982A1/de active Granted
Also Published As
Publication number | Publication date |
---|---|
DE2451982A1 (de) | 1975-05-07 |
FR2250155A1 (de) | 1975-05-30 |
US3875391A (en) | 1975-04-01 |
IT1021988B (it) | 1978-02-20 |
FR2250155B1 (de) | 1979-07-27 |
GB1484365A (en) | 1977-09-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE2451982C2 (de) | ||
DE3309846C2 (de) | ||
DE2756890C2 (de) | Schaltungungsanordnung zur Steuerung der Datenübertragung zwischen einer zentralen Verarbeitungseinheit und einer Mehrzahl peripherer Einheiten | |
DE2063197A1 (de) | Anordnung zur numerischen Steuerung von Werkzeugmaschinen | |
DE2360303C2 (de) | Datenverarbeitungsanlage mit Adreßübersetzung für Ein-/Ausgabekanäle | |
DE2556661A1 (de) | Steuerschaltung mit adressenerweiterung | |
DE2758830A1 (de) | Rechenvorrichtung | |
DE2747146A1 (de) | Datenverarbeitungsanlage | |
DE1474062B2 (de) | Datenverarbeitungsanlage mit einer anzahl von pufferspeichern | |
DE3427669C2 (de) | Signalverarbeitungsschaltung | |
DE1549478B1 (de) | Gleitkomma-Rechenwerk zur schnellen Addition oder Subtraktion binaerer Operanden | |
DE2133638C3 (de) | Verfahren zum Betrieb eines lernfähigen Systems aus in Kaskade geschalteten, zur nicht linearen Datenverarbeitung geeigneten lernfähigen Datenverarbeitungseinheiten | |
DE4444304C2 (de) | Verfahren zum Erzeugen eines zusammengesetzten Videobildes | |
DE1805992C3 (de) | Einrichtung zur Adressierung von Zwischenspeichern beim Sortieren/Mischen von vorsortierten Datenfolgen | |
DE3543471C1 (de) | In integrierter Technik hergestellter Baustein zur Erstellung integrierter Schaltungen | |
DE1424747A1 (de) | Datenverarbeitungsanlage | |
DE1524181B2 (de) | Auswahlvorrichtung fuer ein und ausgabegeraete einer daten verarbeitungsanlage | |
DE1296428B (de) | Einrichtung zur Ermittlung von Speicheradressen aus Schluesselwoertern | |
DE1806172A1 (de) | Prioritaetsschaltung | |
DE1524122A1 (de) | Elektronische Datenverarbeitungsanlage mit Zeitaufteilung des Speicherzugriffs | |
DE2234982A1 (de) | Expanderschaltung fuer ein programmierbares steuergeraet | |
DE2936801C2 (de) | Steuereinrichtung zur Ausführung von Instruktionen | |
DE1449540A1 (de) | Digital-Rechenmaschine | |
DE1944058A1 (de) | Schaltung zum Zaehlen von Impulsen | |
DE2314070C3 (de) | Verfahren und Schaltungsanordnung zum Erstellen der Einträge eines Kettungslistenspeichers in einem Verfahren und einer Schaltungsanordnung zum Durchfuhren von sequentiell ablaufenden Eingabe-/Ausgabeoperationen bei einer mit virtueller Adressierung arbeitenden Datenverarbeitungsanlage |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OD | Request for examination | ||
D2 | Grant after examination | ||
8364 | No opposition during term of opposition |