JP2580396B2 - パイプラインにおける分岐命令制御方式 - Google Patents
パイプラインにおける分岐命令制御方式Info
- Publication number
- JP2580396B2 JP2580396B2 JP3031929A JP3192991A JP2580396B2 JP 2580396 B2 JP2580396 B2 JP 2580396B2 JP 3031929 A JP3031929 A JP 3031929A JP 3192991 A JP3192991 A JP 3192991A JP 2580396 B2 JP2580396 B2 JP 2580396B2
- Authority
- JP
- Japan
- Prior art keywords
- condition code
- instruction
- cycle
- branch
- register
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 title claims description 11
- 238000000605 extraction Methods 0.000 claims description 7
- 238000010586 diagram Methods 0.000 description 12
- 238000003672 processing method Methods 0.000 description 5
- 238000006243 chemical reaction Methods 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 238000012790 confirmation Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/30094—Condition code generation, e.g. Carry, Zero flag
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
- G06F9/3836—Instruction issuing, e.g. dynamic instruction scheduling or out of order instruction execution
- G06F9/3842—Speculative instruction execution
- G06F9/3844—Speculative instruction execution using dynamic branch prediction, e.g. using branch history tables
Landscapes
- Engineering & Computer Science (AREA)
- Software Systems (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Advance Control (AREA)
Description
【０００１】本発明は，パイプライン処理において，条
件付分岐命令を処理する方式に関する。パイプライン処
理により，条件付分岐命令を処理する場合には，処理を
高速化するために，分岐成否の決定以前に分岐不成立側
の命令ストリームを後続命令ストリームとしてパイプラ
インに投入するようにして，分岐不成立時のロスタイム
をなくすようにしている。あるいは分岐予測機構を設
け，分岐命令実行以前に分岐先命令ストリームを先行取
り出し，分岐成立側の命令ストリームを後続命令として
パイプラインに投入し，分岐成立時のロスタイムをなく
すようにしている。
件付分岐命令を処理する方式に関する。パイプライン処
理により，条件付分岐命令を処理する場合には，処理を
高速化するために，分岐成否の決定以前に分岐不成立側
の命令ストリームを後続命令ストリームとしてパイプラ
インに投入するようにして，分岐不成立時のロスタイム
をなくすようにしている。あるいは分岐予測機構を設
け，分岐命令実行以前に分岐先命令ストリームを先行取
り出し，分岐成立側の命令ストリームを後続命令として
パイプラインに投入し，分岐成立時のロスタイムをなく
すようにしている。
【０００２】しかし，従来のパイプラインにおける分岐
命令処理においては，条件コード設定サイクルが固定さ
れているかもしくは後続命令に条件コードを変更する命
令が含まれている場合には，分岐判定成否が確定するま
で後続命令をパイプラインに投入できない場合がありロ
スタイムを十分になくすことのできないものであった。
本発明は，後続命令ストリームに条件コードを変更する
命令が含まれている場合にも条件付分岐命令に連続して
パイプラインに投入でき，分岐条件コードが確定された
段階で分岐成立もしくは不成立を判定するようにするこ
とによりパイプライン処理を高速することを目的とす
る。
命令処理においては，条件コード設定サイクルが固定さ
れているかもしくは後続命令に条件コードを変更する命
令が含まれている場合には，分岐判定成否が確定するま
で後続命令をパイプラインに投入できない場合がありロ
スタイムを十分になくすことのできないものであった。
本発明は，後続命令ストリームに条件コードを変更する
命令が含まれている場合にも条件付分岐命令に連続して
パイプラインに投入でき，分岐条件コードが確定された
段階で分岐成立もしくは不成立を判定するようにするこ
とによりパイプライン処理を高速することを目的とす
る。
【０００３】
【従来の技術】図９〜図１２により従来のパイプライン
の構成および分岐命令処理方式を説明する。図９は従来
のパイプラインの構成を示す。図は６サイクルの場合の
パイプラインを示す。図において，８０（ＧＲスタッ
ク）は汎用レジスタ，８１〜８２はそれぞれベースレジ
スタ，インデックスレジスタであって，アドレス計算用
のレジスタである。８３はアドレス加算器，８４はアド
レス加算器の結果を格納するレジスタである。８５はＴ
ＬＢ（変換索引緩衝機構）であって，レジスタ８４に格
納された有効アドレスを実アドレスに変換するものであ
る。８６はＴＬＢ（８５）の結果を格納するレジスタ，
８７（ＬＢＳ（ローカルバッファストレージ））は主記
憶上のデータをコピーして保持し，高速にアクセスでき
るものである。８８はＬＢＳ（８７）の結果を格納する
レジスタ（オペラントワードレジスタ）である。８９は
演算を実行する演算器である。９０は演算器８９の演算
結果を格納するレジスタ（リザルトワードレジスタ）で
ある。９１は演算結果を様々なレジスタに書き込むため
の各種レジスタである。
の構成および分岐命令処理方式を説明する。図９は従来
のパイプラインの構成を示す。図は６サイクルの場合の
パイプラインを示す。図において，８０（ＧＲスタッ
ク）は汎用レジスタ，８１〜８２はそれぞれベースレジ
スタ，インデックスレジスタであって，アドレス計算用
のレジスタである。８３はアドレス加算器，８４はアド
レス加算器の結果を格納するレジスタである。８５はＴ
ＬＢ（変換索引緩衝機構）であって，レジスタ８４に格
納された有効アドレスを実アドレスに変換するものであ
る。８６はＴＬＢ（８５）の結果を格納するレジスタ，
８７（ＬＢＳ（ローカルバッファストレージ））は主記
憶上のデータをコピーして保持し，高速にアクセスでき
るものである。８８はＬＢＳ（８７）の結果を格納する
レジスタ（オペラントワードレジスタ）である。８９は
演算を実行する演算器である。９０は演算器８９の演算
結果を格納するレジスタ（リザルトワードレジスタ）で
ある。９１は演算結果を様々なレジスタに書き込むため
の各種レジスタである。
【０００４】図９の構成の動作を説明する。Ｄサイクル
ではオペコードがデコードされ，ＧＲスタック（８０）
よりアドレス計算用データが読み出され，ベースレジス
タ８１，インデックスレジスタ８２にセットされる。Ａ
サイクルでは， ベースレジスタ８１，インデックスレ
ジスタ８２に格納されたデータがアドレス加算器８３に
より加算され，有効アドレスとしてレジスタ８４にセッ
トされる。Ｔサイクルでは有効アドレスがＴＬＢ（変換
索引緩衝機構）８５により実アドレスに変換され，実ア
ドレスレジスタ８６にセットされる。Ｂサイクルでは実
アドレスによりＬＢＳ（８７）からデータが読み出され
オペランドワードレジスタ８８にセットされる。Ｅサイ
クルでは演算が実行され，結果がリザルトワードレジス
タ９０にセットされる。Ｗサイクルではリザルトワード
レジスタのデータを各種レジスタ９１に書き込む。
ではオペコードがデコードされ，ＧＲスタック（８０）
よりアドレス計算用データが読み出され，ベースレジス
タ８１，インデックスレジスタ８２にセットされる。Ａ
サイクルでは， ベースレジスタ８１，インデックスレ
ジスタ８２に格納されたデータがアドレス加算器８３に
より加算され，有効アドレスとしてレジスタ８４にセッ
トされる。Ｔサイクルでは有効アドレスがＴＬＢ（変換
索引緩衝機構）８５により実アドレスに変換され，実ア
ドレスレジスタ８６にセットされる。Ｂサイクルでは実
アドレスによりＬＢＳ（８７）からデータが読み出され
オペランドワードレジスタ８８にセットされる。Ｅサイ
クルでは演算が実行され，結果がリザルトワードレジス
タ９０にセットされる。Ｗサイクルではリザルトワード
レジスタのデータを各種レジスタ９１に書き込む。
【０００５】また，各種レジスタ９１に格納したデータ
はレジスタオペランドバス（ＲＯＢ）によりオペランド
ワードレジスタ８８に読出し，演算器８９に送ることが
できる。パイプラインにおいては条件分岐命令の実行の
ための分岐決定の判断に必要となる条件コードは，必ず
しも演算器８９において生成されるとは限らず，Ａサイ
クル等においても生成される場合がある。そのため，条
件コードが生成されると命令実行中の最も早い時点で生
成された条件コードを参照することにより分岐決定を高
速化するようにしている。
はレジスタオペランドバス（ＲＯＢ）によりオペランド
ワードレジスタ８８に読出し，演算器８９に送ることが
できる。パイプラインにおいては条件分岐命令の実行の
ための分岐決定の判断に必要となる条件コードは，必ず
しも演算器８９において生成されるとは限らず，Ａサイ
クル等においても生成される場合がある。そのため，条
件コードが生成されると命令実行中の最も早い時点で生
成された条件コードを参照することにより分岐決定を高
速化するようにしている。
【０００６】図１０にパイプライン処理におけるフロー
を示す。図において，例えば，２フロー目がＤサイクル
に投入されたとき１フロー目はＡサイクルの処理がなさ
れている。同様に，例えば，５フロー目の命令がＤサイ
クルに投入されたとき，１フロー目はＥサイクル，２フ
ロー目はＢサイクル，３フロー目はＴサイクル，４フロ
ー目はＡサイクルの処理がなされる。パイプライン処理
においては図示のように，各命令が順次各サイクルにお
いて実行される。
を示す。図において，例えば，２フロー目がＤサイクル
に投入されたとき１フロー目はＡサイクルの処理がなさ
れている。同様に，例えば，５フロー目の命令がＤサイ
クルに投入されたとき，１フロー目はＥサイクル，２フ
ロー目はＢサイクル，３フロー目はＴサイクル，４フロ
ー目はＡサイクルの処理がなされる。パイプライン処理
においては図示のように，各命令が順次各サイクルにお
いて実行される。
【０００７】図１１は従来の条件付分岐命令の処理方式
（１）を示す。図は分岐が成功した場合の分岐先命令群
と分岐が不成立の場合の後続命令群を先取りしておき，
命令読出のタイムロスを少なくするようにした方式を示
す。
（１）を示す。図は分岐が成功した場合の分岐先命令群
と分岐が不成立の場合の後続命令群を先取りしておき，
命令読出のタイムロスを少なくするようにした方式を示
す。
【０００８】図において，１０１〜１０６はそれぞれパ
イプライン処理のＤサイクル〜Ｗサイクルを示す。１０
７〜〜１１１は，パイプラインに投入され，それぞれの
サイクルにおいて処理されている命令が条件コード設定
命令等の条件コードを変更する命令である場合には１，
条件コードを変更しない命令の場合には０である条件コ
ード処理判定コードがセットされるレジスタである。そ
して，それぞれ，Ａ〜Ｗサイクルに対応している。１１
２〜１１７は，各サイクルにおける処理が分岐命令の場
合には１，他の命令の場合には０である分岐命令判定コ
ードがセットされるレジスタである。１２０は条件コー
ド処理判定コードがセットされた各レジスタ１０７〜１
１１および分岐命令判定コード１１２〜１１７がセット
されたレジスタ１１２〜１１７の値に基づいて条件コー
ドが確定したかどうかを判定する条件コード確定判定回
路である。１２１はレジスタ１０７〜１１１に格納され
た値を入力するノア回路，１２２はレジスタ１０８〜１
１１に格納された値を入力するノア回路，１２２はレジ
スタ１０８〜１１１に格納された値を入力するノア回
路，１２３はレジスタ１０９〜１１１に格納された値を
入力するノア回路，１２４はレジスタ１１０〜１１１に
格納された値を入力するノア回路，１２５はレジスタ１
１１に格納された値を入力するノット回路である。１２
６はノア回路１２１とレジスタ１１２の値を入力するア
ンド回路，１２７はノア回路１２２とレジスタ１１３の
値を入力するアンド回路，１２８はノア回路１２３とレ
ジスタ１１４の値を入力するアンド回路，１２９はノア
回路１２４とレジスタ１１５の値を入力するアンド回
路，１３０はノット回路１２５とレジスタ１１６の値を
入力するアンド回路である。
イプライン処理のＤサイクル〜Ｗサイクルを示す。１０
７〜〜１１１は，パイプラインに投入され，それぞれの
サイクルにおいて処理されている命令が条件コード設定
命令等の条件コードを変更する命令である場合には１，
条件コードを変更しない命令の場合には０である条件コ
ード処理判定コードがセットされるレジスタである。そ
して，それぞれ，Ａ〜Ｗサイクルに対応している。１１
２〜１１７は，各サイクルにおける処理が分岐命令の場
合には１，他の命令の場合には０である分岐命令判定コ
ードがセットされるレジスタである。１２０は条件コー
ド処理判定コードがセットされた各レジスタ１０７〜１
１１および分岐命令判定コード１１２〜１１７がセット
されたレジスタ１１２〜１１７の値に基づいて条件コー
ドが確定したかどうかを判定する条件コード確定判定回
路である。１２１はレジスタ１０７〜１１１に格納され
た値を入力するノア回路，１２２はレジスタ１０８〜１
１１に格納された値を入力するノア回路，１２２はレジ
スタ１０８〜１１１に格納された値を入力するノア回
路，１２３はレジスタ１０９〜１１１に格納された値を
入力するノア回路，１２４はレジスタ１１０〜１１１に
格納された値を入力するノア回路，１２５はレジスタ１
１１に格納された値を入力するノット回路である。１２
６はノア回路１２１とレジスタ１１２の値を入力するア
ンド回路，１２７はノア回路１２２とレジスタ１１３の
値を入力するアンド回路，１２８はノア回路１２３とレ
ジスタ１１４の値を入力するアンド回路，１２９はノア
回路１２４とレジスタ１１５の値を入力するアンド回
路，１３０はノット回路１２５とレジスタ１１６の値を
入力するアンド回路である。
【０００９】図の構成における動作を説明する。条件コ
ード処理判定コードは付随する命令がＡサイクルからＷ
サイクルに移行するのにともない，対応するレジスタ１
０７〜１１１を移動する。そして，例えば次のような命
令ストリームがあった場合を考える。 命令１ 条件コード設定命令， 命令２ 条件コードを設定しない命令， 命令３ 条件コードを設定しない命令， 命令４ 条件コードを設定しない命令， 命令５ 条件コードを設定しない命令， 命令６ 条件付分岐命令， ・・・・・・・・
ード処理判定コードは付随する命令がＡサイクルからＷ
サイクルに移行するのにともない，対応するレジスタ１
０７〜１１１を移動する。そして，例えば次のような命
令ストリームがあった場合を考える。 命令１ 条件コード設定命令， 命令２ 条件コードを設定しない命令， 命令３ 条件コードを設定しない命令， 命令４ 条件コードを設定しない命令， 命令５ 条件コードを設定しない命令， 命令６ 条件付分岐命令， ・・・・・・・・
【００１０】命令６がＡサイクルにあるとき，命令１は
条件コードを生成してパイプラインを抜けている。そし
て，条件コード処理判定コードのレジスタ１０７〜１１
１の各値は０である。分岐命令判定コードが処理されて
いるレジスタ１１３の値は１であるからアンド回路１２
７より１が出力され，条件コードが確定したことを示
す。その信号に従って，条件分岐の成否を行うことによ
り，条件付分岐命令がパイプラインの途中のサイクルに
おいて分岐成否の判定を行い，条件付分岐判断を高速で
きる（特開昭５２−１３０２５６号公報参照）。
条件コードを生成してパイプラインを抜けている。そし
て，条件コード処理判定コードのレジスタ１０７〜１１
１の各値は０である。分岐命令判定コードが処理されて
いるレジスタ１１３の値は１であるからアンド回路１２
７より１が出力され，条件コードが確定したことを示
す。その信号に従って，条件分岐の成否を行うことによ
り，条件付分岐命令がパイプラインの途中のサイクルに
おいて分岐成否の判定を行い，条件付分岐判断を高速で
きる（特開昭５２−１３０２５６号公報参照）。
【００１１】しかし，上記従来の方式においては，たと
え条件コード設定命令がＴサイクルで生成されるような
ものでも，Ｗサイクルの処理を終了してからでなけれ
ば，条件付分岐の成否の判定を行うことができず，条件
付分岐命令の成否判断の高速化という点では不十分なも
のであった。
え条件コード設定命令がＴサイクルで生成されるような
ものでも，Ｗサイクルの処理を終了してからでなけれ
ば，条件付分岐の成否の判定を行うことができず，条件
付分岐命令の成否判断の高速化という点では不十分なも
のであった。
【００１２】図１２に，条件コード設定命令がパイプラ
インの最終サイクルに達する以前において，条件コード
を確定できる条件付分岐命令の処理方式（２）を示す。
図は，条件コード設定命令が６サイクルのパイプライン
において，条件コードを設定する場合を示す。
インの最終サイクルに達する以前において，条件コード
を確定できる条件付分岐命令の処理方式（２）を示す。
図は，条件コード設定命令が６サイクルのパイプライン
において，条件コードを設定する場合を示す。
【００１３】図において，１４０〜１４５はパイプライ
ンにおけるＤサイクル〜Ｗサイクルである。１４６はＷ
サイクルの結果を格納する各種レジスタである。１４７
はＡサイクルにおいて生成された条件コードを格納する
レジスタ，１４８はＥサイクルにおいて生成された条件
コードを格納するレジスタである。１４９はＡサイクル
において条件コードが確定したことを示すコードを格納
するレジスタである（０で条件コード確定，１で条件コ
ード未確定），１５０はＥサイクルにおいて条件コード
が確定したことを示すコードを格納するレジスタである
（０で条件コード確定，１で条件コード未確定），１５
１は分岐判定制御回路であって，生成された条件コード
をレジスタ１４７もくはレジスタ１４８より取り出し，
条件確定コードをレジスタ１４９もしくはレジスタ１５
０より取り出すものである。１５２はＡサイクルもしく
はＥサイクルにおいて生成された条件コードを入力する
オア回路，１５３はＡステーシもしくはＥサイクルにお
いて生成された条件確定コードを入力するオア回路であ
る。１５４は分岐判定回路であって，分岐判定制御回路
１５１の出力に基づいて条件付命令の分岐成否の判断を
行うものである。
ンにおけるＤサイクル〜Ｗサイクルである。１４６はＷ
サイクルの結果を格納する各種レジスタである。１４７
はＡサイクルにおいて生成された条件コードを格納する
レジスタ，１４８はＥサイクルにおいて生成された条件
コードを格納するレジスタである。１４９はＡサイクル
において条件コードが確定したことを示すコードを格納
するレジスタである（０で条件コード確定，１で条件コ
ード未確定），１５０はＥサイクルにおいて条件コード
が確定したことを示すコードを格納するレジスタである
（０で条件コード確定，１で条件コード未確定），１５
１は分岐判定制御回路であって，生成された条件コード
をレジスタ１４７もくはレジスタ１４８より取り出し，
条件確定コードをレジスタ１４９もしくはレジスタ１５
０より取り出すものである。１５２はＡサイクルもしく
はＥサイクルにおいて生成された条件コードを入力する
オア回路，１５３はＡステーシもしくはＥサイクルにお
いて生成された条件確定コードを入力するオア回路であ
る。１５４は分岐判定回路であって，分岐判定制御回路
１５１の出力に基づいて条件付命令の分岐成否の判断を
行うものである。
【００１４】図１２の構成の動作を説明する。図示の構
成において，条件付分岐命令の命令に続く後続命令とし
て，例えば，条件不成立の場合の命令を命令ストリーム
としてパイプラインに投入されているとする。そして，
条件付分岐命令の直前にＥサイクルで条件コードを生成
する条件コード設定命令があるとする。条件コード設定
命令がＥサイクルにおいて処理された時点で条件コード
が確定し，条件コードレジスタ１４８に条件コードが書
き込まれる。同時に、条件確定コード１が条件確定コー
ド１５０に書き込まれる。その結果は分岐判定回路１５
４に送られ，条件コードが分岐条件と比較されて分岐の
成否が判定される。その結果，分岐成立であれば，条件
付分岐命令の後続の命令がキャンセルされ，同時に，分
岐成立先の命令に処理が移行する。分岐不成立の場合に
は，後続の命令が実行される（特公平２−１３３３３号
公報参照）。
成において，条件付分岐命令の命令に続く後続命令とし
て，例えば，条件不成立の場合の命令を命令ストリーム
としてパイプラインに投入されているとする。そして，
条件付分岐命令の直前にＥサイクルで条件コードを生成
する条件コード設定命令があるとする。条件コード設定
命令がＥサイクルにおいて処理された時点で条件コード
が確定し，条件コードレジスタ１４８に条件コードが書
き込まれる。同時に、条件確定コード１が条件確定コー
ド１５０に書き込まれる。その結果は分岐判定回路１５
４に送られ，条件コードが分岐条件と比較されて分岐の
成否が判定される。その結果，分岐成立であれば，条件
付分岐命令の後続の命令がキャンセルされ，同時に，分
岐成立先の命令に処理が移行する。分岐不成立の場合に
は，後続の命令が実行される（特公平２−１３３３３号
公報参照）。
【００１５】このように，条件コードが生成された後の
早い時期に分岐成否が決定されるが，従来の構成では，
条件確定コードを固定された手段で設けていた。従っ
て，条件付分岐命令の後続命令が条件コード設定命令の
場合，条件付分岐命令の直前の条件コード設定命令が生
成した条件コードによる分岐成否の判定前に，後続の条
件コード設定命令により，条件確定コードが書き換えら
れてしまう場合がある。そのため，条件付分岐命令の分
岐成否の決定以前に後続命令ストリームをパイプライン
に投入することができなかった。
早い時期に分岐成否が決定されるが，従来の構成では，
条件確定コードを固定された手段で設けていた。従っ
て，条件付分岐命令の後続命令が条件コード設定命令の
場合，条件付分岐命令の直前の条件コード設定命令が生
成した条件コードによる分岐成否の判定前に，後続の条
件コード設定命令により，条件確定コードが書き換えら
れてしまう場合がある。そのため，条件付分岐命令の分
岐成否の決定以前に後続命令ストリームをパイプライン
に投入することができなかった。
【００１６】
【発明が解決しようとする課題】上記のように，従来の
条件付分岐命令の制御方式では高速化は不十分なもので
あった。本発明は，条件付分岐命令の後続命令ストリー
ムをパイプラインに投入できるとともに，条件コード生
成と同時に分岐成否を判定できるようにして，パイプラ
イン処理を高速化することを目的とする。
条件付分岐命令の制御方式では高速化は不十分なもので
あった。本発明は，条件付分岐命令の後続命令ストリー
ムをパイプラインに投入できるとともに，条件コード生
成と同時に分岐成否を判定できるようにして，パイプラ
イン処理を高速化することを目的とする。
【００１７】
【課題を解決するための手段】従来は条件コードを生成
するサイクルにおける条件コードの生成を示す情報は０
か１だけで表していたのに対し，本発明では条件コード
設定命令を実行する際にどのサイクルにおいて条件コー
ドを生成するかを示す情報を条件コード設定命令に付属
させ，タグ情報として流すようにした。パイプライン処
理においては任意のサイクルにおいて，自フロー以前に
実行されるフローと自フロー以降に実行されるフローを
区別することができる。本発明は，その原理に基づいて
各サイクルにおける自フロー以前のタグ情報を参照し
て，条件コード確定を早期に検出するようにした。
するサイクルにおける条件コードの生成を示す情報は０
か１だけで表していたのに対し，本発明では条件コード
設定命令を実行する際にどのサイクルにおいて条件コー
ドを生成するかを示す情報を条件コード設定命令に付属
させ，タグ情報として流すようにした。パイプライン処
理においては任意のサイクルにおいて，自フロー以前に
実行されるフローと自フロー以降に実行されるフローを
区別することができる。本発明は，その原理に基づいて
各サイクルにおける自フロー以前のタグ情報を参照し
て，条件コード確定を早期に検出するようにした。
【００１８】前述の図１０により，この原理を説明す
る。例えば，図における５フロー目のＴサイクルでは，
Ｂ，Ｅ，Ｗサイクルのパイプラインタグを参照すること
により，Ｂサイクルでは，Ｅ，Ｗサイクルのパイプライ
ンタグを参照することにより，自フロー以前のフローの
条件コード設定命令の条件コード確定サイクルを参照す
ることができる。そして，条件付分岐命令の各サイクル
毎に条件コード設定サイクルを指定するパイプラインタ
グを参照することにより，複数サイクルにおいて条件コ
ード設定命令がなされている場合にも，分岐条件が確定
しているかどうかを，参照すべき条件コードを選択して
分岐成立，不成立を判定することが可能である。
る。例えば，図における５フロー目のＴサイクルでは，
Ｂ，Ｅ，Ｗサイクルのパイプラインタグを参照すること
により，Ｂサイクルでは，Ｅ，Ｗサイクルのパイプライ
ンタグを参照することにより，自フロー以前のフローの
条件コード設定命令の条件コード確定サイクルを参照す
ることができる。そして，条件付分岐命令の各サイクル
毎に条件コード設定サイクルを指定するパイプラインタ
グを参照することにより，複数サイクルにおいて条件コ
ード設定命令がなされている場合にも，分岐条件が確定
しているかどうかを，参照すべき条件コードを選択して
分岐成立，不成立を判定することが可能である。
【００１９】図１に本発明の原理図を示す。図は６サイ
クルの場合を例として示し，各サイクルにおける機能は
図９の場合と同様であるので説明は省略する。条件コー
ド設定命令における条件コードの生成は，条件コード設
定命令の種類に応じてＷサイクルの他，Ａサイクル，Ｔ
サイクル，Ｅサイクルにおいて生成されるものとする。
クルの場合を例として示し，各サイクルにおける機能は
図９の場合と同様であるので説明は省略する。条件コー
ド設定命令における条件コードの生成は，条件コード設
定命令の種類に応じてＷサイクルの他，Ａサイクル，Ｔ
サイクル，Ｅサイクルにおいて生成されるものとする。
【００２０】図において，１〜６はパイプラインにおけ
る各サイクルのステージである（以後単にサイクルと称
する）。７はＷサイクルの結果を格納する各種レジスタ
である。８はＡサイクル（２）において生成された条件
コードを一時格納する条件コード取り出しレジスタであ
る。９はＴサイクル（４）において生成された条件コー
ドを一時格納する条件コード取り出しレジスタである。
１０はＥサイクル（５）において生成された条件コード
を一時格納する条件コード取り出しレジスタである。１
１は１０の内容をＷサイクル以降保持する条件コード取
り出しレジスタである。１２は命令に付属するタグ情報
を格納するレジスタであって，例として，２ビットで表
されるＣＣ−ＳＥＴ−０，ＣＣ−ＳＥＴ−１，ＣＣ−Ｓ
ＥＴ−２，ＣＣ−ＳＥＴ−３の４通りの情報である。Ｃ
Ｃ−ＳＥＴ−０は，条件コードを変更しない命令を示
し，ＣＣ−ＳＥＴ−１は，レジスタオペランド間の加
算，減算等を行う命令で，Ａサイクルにおいて生成さ
れ，Ｔサイクルで条件コードが確定される命令を示す。
ＣＣ−ＳＥＴ−２は，即値オペランド（命令に含まれて
いる演算対象のデータ）とメモリオペランドとの論理演
算，比較等を行う命令で，Ｅサイクルにおいて条件コー
ドを確定する命令であることを示す。ＣＣ−ＳＥＴ−３
は，Ｗサイクルにおいて条件コードを生成する上記以外
の命令を示す。１３〜１７はタグ情報を格納するタグレ
ジスタ（パイプラインタグ）であって，それぞれサイク
ルＤ（１）〜サイクルＷ（６）において処理されている
命令のタグ情報を格納する。そして，命令が各サイクル
を移動するにともない対応するパイプラインタグを移動
する。
る各サイクルのステージである（以後単にサイクルと称
する）。７はＷサイクルの結果を格納する各種レジスタ
である。８はＡサイクル（２）において生成された条件
コードを一時格納する条件コード取り出しレジスタであ
る。９はＴサイクル（４）において生成された条件コー
ドを一時格納する条件コード取り出しレジスタである。
１０はＥサイクル（５）において生成された条件コード
を一時格納する条件コード取り出しレジスタである。１
１は１０の内容をＷサイクル以降保持する条件コード取
り出しレジスタである。１２は命令に付属するタグ情報
を格納するレジスタであって，例として，２ビットで表
されるＣＣ−ＳＥＴ−０，ＣＣ−ＳＥＴ−１，ＣＣ−Ｓ
ＥＴ−２，ＣＣ−ＳＥＴ−３の４通りの情報である。Ｃ
Ｃ−ＳＥＴ−０は，条件コードを変更しない命令を示
し，ＣＣ−ＳＥＴ−１は，レジスタオペランド間の加
算，減算等を行う命令で，Ａサイクルにおいて生成さ
れ，Ｔサイクルで条件コードが確定される命令を示す。
ＣＣ−ＳＥＴ−２は，即値オペランド（命令に含まれて
いる演算対象のデータ）とメモリオペランドとの論理演
算，比較等を行う命令で，Ｅサイクルにおいて条件コー
ドを確定する命令であることを示す。ＣＣ−ＳＥＴ−３
は，Ｗサイクルにおいて条件コードを生成する上記以外
の命令を示す。１３〜１７はタグ情報を格納するタグレ
ジスタ（パイプラインタグ）であって，それぞれサイク
ルＤ（１）〜サイクルＷ（６）において処理されている
命令のタグ情報を格納する。そして，命令が各サイクル
を移動するにともない対応するパイプラインタグを移動
する。
【００２１】１８は分岐判定制御部であって各サイクル
のタグ情報に基づいて，対象とする条件コードが確定し
たことを判定し，同時に分岐成否を判定するものであ
る。２０は条件コード選択回路であって，各サイクルの
タグ情報に基づいて条件コードの確定したことおよび条
件コードを生成したサイクルを検出するものである。２
１は分岐条件判定回路であって選択された条件コードと
分岐条件を比較して条件付分岐命令の条件の成否（条件
成立，条件不成立）を判定する回路である。２２は条件
コード選択回路２０の判定したサイクルで生成された条
件コードを選択するセレクタである。２３は選択された
条件コードとマスク（分岐成否を決定するための基準と
なる値）を比較し分岐の成立もしくは不成立を判定する
ための比較器である。
のタグ情報に基づいて，対象とする条件コードが確定し
たことを判定し，同時に分岐成否を判定するものであ
る。２０は条件コード選択回路であって，各サイクルの
タグ情報に基づいて条件コードの確定したことおよび条
件コードを生成したサイクルを検出するものである。２
１は分岐条件判定回路であって選択された条件コードと
分岐条件を比較して条件付分岐命令の条件の成否（条件
成立，条件不成立）を判定する回路である。２２は条件
コード選択回路２０の判定したサイクルで生成された条
件コードを選択するセレクタである。２３は選択された
条件コードとマスク（分岐成否を決定するための基準と
なる値）を比較し分岐の成立もしくは不成立を判定する
ための比較器である。
【００２２】
【作用】図１の動作を説明する。例えば，条件分岐命令
がＴサイクル実行中であるとする。このとき，条件コー
ドが生成されているかどうかＢ，Ｅ，Ｗサイクルのタグ
を参照するだけで行うことができる。即ち，Ｂサイクル
にＢサイクルで条件コードを確定する条件コード設定命
令が存在する場合（Ｂ−ＣＣ−ＳＥＴが１），もしくは
Ｂサイクルに条件コードを変更する命令が存在せずＥサ
イクルにＴサイクルで条件コードを生成する条件コード
設定命令が存在する場合（Ｅ−ＣＣ−ＳＥＴが１でＢ−
ＣＣ−ＳＥＴが０）には条件コード選択回路２０の出力
は，分岐判定制御部１８のセレクタ２２を制御して，条
件コード取り出しレジスタ９に格納されているＢサイク
ルにおいて生成された条件コードを取り出す。そして，
比較器２３においてマスクと比較して分岐の成立もしく
は不成立を決定する。
がＴサイクル実行中であるとする。このとき，条件コー
ドが生成されているかどうかＢ，Ｅ，Ｗサイクルのタグ
を参照するだけで行うことができる。即ち，Ｂサイクル
にＢサイクルで条件コードを確定する条件コード設定命
令が存在する場合（Ｂ−ＣＣ−ＳＥＴが１），もしくは
Ｂサイクルに条件コードを変更する命令が存在せずＥサ
イクルにＴサイクルで条件コードを生成する条件コード
設定命令が存在する場合（Ｅ−ＣＣ−ＳＥＴが１でＢ−
ＣＣ−ＳＥＴが０）には条件コード選択回路２０の出力
は，分岐判定制御部１８のセレクタ２２を制御して，条
件コード取り出しレジスタ９に格納されているＢサイク
ルにおいて生成された条件コードを取り出す。そして，
比較器２３においてマスクと比較して分岐の成立もしく
は不成立を決定する。
【００２３】上記例では，条件付分岐命令がＴサイクル
にあり，条件コード取り出しレジスタ９に格納されてい
る条件コードを取り出す場合についてのものであるが，
条件コード選択回路２０は，図示の回路構成以外の構成
を備えていて，他のサイクルにおいて生成された条件コ
ードを格納する条件コード取り出しレジスタ９〜１０を
選択することも可能である。また，上記説明では，条件
付分岐命令がＴサイクルにある場合について考えたが，
条件コード選択回路２０は条件付分岐命令が他のサイク
ルに有る場合にも，必要な条件コードを選択するための
回路を備えている。本発明によれば，条件付分岐命令は
必ず先行する条件コード設定命令の生成した条件コード
を参照するようになるので，後続命令として条件コード
設定命令をパイプラインに投入しても誤動作することは
ない。
にあり，条件コード取り出しレジスタ９に格納されてい
る条件コードを取り出す場合についてのものであるが，
条件コード選択回路２０は，図示の回路構成以外の構成
を備えていて，他のサイクルにおいて生成された条件コ
ードを格納する条件コード取り出しレジスタ９〜１０を
選択することも可能である。また，上記説明では，条件
付分岐命令がＴサイクルにある場合について考えたが，
条件コード選択回路２０は条件付分岐命令が他のサイク
ルに有る場合にも，必要な条件コードを選択するための
回路を備えている。本発明によれば，条件付分岐命令は
必ず先行する条件コード設定命令の生成した条件コード
を参照するようになるので，後続命令として条件コード
設定命令をパイプラインに投入しても誤動作することは
ない。
【００２４】
【実施例】図２〜図８により本発明の実施例を説明す
る。図２は本発明の実施例構成を示す。図において，Ｇ
Ｒスタック，ＴＬＢ，ＬＢＳ，演算器，各種レジスタ，
アドレス加算器２０３，レジスタ２０１〜２０２，レジ
スタ２０４〜２０８は前述の図９におけるものと同様で
あるので説明は省略する。レジスタ２０９はアドレス加
算器２０３で生成された条件コードを保持する。その条
件コードは信号線２１４により分岐判定制御部（後述）
に送られる。ＬＢＳより取り出されたメモリオペランド
の一部はレジスタ２１２に保持される。その内容は信号
線２１７により分岐判定制御部に送られる。２１０はＥ
サイクルにおいて演算器により生成される条件コードが
保持される。Ｅサイクルにおいてはすべての条件コード
設定命令の条件コードが生成されレジスタ２１０にセッ
トされる。レジスタ２１０の内容は条件コード設定命令
のＷサイクルにおいてレジスタ２１１に格納される。レ
ジスタ２１１は条件コード設定命令実行時のみ更新さ
れ，レジスタ２１１の内容は信号線２１６により分岐判
定制御部に送られる。
る。図２は本発明の実施例構成を示す。図において，Ｇ
Ｒスタック，ＴＬＢ，ＬＢＳ，演算器，各種レジスタ，
アドレス加算器２０３，レジスタ２０１〜２０２，レジ
スタ２０４〜２０８は前述の図９におけるものと同様で
あるので説明は省略する。レジスタ２０９はアドレス加
算器２０３で生成された条件コードを保持する。その条
件コードは信号線２１４により分岐判定制御部（後述）
に送られる。ＬＢＳより取り出されたメモリオペランド
の一部はレジスタ２１２に保持される。その内容は信号
線２１７により分岐判定制御部に送られる。２１０はＥ
サイクルにおいて演算器により生成される条件コードが
保持される。Ｅサイクルにおいてはすべての条件コード
設定命令の条件コードが生成されレジスタ２１０にセッ
トされる。レジスタ２１０の内容は条件コード設定命令
のＷサイクルにおいてレジスタ２１１に格納される。レ
ジスタ２１１は条件コード設定命令実行時のみ更新さ
れ，レジスタ２１１の内容は信号線２１６により分岐判
定制御部に送られる。
【００２５】メモリオペランドアドレスを生成するアド
レス加算器２０３でレジスタオペランド間の加算，減算
により生成された条件コードはレジスタ２０９に保持さ
れる。これらの命令ではＡサイクル，Ｅサイクルにおい
て条件コード設定が可能であり，その結果は信号線２１
４，２１５により分岐判定制御部に送られる。さらに，
即値オペラントとメモリオペランドとの論理演算，比較
などを行う条件コードを設定する命令においても複数の
サイクルにおいて条件コード設定可能であり，レジスタ
２１２から信号線２１７を介してメモリオペランドのデ
ータの一部が分岐判定制御部に送られる（即値オペラン
ドは，命令コードの中にオペランドが指定されているも
ので通常８ビットの長さを有するものである）。
レス加算器２０３でレジスタオペランド間の加算，減算
により生成された条件コードはレジスタ２０９に保持さ
れる。これらの命令ではＡサイクル，Ｅサイクルにおい
て条件コード設定が可能であり，その結果は信号線２１
４，２１５により分岐判定制御部に送られる。さらに，
即値オペラントとメモリオペランドとの論理演算，比較
などを行う条件コードを設定する命令においても複数の
サイクルにおいて条件コード設定可能であり，レジスタ
２１２から信号線２１７を介してメモリオペランドのデ
ータの一部が分岐判定制御部に送られる（即値オペラン
ドは，命令コードの中にオペランドが指定されているも
ので通常８ビットの長さを有するものである）。
【００２６】２２０〜２２５は命令に付属するタグ情報
を格納するレジスタである。命令が処理サイクルを移行
するにともないタグ情報も各レジスタの間で移行して行
く。各レジスタの内容は分岐判定制御部に送られる。２
３０は分岐判定制御部であって，対象とする条件コード
が確定したことと，対象とする条件コードを選択するも
のである。２３１は条件コード選択回路，２３２は分岐
判定回路である。
を格納するレジスタである。命令が処理サイクルを移行
するにともないタグ情報も各レジスタの間で移行して行
く。各レジスタの内容は分岐判定制御部に送られる。２
３０は分岐判定制御部であって，対象とする条件コード
が確定したことと，対象とする条件コードを選択するも
のである。２３１は条件コード選択回路，２３２は分岐
判定回路である。
【００２７】図３は本発明のパイプラインタグと条件付
分岐命令の構成を示す。図においてレジスタ２３０〜２
３４はそれぞれパイプラインにおけるＡサイクル〜Ｗサ
イクルに対応するパイプラインタグ（レジスタ）であ
る。２３５〜２３８はデコーダであって，それぞれに接
続されたパイプラインタグに格納されるタグ情報をデコ
ードして分岐判定制御部に出力するものである。タグ情
報ＣＣ−ＳＥＴは２ビットで構成され，デコードされて
使用される。Ｔ−ＣＣ−ＳＥＴ−０，Ｔ−ＣＣ−ＳＥＴ
−１，Ｔ−ＣＣ−ＳＥＴ−２，Ｔ−ＣＣ−ＳＥＴ−３は
それぞれ，Ｔサイクルのパイプラインタグに格納された
タグ情報ＣＣ−ＳＥＴ−０，ＣＣ−ＳＥＴ−１，ＣＣ−
ＳＥＴ−２，ＣＣ−ＳＥＴ−３であることを示す。同様
に，Ｂ−ＣＣ−ＳＥＴ−０，Ｂ−ＣＣ−ＳＥＴ−１，・
・・・・，Ｅ−ＣＣ−ＳＥＴ−０，・・・・，Ｗ−ＣＣ
−ＳＥＴ−０，・・・，Ｗ−ＣＣ−ＳＥＴ−３はそれぞ
れＢサイクル，Ｅサイクル，Ｗサイクルのパイプライン
タグに格納されたタグ情報を示す。各タグ情報は，それ
ぞれが付随する命令が各サイクル（Ｄ〜Ｗ）を移行する
のに伴って各パイプラインタグ（２３０〜２３４）を移
行する。
分岐命令の構成を示す。図においてレジスタ２３０〜２
３４はそれぞれパイプラインにおけるＡサイクル〜Ｗサ
イクルに対応するパイプラインタグ（レジスタ）であ
る。２３５〜２３８はデコーダであって，それぞれに接
続されたパイプラインタグに格納されるタグ情報をデコ
ードして分岐判定制御部に出力するものである。タグ情
報ＣＣ−ＳＥＴは２ビットで構成され，デコードされて
使用される。Ｔ−ＣＣ−ＳＥＴ−０，Ｔ−ＣＣ−ＳＥＴ
−１，Ｔ−ＣＣ−ＳＥＴ−２，Ｔ−ＣＣ−ＳＥＴ−３は
それぞれ，Ｔサイクルのパイプラインタグに格納された
タグ情報ＣＣ−ＳＥＴ−０，ＣＣ−ＳＥＴ−１，ＣＣ−
ＳＥＴ−２，ＣＣ−ＳＥＴ−３であることを示す。同様
に，Ｂ−ＣＣ−ＳＥＴ−０，Ｂ−ＣＣ−ＳＥＴ−１，・
・・・・，Ｅ−ＣＣ−ＳＥＴ−０，・・・・，Ｗ−ＣＣ
−ＳＥＴ−０，・・・，Ｗ−ＣＣ−ＳＥＴ−３はそれぞ
れＢサイクル，Ｅサイクル，Ｗサイクルのパイプライン
タグに格納されたタグ情報を示す。各タグ情報は，それ
ぞれが付随する命令が各サイクル（Ｄ〜Ｗ）を移行する
のに伴って各パイプラインタグ（２３０〜２３４）を移
行する。
【００２８】２４０は条件付分岐命令の構成を示す。ビ
ット０〜ビット７により条件付分岐命令であることを示
すコードを与える。ビット８〜ビット１１は条件コード
と比較するためのコードを与えるマスクフィールドであ
る。Ｘ，Ｂで指定されたレジスタの内容とＤ（１２ビッ
ト）との加算の結果が分岐先命令アドレスを与える。マ
スクフィールドは４ビットのマスクとして使用される。
４個の条件コード（０，１，２，３）は，マスク４個の
ビットに対して図における２４５に示すように対応す
る。
ット０〜ビット７により条件付分岐命令であることを示
すコードを与える。ビット８〜ビット１１は条件コード
と比較するためのコードを与えるマスクフィールドであ
る。Ｘ，Ｂで指定されたレジスタの内容とＤ（１２ビッ
ト）との加算の結果が分岐先命令アドレスを与える。マ
スクフィールドは４ビットのマスクとして使用される。
４個の条件コード（０，１，２，３）は，マスク４個の
ビットに対して図における２４５に示すように対応す
る。
【００２９】生成された条件コードとマスクビットを比
較し，一致すれば分岐が行われ，一致しなければパイプ
ラインに投入された後続命令ストリームに従って処理が
進行される。 命令レジスタのビット８〜ビット１１ま
での４ビットがタグとしてパイプラインに流される（Ｂ
ＲＡＮＣＨ ＭＡＳＫ信号）。命令レジスタのビット０
〜ビット７までの８ビットがデコードされて「４７（Ｈ
ＥＸ）」をパイプラインに流す（ＣＯＮＤＩＴＩＯＮ
ＢＲＡＣＨ信号）。
較し，一致すれば分岐が行われ，一致しなければパイプ
ラインに投入された後続命令ストリームに従って処理が
進行される。 命令レジスタのビット８〜ビット１１ま
での４ビットがタグとしてパイプラインに流される（Ｂ
ＲＡＮＣＨ ＭＡＳＫ信号）。命令レジスタのビット０
〜ビット７までの８ビットがデコードされて「４７（Ｈ
ＥＸ）」をパイプラインに流す（ＣＯＮＤＩＴＩＯＮ
ＢＲＡＣＨ信号）。
【００３０】図４は分岐判定制御部における条件コード
選択回路の実施例である（必要に応じて図２を参照す
る）。図は条件付分岐命令がＡサイクルにある場合に，
条件コードが確定したこと示す信号を出力するとともに
選択すべき条件コードを取り出す信号を出力するための
回路である。図示のようにパイプラインタグの出力を入
力するアンド回路３００〜３０５およびオア回路３０
２，オア回路３０６の出力およびアンド回路３０３〜３
０５をの出力を入力するオア回路３０６，オア回路３０
６の出力とＡサイクルにおける命令が条件付分岐命令で
あることを示す信号（Ａ−ＣＯＮＤＩＴＩＯＮ−ＢＲＡ
ＮＣＨ）を入力し、一致がとれた場合に，Ａサイクルの
条件付分岐命令の条件コードが確定したことを示す信号
（Ａ−ＢＲ−ＣＨＥＣＫ）を出力するアンド回路３０７
により構成される。４０１〜４０４はそれぞれ，オア回
路３０２，アンド回路３０３，アンド回路３０４，アン
ド回路３０５の出力信号を示す。４０１は分岐条件が確
定したことを示すとともにＴサイクルにおいて生成され
た条件コード（図２における２１４）を選択するための
信号線である。同様に，４０２〜４０３はそれぞれＥサ
イクル，Ｗサイクルにおいて生成された条件コードを選
択するための信号である。４０４はすでにパイプライン
を抜けてしまった命令によりセットされた条件コード
（２１６）を選択するための信号である。但し，４０２
はメモリオペランド（２１７）を選択し，Ｅサイクルの
即値（Ｅ−ＩＭＭＥＤＩＡＴ−ＯＰＥＲＡＮＤ（後
述））とともに条件判定制御部における演算器（後述）
における論理和，論理積等を行い条件コードを生成する
ようにする。なおアンド回路３０４に入力される¬Ｗ−
ＣＣ−ＳＥＴ−０はＣＣ−ＳＥＴ−１〜ＣＣ−ＳＥＴ−
３のいずれであっても条件コードを書き換えることを表
す信号である（Ｗ−ＣＣ−ＳＥＴ−０の否定）。
選択回路の実施例である（必要に応じて図２を参照す
る）。図は条件付分岐命令がＡサイクルにある場合に，
条件コードが確定したこと示す信号を出力するとともに
選択すべき条件コードを取り出す信号を出力するための
回路である。図示のようにパイプラインタグの出力を入
力するアンド回路３００〜３０５およびオア回路３０
２，オア回路３０６の出力およびアンド回路３０３〜３
０５をの出力を入力するオア回路３０６，オア回路３０
６の出力とＡサイクルにおける命令が条件付分岐命令で
あることを示す信号（Ａ−ＣＯＮＤＩＴＩＯＮ−ＢＲＡ
ＮＣＨ）を入力し、一致がとれた場合に，Ａサイクルの
条件付分岐命令の条件コードが確定したことを示す信号
（Ａ−ＢＲ−ＣＨＥＣＫ）を出力するアンド回路３０７
により構成される。４０１〜４０４はそれぞれ，オア回
路３０２，アンド回路３０３，アンド回路３０４，アン
ド回路３０５の出力信号を示す。４０１は分岐条件が確
定したことを示すとともにＴサイクルにおいて生成され
た条件コード（図２における２１４）を選択するための
信号線である。同様に，４０２〜４０３はそれぞれＥサ
イクル，Ｗサイクルにおいて生成された条件コードを選
択するための信号である。４０４はすでにパイプライン
を抜けてしまった命令によりセットされた条件コード
（２１６）を選択するための信号である。但し，４０２
はメモリオペランド（２１７）を選択し，Ｅサイクルの
即値（Ｅ−ＩＭＭＥＤＩＡＴ−ＯＰＥＲＡＮＤ（後
述））とともに条件判定制御部における演算器（後述）
における論理和，論理積等を行い条件コードを生成する
ようにする。なおアンド回路３０４に入力される¬Ｗ−
ＣＣ−ＳＥＴ−０はＣＣ−ＳＥＴ−１〜ＣＣ−ＳＥＴ−
３のいずれであっても条件コードを書き換えることを表
す信号である（Ｗ−ＣＣ−ＳＥＴ−０の否定）。
【００３１】次に４０１の信号生成について説明する。
条件付分岐命令処理中に，Ｔサイクルにおいて生成され
た条件コードを選択してよい場合は，Ｔサイクルに条件
コード２１４をセットする命令が存在する場合（Ｔサイ
クルのＴ−ＣＣ−ＳＥＴ−１がオンの場合），Ｔサイク
ルに条件コードを設定する命令がなくＢサイクルに条件
コード２１４をセットする命令が存在する場合（Ｔ−Ｃ
Ｃ−ＳＥＴ−０，Ｂ−ＣＣ−ＳＥＴ−１がオンの場
合），ＴサイクルおよびＢサイクルに条件コードをセッ
トする命令がなくてＥサイクルに条件コード２１４をセ
ットする命令がある場合（Ｔ−ＣＣ−ＳＥＴ−０，Ｂ−
ＣＣ−ＳＥＴ−０，Ｅ−ＣＣ−ＳＥＴ−１がオンの場
合）である。アンド回路３００〜３０１およびオア回路
３０２によりタグ情報の各値が以上の条件を満たす場合
に信号４０１からオンの信号が出力される。またオア回
路３０６およびアンド回路３０７を介してＡサイクルが
条件付分岐命令であることを示す信号との論理積をと
り，条件付分岐命令のＡサイクルにおいて分岐条件が確
定したことを示すＡ−ＢＲＡＮＣＨ−ＣＨＥＣＫが出力
される。このＡ−ＢＲＡＮＣＨ−ＣＨＥＣＫはパイプラ
インの状態を管理する回路に送られ命令の流れの切り換
え制御を行う。
条件付分岐命令処理中に，Ｔサイクルにおいて生成され
た条件コードを選択してよい場合は，Ｔサイクルに条件
コード２１４をセットする命令が存在する場合（Ｔサイ
クルのＴ−ＣＣ−ＳＥＴ−１がオンの場合），Ｔサイク
ルに条件コードを設定する命令がなくＢサイクルに条件
コード２１４をセットする命令が存在する場合（Ｔ−Ｃ
Ｃ−ＳＥＴ−０，Ｂ−ＣＣ−ＳＥＴ−１がオンの場
合），ＴサイクルおよびＢサイクルに条件コードをセッ
トする命令がなくてＥサイクルに条件コード２１４をセ
ットする命令がある場合（Ｔ−ＣＣ−ＳＥＴ−０，Ｂ−
ＣＣ−ＳＥＴ−０，Ｅ−ＣＣ−ＳＥＴ−１がオンの場
合）である。アンド回路３００〜３０１およびオア回路
３０２によりタグ情報の各値が以上の条件を満たす場合
に信号４０１からオンの信号が出力される。またオア回
路３０６およびアンド回路３０７を介してＡサイクルが
条件付分岐命令であることを示す信号との論理積をと
り，条件付分岐命令のＡサイクルにおいて分岐条件が確
定したことを示すＡ−ＢＲＡＮＣＨ−ＣＨＥＣＫが出力
される。このＡ−ＢＲＡＮＣＨ−ＣＨＥＣＫはパイプラ
インの状態を管理する回路に送られ命令の流れの切り換
え制御を行う。
【００３２】同様に，アンド回路３０３により，Ｔサイ
クルおよびＢサイクルに条件コードを変更する命令がな
くＥサイクルにＥサイクルにおいて条件コードが確定す
る条件コード設定命令が存在する場合（Ｔ−ＣＣ−ＳＥ
Ｔ−０，Ｂ−ＣＣ−ＳＥＴ−０およびＥ−ＣＣ−ＳＥＴ
−２がオン）に条件コード２１７を選択するための信号
４０２が出力される。同様に，Ｗサイクルにおいて条件
コードが確定するのは，Ｔサイクル，Ｂサイクル，Ｅサ
イクルに条件コードを書換える命令がなく（Ｔ−ＣＣ−
ＳＥＴ−０，Ｂ−ＣＣ−ＳＥＴ−０，Ｅ−ＣＣ−ＳＥＴ
−０がオン），Ｗサイクルにおいて条件コードがセット
される場合（¬Ｗ−ＣＣ−ＳＥＴ−０がオン）に限られ
るので，図示のアンド回路３０４においてＷサイクルで
生成される条件コード２１５を選択する信号が生成され
る。
クルおよびＢサイクルに条件コードを変更する命令がな
くＥサイクルにＥサイクルにおいて条件コードが確定す
る条件コード設定命令が存在する場合（Ｔ−ＣＣ−ＳＥ
Ｔ−０，Ｂ−ＣＣ−ＳＥＴ−０およびＥ−ＣＣ−ＳＥＴ
−２がオン）に条件コード２１７を選択するための信号
４０２が出力される。同様に，Ｗサイクルにおいて条件
コードが確定するのは，Ｔサイクル，Ｂサイクル，Ｅサ
イクルに条件コードを書換える命令がなく（Ｔ−ＣＣ−
ＳＥＴ−０，Ｂ−ＣＣ−ＳＥＴ−０，Ｅ−ＣＣ−ＳＥＴ
−０がオン），Ｗサイクルにおいて条件コードがセット
される場合（¬Ｗ−ＣＣ−ＳＥＴ−０がオン）に限られ
るので，図示のアンド回路３０４においてＷサイクルで
生成される条件コード２１５を選択する信号が生成され
る。
【００３３】さらに，パイプラインを抜けた条件コード
設定命令により生成された条件コード（２１６）の選択
はＴ，Ｂ，Ｅ，Ｗの各サイクルに条件コード設定命令が
存在しない場合（Ｔ−ＣＣ−ＳＥＴ−０，Ｂ−ＣＣ−Ｓ
ＥＴ−０，Ｅ−ＣＣ−ＳＥＴ−０，Ｗ−ＣＣ−ＳＥＴ−
０）に限られるので，図示のアンド回路３０５によりそ
の選択信号を生成する。
設定命令により生成された条件コード（２１６）の選択
はＴ，Ｂ，Ｅ，Ｗの各サイクルに条件コード設定命令が
存在しない場合（Ｔ−ＣＣ−ＳＥＴ−０，Ｂ−ＣＣ−Ｓ
ＥＴ−０，Ｅ−ＣＣ−ＳＥＴ−０，Ｗ−ＣＣ−ＳＥＴ−
０）に限られるので，図示のアンド回路３０５によりそ
の選択信号を生成する。
【００３４】図５は分岐判定回路の実施例を示す（必要
に応じて図２，図３を参照する）。図において，４０６
は演算器であって，メモリオペランド２１７（図２にお
けるレジスタ２１２に保持されている条件コード）とＥ
サイクルにおける即値オペランド（Ｅ−ＩＭＭＥＤＩＡ
Ｔ−ＯＰＥＲＡＮＤ）とにより論理和，論理積，排他的
論理和，および比較等を行うものである。４０５はセレ
クタであって，図４における分岐判定回路の結果に基づ
いて，信号２１４，演算器４０６，信号２１５，信号２
１６を選択するためのものである。図４における条件コ
ード選択回路の出力する信号４０１，４０２，４０３，
４０４に基づいてそれぞれ信号２１４，演算器４０６，
信号２１５，信号２１６を選択する。
に応じて図２，図３を参照する）。図において，４０６
は演算器であって，メモリオペランド２１７（図２にお
けるレジスタ２１２に保持されている条件コード）とＥ
サイクルにおける即値オペランド（Ｅ−ＩＭＭＥＤＩＡ
Ｔ−ＯＰＥＲＡＮＤ）とにより論理和，論理積，排他的
論理和，および比較等を行うものである。４０５はセレ
クタであって，図４における分岐判定回路の結果に基づ
いて，信号２１４，演算器４０６，信号２１５，信号２
１６を選択するためのものである。図４における条件コ
ード選択回路の出力する信号４０１，４０２，４０３，
４０４に基づいてそれぞれ信号２１４，演算器４０６，
信号２１５，信号２１６を選択する。
【００３５】４０７は比較器であって，セレクタで選択
された条件コードとＡサイクルにある条件付命令のマス
クの値（Ａ−ＢＲＡＮＣＨ−ＭＡＳＫ）を比較し分岐条
件の成立，不成立を判定する。成立の場合にオン，不成
立の場合にオフの信号を出力する。そしてその結果とＡ
サイクルが条件付分岐命令であることを示す信号（Ａ−
ＣＯＮＤＩＴＩＯＮ−ＢＲＡＮＣＨ）とにより論理積を
とり一致した場合に，Ａサイクルにおいて分岐成立を示
す信号（Ａ−ＴＫＮがオン）を出力する。分岐不成立の
場合はＡ−ＴＫＮオフの信号を出力する。そして、条件
付分岐命令の後続ストリームが分岐成立側であれば処理
を続行し，分岐不成立であれば，後続命令をキャンセル
して，分岐先命令を実行する。
された条件コードとＡサイクルにある条件付命令のマス
クの値（Ａ−ＢＲＡＮＣＨ−ＭＡＳＫ）を比較し分岐条
件の成立，不成立を判定する。成立の場合にオン，不成
立の場合にオフの信号を出力する。そしてその結果とＡ
サイクルが条件付分岐命令であることを示す信号（Ａ−
ＣＯＮＤＩＴＩＯＮ−ＢＲＡＮＣＨ）とにより論理積を
とり一致した場合に，Ａサイクルにおいて分岐成立を示
す信号（Ａ−ＴＫＮがオン）を出力する。分岐不成立の
場合はＡ−ＴＫＮオフの信号を出力する。そして、条件
付分岐命令の後続ストリームが分岐成立側であれば処理
を続行し，分岐不成立であれば，後続命令をキャンセル
して，分岐先命令を実行する。
【００３６】図６に条件付分岐命令がＴサイクルにある
場合にあって条件コード確定を示す信号を出力するため
の条件コード選択回路の実施例を示す。条件付分岐命令
がＴサイクルにある場合に，条件コード確定を判定する
ためには，Ｂサイクル，Ｅサイクル，Ｗサイクルのパイ
プラインタグの情報を参照することにより判定すること
ができる。図示の構成の動作は図４における条件コード
選択回路における動作と，パイプラインタグの参照を
Ｂ，Ｅ，Ｗのサイクルにより行うようにした点で異なる
のみあるので，説明は省略する。なお，図において，信
号５０１〜５０４はそれぞれ図２における信号２１４，
２１７，２１５，２１６を選択するための信号である。
場合にあって条件コード確定を示す信号を出力するため
の条件コード選択回路の実施例を示す。条件付分岐命令
がＴサイクルにある場合に，条件コード確定を判定する
ためには，Ｂサイクル，Ｅサイクル，Ｗサイクルのパイ
プラインタグの情報を参照することにより判定すること
ができる。図示の構成の動作は図４における条件コード
選択回路における動作と，パイプラインタグの参照を
Ｂ，Ｅ，Ｗのサイクルにより行うようにした点で異なる
のみあるので，説明は省略する。なお，図において，信
号５０１〜５０４はそれぞれ図２における信号２１４，
２１７，２１５，２１６を選択するための信号である。
【００３７】図７に図６の条件コード選択回路の出力に
基づいて分岐成否を判定する分岐判定回路の実施例を示
す。図５の分岐判定回路と構成および動作が同じである
ので説明は省略する。なお、セレクタ５０５は図６にお
ける条件コード選択回路の出力する信号５０１〜５０４
に応じてそれぞれ，信号２１４，演算器４０６，信号２
１５，信号２１６を選択する。
基づいて分岐成否を判定する分岐判定回路の実施例を示
す。図５の分岐判定回路と構成および動作が同じである
ので説明は省略する。なお、セレクタ５０５は図６にお
ける条件コード選択回路の出力する信号５０１〜５０４
に応じてそれぞれ，信号２１４，演算器４０６，信号２
１５，信号２１６を選択する。
【００３８】図８(a) ，(b) に実施例のタイムチャート
を示す。図(a) は命令ストリームとしてＡＲ（レジスタ
間の内容を加算することにより条件コードを生成する命
令），Ｃ（レジスタオペランドとメモリオペランドとの
比較を行う命令），ＢＣ（条件付分岐命令），ＡＲの４
つ命令が連続するストリームについてパイプラインにお
ける処理を示す。第１フローのＡＲ命令はＴサイクルに
おいて条件コードを確定できる。第２フローのＣ命令は
Ｗサイクルで条件コードが確定する。分岐命令の次のフ
ローには後続命令としてＡＲ命令がパイプラインに投入
される。そして，Ｃ命令の条件コードが設定されるサイ
クル７で分岐条件が確定する。ＢＣ命令およびその後続
命令ストリームはパイプライン処理をサイクル７まで進
めるとともに，ＢＣ命令はそのＥサイクルでＥ−ＢＲ−
ＣＨＥＣＫをオンにして，分岐成否を決定する。Ｅ−Ｂ
ＲＡＮＣＨ−ＣＨＥＣＫがオンになった時点でＥ−ＴＫ
Ｎ信号がオンかどうかにより後続命令ストリームキャン
セルするかどうか決定する。Ｅ−ＴＫＮがオンとなった
場合，後続ストリームが分岐成立のとき実行される命令
であれば処理が実行され，分岐不成立のとき実行される
命令であればキャンセルされ，分岐成立の時に実行され
る命令に分岐する。
を示す。図(a) は命令ストリームとしてＡＲ（レジスタ
間の内容を加算することにより条件コードを生成する命
令），Ｃ（レジスタオペランドとメモリオペランドとの
比較を行う命令），ＢＣ（条件付分岐命令），ＡＲの４
つ命令が連続するストリームについてパイプラインにお
ける処理を示す。第１フローのＡＲ命令はＴサイクルに
おいて条件コードを確定できる。第２フローのＣ命令は
Ｗサイクルで条件コードが確定する。分岐命令の次のフ
ローには後続命令としてＡＲ命令がパイプラインに投入
される。そして，Ｃ命令の条件コードが設定されるサイ
クル７で分岐条件が確定する。ＢＣ命令およびその後続
命令ストリームはパイプライン処理をサイクル７まで進
めるとともに，ＢＣ命令はそのＥサイクルでＥ−ＢＲ−
ＣＨＥＣＫをオンにして，分岐成否を決定する。Ｅ−Ｂ
ＲＡＮＣＨ−ＣＨＥＣＫがオンになった時点でＥ−ＴＫ
Ｎ信号がオンかどうかにより後続命令ストリームキャン
セルするかどうか決定する。Ｅ−ＴＫＮがオンとなった
場合，後続ストリームが分岐成立のとき実行される命令
であれば処理が実行され，分岐不成立のとき実行される
命令であればキャンセルされ，分岐成立の時に実行され
る命令に分岐する。
【００３９】図８(b) は，命令ストリームとしてＣ，Ａ
Ｒ，ＢＣ，ＡＲの４つの連続するストリームについての
パイプライン処理を示す。第２フローのＡＲはＴサイク
ルに条件コードが確定し，ＢＣ命令はＡサイクルで分岐
成否を判定する。従って，図(b) において，後続命令の
フローにＡＲ命令があるが，ＢＣ命令の直前のＡＲ命令
はＴサイクルにおいて条件コードを生成するので，ＢＣ
命令はＡサイクルで分岐成否を判定するので，ＢＣ命令
のＢサイクルで後続のＡＲ命令の条件コードが生成され
るがＢＣ命令はその条件コードを参照することはない。
Ｒ，ＢＣ，ＡＲの４つの連続するストリームについての
パイプライン処理を示す。第２フローのＡＲはＴサイク
ルに条件コードが確定し，ＢＣ命令はＡサイクルで分岐
成否を判定する。従って，図(b) において，後続命令の
フローにＡＲ命令があるが，ＢＣ命令の直前のＡＲ命令
はＴサイクルにおいて条件コードを生成するので，ＢＣ
命令はＡサイクルで分岐成否を判定するので，ＢＣ命令
のＢサイクルで後続のＡＲ命令の条件コードが生成され
るがＢＣ命令はその条件コードを参照することはない。
【００４０】
【発明の効果】本発明によれば，条件付分岐命令のパイ
プライン処理において，先行する条件コード設定命令に
よる条件コードが確定した後の早い時期に条件の成否の
判定ができる。またその条件コードは，条件付分岐命令
の後続命令に条件コード設定命令である場合でも，後続
命令により生成された条件コードが先行する条件付分岐
命令の分岐成否判定に参照されることはないので，条件
付分岐命令を後続命令ストリームとしてパイプラインに
投入することが可能になり，条件付分岐命令のパイプラ
イン処理が高速化する。
プライン処理において，先行する条件コード設定命令に
よる条件コードが確定した後の早い時期に条件の成否の
判定ができる。またその条件コードは，条件付分岐命令
の後続命令に条件コード設定命令である場合でも，後続
命令により生成された条件コードが先行する条件付分岐
命令の分岐成否判定に参照されることはないので，条件
付分岐命令を後続命令ストリームとしてパイプラインに
投入することが可能になり，条件付分岐命令のパイプラ
イン処理が高速化する。
【図１】本発明の原理図である。
【図２】本発明の実施例構成を示す図である。
【図３】本発明のパイプラインタグと条件付分岐命令の
構成を示す図である。
構成を示す図である。
【図４】本発明の条件コード選択回路の実施例を示す図
である。
である。
【図５】本発明の分岐判定回路の実施例を示す図であ
る。
る。
【図６】本発明の条件コード選択回路の実施例を示す図
である。
である。
【図７】本発明の分岐判定回路の実施例を示す図であ
る。
る。
【図８】本発明の実施例のタイムチャートを示す図であ
る。
る。
【図９】従来のパイプラインの構成を示す図である。
【図１０】従来のパイプラインのフローを示す図であ
る。
る。
【図１１】従来のパイプラインにおける分岐命令処理方
式（１）を示す図である。
式（１）を示す図である。
【図１２】従来のパイプラインにおける分岐命令処理方
式（２）を示す図である。
式（２）を示す図である。
１ Ｄサイクル ２ Ａサイクル ３ Ｔサイクル ４ Ｂサイクル ５ Ｅサイクル ６ Ｗサイクル ７ 各種レジスタ ８，９，１０，１１ 条件コード取り出しレジスタ １２ タグ情報 １３，１４，１５，１６，１７ タグレジスタ １８ 分岐判定制御部 ２０ 条件コード選択回路 ２１ 分岐条件判定回路 ２２ セレクタ ２３ 比較器。
Claims (1)
- 【請求項１】 条件付分岐命令の分岐成否を判定するた
めの条件コードを異なる条件コード設定命令に応じて異
なるサイクルにおいて生成することの可能なパイプライ
ン処理における分岐命令制御方式において， 条件コード設定命令により生成された条件コードを条件
コードが生成された時点で一時格納する条件コード取り
出しレジスタ（８〜１１）と， 実行命令が条件コードを変更しない命令であるかもしく
は条件コードを変更する命令の場合には条件コードを生
成するサイクルを指定するタグ情報を格納するものであ
って各サイクルに対応して備えられたタグレジスタ（１
２〜１７）と，上記タグ情報 に基づいて条件コードが確定したことを判
定するとともに生成された条件コードを格納する条件コ
ード取り出しレジスタ（８〜１１）を選択する分岐判定
制御部（１８）とを備え， 上記タグ情報は命令が各サイクルに移行するのに伴って
対応するサイクルのタグレジスタ（１２〜１７）を移行
し， 分岐判定制御部（１８）は，各タグレジスタの上記タグ
情報に基づいて条件コードの確定を判断するとともに確
定した条件コードを格納した条件コード取り出しレジス
タ（８〜１１）を選択し，その条件コードを取り出し，
分岐命令の分岐条件を比較することにより分岐制御の成
否を決定することを特徴とするパイプライン処理におけ
る分岐命令制御方式。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3031929A JP2580396B2 (ja) | 1991-01-31 | 1991-01-31 | パイプラインにおける分岐命令制御方式 |
| CA002060137A CA2060137C (en) | 1991-01-31 | 1992-01-28 | Circuit for executing conditional branch instructions in pipeline process |
| EP92300756A EP0497579B1 (en) | 1991-01-31 | 1992-01-29 | Circuit for executing conditional branch instructions in a pipelined processor |
| DE69230230T DE69230230T2 (de) | 1991-01-31 | 1992-01-29 | Schaltungsanordnung zur Ausführung von bedingten Verzweigungsbefehlen in einem Pipelineprozessor |
| AU10581/92A AU634681B2 (en) | 1991-01-31 | 1992-01-31 | Circuit for executing conditional branch instructions in pipeline process |
| US07/828,701 US5408620A (en) | 1991-01-31 | 1992-01-31 | Circuit for executing conditional branch instructions in pipeline process |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3031929A JP2580396B2 (ja) | 1991-01-31 | 1991-01-31 | パイプラインにおける分岐命令制御方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04245539A JPH04245539A (ja) | 1992-09-02 |
| JP2580396B2 true JP2580396B2 (ja) | 1997-02-12 |
Family
ID=12344668
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3031929A Expired - Fee Related JP2580396B2 (ja) | 1991-01-31 | 1991-01-31 | パイプラインにおける分岐命令制御方式 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US5408620A (ja) |
| EP (1) | EP0497579B1 (ja) |
| JP (1) | JP2580396B2 (ja) |
| AU (1) | AU634681B2 (ja) |
| CA (1) | CA2060137C (ja) |
| DE (1) | DE69230230T2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11651179B2 (en) | 2017-02-20 | 2023-05-16 | 3M Innovative Properties Company | Optical articles and systems interacting with the same |
| US11682185B2 (en) | 2017-09-27 | 2023-06-20 | 3M Innovative Properties Company | Personal protective equipment management system using optical patterns for equipment and safety monitoring |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5603045A (en) * | 1994-12-16 | 1997-02-11 | Vlsi Technology, Inc. | Microprocessor system having instruction cache with reserved branch target section |
| EP0777874B1 (en) * | 1995-06-27 | 2003-03-12 | Koninklijke Philips Electronics N.V. | Pipelined data processing circuit |
| US5999738A (en) * | 1996-11-27 | 1999-12-07 | Hewlett-Packard Company | Flexible scheduling of non-speculative instructions |
| US6430682B1 (en) * | 1998-09-11 | 2002-08-06 | Agere Systems Guardian Corp. | Reliable branch predictions for real-time applications |
| US6968545B1 (en) * | 2000-09-11 | 2005-11-22 | Agilent Technologies, Inc. | Method and apparatus for no-latency conditional branching |
| US6981131B2 (en) * | 2002-09-04 | 2005-12-27 | Arm Limited | Early condition code evaluation at pipeline stages generating pass signals for controlling coprocessor pipeline executing same conditional instruction |
| US9652242B2 (en) * | 2012-05-02 | 2017-05-16 | Apple Inc. | Apparatus for predicate calculation in processor instruction set |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3875391A (en) * | 1973-11-02 | 1975-04-01 | Raytheon Co | Pipeline signal processor |
| US4025771A (en) * | 1974-03-25 | 1977-05-24 | Hughes Aircraft Company | Pipe line high speed signal processor |
| GB1506972A (en) * | 1976-02-06 | 1978-04-12 | Int Computers Ltd | Data processing systems |
| JPS52130256A (en) * | 1976-04-26 | 1977-11-01 | Hitachi Ltd | Information processing unit |
| GB1527289A (en) * | 1976-08-17 | 1978-10-04 | Int Computers Ltd | Data processing systems |
| JPS58158745A (ja) * | 1982-03-12 | 1983-09-21 | Nec Corp | パイプライン制御形情報処理装置 |
| WO1985000453A1 (en) * | 1983-07-11 | 1985-01-31 | Prime Computer, Inc. | Data processing system |
| ATE57582T1 (de) * | 1986-03-21 | 1990-11-15 | Siemens Ag | Anordnung zur bearbeitung von sprungbefehlen innach dem fliessbandprinzip arbeitenden datenverarbeitungsanlagen. |
| JPH0213333A (ja) * | 1988-06-30 | 1990-01-17 | Minoru Sangyo Kk | 水耕栽培用の定植パネル |
| DE68927218T2 (de) * | 1988-10-18 | 1997-02-06 | Hewlett Packard Co | Verfahren und Vorrichtung für Zustandskode in einem Zentralprozessor |
| EP0400194B1 (de) * | 1989-06-02 | 1995-08-23 | Siemens Nixdorf Informationssysteme Aktiengesellschaft | Verfahren und Anordnung zur Bearbeitung von Sprungbefehlen in nach dem Fliessbandprinzip arbeitenden Datenverarbeitungsanlagen |
-
1991
- 1991-01-31 JP JP3031929A patent/JP2580396B2/ja not_active Expired - Fee Related
-
1992
- 1992-01-28 CA CA002060137A patent/CA2060137C/en not_active Expired - Fee Related
- 1992-01-29 EP EP92300756A patent/EP0497579B1/en not_active Expired - Lifetime
- 1992-01-29 DE DE69230230T patent/DE69230230T2/de not_active Expired - Fee Related
- 1992-01-31 US US07/828,701 patent/US5408620A/en not_active Expired - Lifetime
- 1992-01-31 AU AU10581/92A patent/AU634681B2/en not_active Ceased
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11651179B2 (en) | 2017-02-20 | 2023-05-16 | 3M Innovative Properties Company | Optical articles and systems interacting with the same |
| US11682185B2 (en) | 2017-09-27 | 2023-06-20 | 3M Innovative Properties Company | Personal protective equipment management system using optical patterns for equipment and safety monitoring |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04245539A (ja) | 1992-09-02 |
| AU634681B2 (en) | 1993-02-25 |
| AU1058192A (en) | 1993-02-25 |
| EP0497579B1 (en) | 1999-11-03 |
| DE69230230T2 (de) | 2000-02-17 |
| EP0497579A3 (en) | 1994-07-13 |
| EP0497579A2 (en) | 1992-08-05 |
| CA2060137A1 (en) | 1992-08-01 |
| DE69230230D1 (de) | 1999-12-09 |
| US5408620A (en) | 1995-04-18 |
| CA2060137C (en) | 1997-09-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0540627A (ja) | 並列演算処理装置 | |
| US4739470A (en) | Data processing system | |
| EP0094535B1 (en) | Pipe-line data processing system | |
| JP2580396B2 (ja) | パイプラインにおける分岐命令制御方式 | |
| US5274777A (en) | Digital data processor executing a conditional instruction within a single machine cycle | |
| JP4025493B2 (ja) | 適切な発行先に命令を発行する命令発行装置 | |
| US5349671A (en) | Microprocessor system generating instruction fetch addresses at high speed | |
| US5479620A (en) | Control unit modifying micro instructions for one cycle execution | |
| JP3532835B2 (ja) | データ処理装置およびプログラム変換装置 | |
| KR920006770B1 (ko) | 명령을 페치(fetch)하기 위한 제어 시스템 | |
| US6789185B1 (en) | Instruction control apparatus and method using micro program | |
| JP3769445B2 (ja) | データ駆動型情報処理装置 | |
| JP2553728B2 (ja) | 演算装置 | |
| JP3335735B2 (ja) | 演算処理装置 | |
| JP2001306321A (ja) | プロセッサ | |
| JP2778610B2 (ja) | パイプライン演算制御方法およびシステム | |
| JP2591325B2 (ja) | 分岐制御装置 | |
| JPH0991139A (ja) | 情報処理装置 | |
| JP2919184B2 (ja) | パイプライン処理を行う情報処理装置 | |
| JPH06332698A (ja) | 情報処理装置 | |
| KR100515039B1 (ko) | 조건부 명령어를 고려한 파이프라인 상태 표시 회로 | |
| JPH03255530A (ja) | 並列命令フェッチ機構 | |
| JPH1031618A (ja) | データ変換方式 | |
| JPH06332701A (ja) | 情報処理装置 | |
| JP2629479B2 (ja) | 情報処理装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19960820 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081121 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081121 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091121 Year of fee payment: 13 |
|
| LAPS | Cancellation because of no payment of annual fees |