JPH0540627A - 並列演算処理装置 - Google Patents

Abstract

(57)【要約】 【目的】２つ以上の分岐命令を含む複数の命令を並列に
実行することができ、しかも条件成立時の分岐処理が簡
単に且つ高速に行えるようにすることである。 【構成】複数の分岐命令を並列に実行する命令処理装置
を構成する複数のパイプライン処理装置での各分岐判定
結果を保持するためのレジスタ３１と、キャンセル回路
３２と、優先度エンコーダ３３と、命令フェッチ装置と
が設けられる。キャンセル回路３２は、レジスタ３１の
出力をもとに、分岐成立が判明した分岐命令のうち、最
も優先度の高い分岐命令（対象分岐命令）より後の命令
の実行をキャンセルするためのキャンセル信号を生成す
る。優先度エンコーダ３３は、レジスタの出力をもとに
対象分岐命令の処理で生成された分岐先アドレスを指定
するための制御信号Ｃ０を生成する。命令フェッチ装置
は、信号Ｃ０により指定されたアドレスに従い、次に実
行すべき命令列の先読みを行う。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、複数の命令を並列に実
行する命令処理装置を備えた並列演算処理装置に係り、
特に、少なくとも２つの分岐命令を含む複数の命令を並
列に実行する場合に好適な並列演算処理装置に関する。

【０００２】

【従来の技術】近年、命令を処理するパイプライン処理
装置をｎ個（ｎは２以上の整数）持つ命令処理装置を備
えた演算処理装置が開発されている。この演算処理装置
は、１つのロードモジュールの命令ストリームから命令
をｎ個ずつ取出し、その命令を、命令処理装置内のパイ
プライン処理装置で並列に実行していくことから、並列
演算処理装置と呼ばれる。この種の並列演算処理装置で
は、命令をｎ個ずつ間断なく処理していくことが性能向
上のポイントとなる。したがって、プログラムが（局所
的に）相互に独立な命令で構成されている場合に、最高
の処理性能が得られることになる。

【０００３】さて、上記した並列演算処理装置で命令を
並列に実行する際に最も問題となるのが、プログラム中
の分岐命令である。例えば、ＡＤＤ（加算）、ＢＲ１
（条件分岐）、ＳＵＢ（減算）、およびＢＲ２（条件分
岐）の４命令を並列に実行する場合を考える。ここで４
つの命令は、プログラム中では、図１２に示すようにＡ
ＤＤ、ＢＲ１、ＳＵＢそしてＢＲ２の順に配置されてい
るものとする。この命令の並びでは、逐次的な演算処理
装置であれば、ＡＤＤ→ＢＲ１→ＳＵＢ→ＢＲ２の順で
実行されることになる。この逐次的な実行の順序は、並
列演算処理装置においては各命令の優先度として取扱わ
れる。なお、ここでは、ＢＲ１命令はＡＤＤ命令の結果
を分岐条件とし、ＢＲ２命令はＡＤＤ命令より先に実行
されているＣＭＰ（比較）命令の結果を分岐条件として
いるものとする。

【０００４】上記した４命令中には、ＢＲ１とＢＲ２の
２つの分岐命令が含まれるため、次に処理すべき４命令
（次命令列）はＢＲ１およびＢＲ２の結果に依存する。
ここでは、可能性のある次命令列としては、以下に述べ
る３つの場合が考えられる。 （１）ＢＲ１が分岐不成立でＢＲ２が分岐成立の場合 この場合、次命令列は、図１２に示すように、ＢＲ２命
令で指定される分岐先アドレスＴＡＲ１のＭＰ（乗算）
命令から始まる４命令となる。 （２）ＢＲ１が分岐成立の場合

【０００５】この場合、次命令列は、図１２に示すよう
に、ＢＲ１命令で指定される分岐先アドレスＴＡＲ２の
ＤＶ（除算）命令から始まる４命令となる。したがって
ＢＲ１命令より後のＳＵＢおよびＢＲ２命令の実行はキ
ャンセルされなければならない。 （３）ＢＲ１およびＢＲ２が共に分岐不成立の場合 この場合、次命令列は、ＢＲ２命令に後続する４命令と
なる。

【０００６】以上に、例を挙げて説明したように、並列
演算処理装置において、同一の実行ステップ中に複数個
の分岐命令が存在する場合の次命令列フェッチの処理
は、各分岐命令の分岐成立／不成立の組合わせによって
種々のケースがある。ここで、次命令列がどれになるか
は、複数個の分岐命令の分岐判定が全て終了した後でな
ければ確定できない。

【０００７】このため従来の並列演算処理装置では、並
列に実行される全ての分岐命令の分岐判定の終了を待っ
た後、各分岐命令の分岐判定結果と各分岐命令の優先度
をチェックすることで次命令列を決定し、その次命令列
のフェッチを行っていた。しかし、並列に実行される全
ての分岐命令の分岐判定結果と各分岐命令の優先度をチ
ェックすることは煩雑であり、しかも、このチェックの
後でなければ次命令列のフェッチが行われないため、処
理の高速化が困難であった。そこで、並列演算処理装置
において次命令列を簡単にフェッチきるようにするため
に、次の２つの手法のいずれかを適用することも知られ
ている。

【０００８】第１は、同一ステップで実行される分岐命
令が複数含まれないように、コンパイラによって、プロ
グラム自体を静的に構成する手法である。この第１の手
法では、本来同一ステップで実行されるはずの４命令が
上記のようにＡＤＤ、ＢＲ１、ＳＵＢ、およびＢＲ２で
ある場合を例にとると、２つの分岐命令のうちの後側の
（即ち低い優先度の）ＢＲ２に代えてＮＯＰ（ノー・オ
ペレーション）命令が設定される。ＢＲ２は、後続の４
命令の先頭となる。

【０００９】第１の手法によれば、同一ステップで実行
される分岐命令が１つに限定されるので、分岐成立時の
次命令列を簡単に決定でき、その次命令列を速やかにフ
ェッチできる。しかし第１の手法では、ＮＯＰ命令が余
分に挿入されてプログラムが冗長となるため、高速処理
の障害となっていた。

【００１０】第２は、同一ステップで実行される分岐命
令が複数ある場合、そのステップ内で、分岐命令の実行
を逐次的に行う手法である。この第２の手法では、同一
ステップにおいて同時に実行される分岐命令が１つに限
定されるので、次命令列は第１の手法同様簡単に決定で
きる。しかし第２の手法では、同一ステップ内で分岐命
令の逐次実行が行われるため、真の並列処理とはなら
ず、高速処理の障害となっていた。なお、第２の手法で
は、同一ステップ内で先に実行された分岐命令で分岐が
成立した場合には、低い優先度の分岐命令は実行されな
いことは勿論である。

【００１１】

【発明が解決しようとする課題】上記したように、複数
の分岐命令が並列に実行されるのを許す従来の並列演算
処理装置では、次命令列のフェッチ処理が複雑で、しか
も次命令列のフェッチが遅れて高速処理が行えないとい
う問題があった。また、同一の実行ステップ中に分岐命
令が複数個含まれないようにプログラム自体を静的に構
成したり、同一ステップ中での複数の分岐命令の実行を
逐次的に行うようにした従来の並列演算処理装置では、
次命令列のフェッチ処理は簡略化されるものの、ＮＯＰ
（ノー・オペレーション）となる命令が生じたり、逐次
的な実行による並列性の低下を招くため、やはり高速処
理が行えないという問題があった。

【００１２】そこで本発明は、複数の分岐命令を並列に
実行することができ、しかも条件成立時の分岐処理が簡
単に且つ高速に行える並列演算処理装置を提供すること
を目的とする。

【００１３】

【課題を解決するための手段】本発明に係る並列演算処
理装置は、複数の命令を並列に実行するために同数の処
理ユニットを有する命令処理装置と、上記命令処理装置
で少なくとも１つの分岐命令を含む複数の命令が並列に
実行された場合に、最も早く分岐成立が判明した分岐命
令のうち、プログラム上の並び順で決定される最も優先
度の高い分岐命令で指定される分岐先の命令から始まる
複数の命令を次に実行すべき命令列として先読みする先
読み手段と、分岐成立が判明した分岐命令の中で最も優
先度の高い分岐命令より後の命令の実行をキャンセルす
るキャンセル手段とを備えたことを特徴とするものであ
る。

【００１４】

【作用】上記の構成によれば、２つ以上の分岐命令を含
む複数の命令も、命令処理装置で並列に処理される。こ
の命令処理装置の処理における最初の分岐成立判明時に
は、分岐が成立した分岐命令（複数の分岐命令で同時に
分岐成立が判明した場合には、最も優先度の高い分岐命
令、即ちプログラム上の実行順序の最も早い分岐命令）
によって指定される分岐先の命令から始まる複数の命令
が、次に実行すべき命令列（次命令列）として、先読み
手段により先読みされる。したがって、この分岐命令よ
り優先度が高い分岐命令が、その後の分岐判定で全て分
岐不成立となった場合には、先読みしておいた命令列を
命令処理装置に取込んで直ちに実行することができ、高
速分岐が可能となる。

【００１５】また上記の構成によれば、先読みに用いら
れた分岐命令より優先度の高い分岐命令で遅れて分岐成
立が判明した場合には、上記の場合ほど高速分岐はでき
ないものの、複数の分岐命令が並列に実行されることか
ら、従来のように逐次的に行われる場合に比べれば高速
となる。

【００１６】更に上記の構成によれば、分岐成立が判明
した場合には、分岐成立が判明した分岐命令の中で最も
優先度の高い分岐命令より後の命令の実行が、キャンセ
ル手段によってキャンセルされるため、複数の分岐命令
の並列実行を許す場合の不都合は生じない。

【００１７】

【実施例】以下、本発明の一実施例を添付図面を参照し
ながら詳細に説明する。図１は本発明の第１実施例に係
る並列演算処理装置のブロック構成を示す。

【００１８】同図において、各種プログラムが格納され
る主記憶などのプログラム格納装置１１には、命令フェ
ッチ装置１２が接続される。命令フェッチ装置１２は、
後述するセレクタ２３によって選択されたアドレスをも
とに、命令処理装置１６で並列に実行すべき複数の命
令、例えば４命令を、プログラム格納装置１１から毎サ
イクル取出す（フェッチする）。なお、命令フェッチ装
置１２内に、プログラム格納装置１１からの命令取出し
に用いたアドレスを保持するレジスタを設け、このレジ
スタの内容とセレクタ２３によって選択されたアドレス
とが等しい場合には、命令取出しを省略するようにする
ことも可能である。

【００１９】命令フェッチ装置１２には、通常状態にお
いて同装置１２によって取出された４命令を保持するた
めの命令レジスタ（ＩＲ）１３、および分岐成立時に同
装置１２によって取出された４命令を保持するための分
岐先命令レジスタ（ＢＲＩＲ）１４の各入力が、共通に
接続される。命令レジスタ１３および分岐先命令レジス
タ１４の各出力は、２入力１出力のセレクタ（ＳＥＬ）
１５の入力に接続される。セレクタ１５は、後述するセ
レクタ制御回路２５から出力される選択信号Ｓに応じ
て、命令レジスタ１３および分岐先命令レジスタ１４の
うちのいずれか一方の出力を、次に実行すべき命令列
（４命令）として選択する。

【００２０】セレクタ１５の出力は、同セレクタ１５に
よって選択された命令列を並列に実行するための命令処
理装置１６に接続されている。命令処理装置１６は、セ
レクタ１５によって選択された命令列（４命令）のそれ
ぞれ先頭命令，２番目の命令，３番目の命令，４番目の
命令を例えばパイプライン方式で実行するパイプライン
処理装置１６−０，１６−１，１６−２，１６−３によ
り構成される。但し本実施例では、命令処理装置１６で
並列処理される４命令が１つの処理単位であり、４命令
の処理が全て終了するまでは、次の４命令の処理は開始
されないものとする。命令処理装置１６内のパイプライ
ン処理装置１６−０〜１６−３における新たな４命令の
処理開始は、後述するパイプラインレディ信号ＰＲが論
理“１”となることにより可能となる。

【００２１】パイプライン処理装置１６−０〜１６−３
は、命令をデコードするためのデコードステージＤと、
アドレス計算、オペランドフェッチおよび演算等を行う
ための実行ステージＥと、実行ステージＥでの命令処理
の実行結果をレジスタ、メモリ等へ書込むための書込み
ステージＷとの３つのパイプラインステージにより、命
令の実行を行う。パイプライン処理装置１６−０〜１６
−３は、実行ステージＥにおける分岐命令の実行過程で
分岐成立を判定した場合に、次の命令処理が可能となる
までの間、論理“１”の分岐成立／不成立信号Ｔ／ＮＴ
０〜Ｔ／ＮＴ３を出力する。またパイプライン処理装置
１６−０〜１６−３は、自身の実行ステージＥが終了す
る場合、次の命令処理が可能となるまでの間、論理
“１”の終了信号Ｅ０〜Ｅ３を出力する。

【００２２】パイプライン処理装置１６−０〜１６−３
には、同装置１６−０〜１６−３で分岐命令が実行され
た場合に生成される分岐先アドレスを、システムクロッ
ク信号ＣＬＫに応じて保持するための分岐先アドレスレ
ジスタ（ＢＲＴ０〜ＢＲＴ３）１７−０〜１７−３が接
続される。分岐先アドレスレジスタ１７−０〜１７−３
の各出力は、４入力１出力のセレクタ（ＳＥＬ）１５の
入力に接続される。セレクタ１８は、分岐制御を司る分
岐制御装置１９から出力される２ビットの分岐先アドレ
ス制御信号Ｃ０に応じて、分岐先アドレスレジスタ１７
−０〜１７−３の出力（分岐先アドレス）のいずれか１
つを選択する。

【００２３】分岐制御装置１９は、パイプライン処理装
置１６−０〜１６−３から出力される分岐成立／不成立
信号Ｔ／ＮＴ０〜Ｔ／ＮＴ３の状態を記憶し、その記憶
内容をもとに、２ビットの分岐先アドレス制御信号Ｃ
０、１ビットの分岐先アドレス制御信号Ｃ１、および４
つの１ビットキャンセル信号ＣＡＮ０〜ＣＡＮ３を出力
する。分岐先アドレス制御信号Ｃ０は、セレクタ１８等
を制御するのに用いられる。また、分岐先アドレス制御
信号Ｃ１は後述するセレクタ２２，２３等を制御するの
に用いられる。またキャンセル信号ＣＡＮ０〜ＣＡＮ３
は、パイプライン処理装置１６−０〜１６−３の命令実
行をキャンセルするのに用いられる。

【００２４】さて図１において、実行中命令列（４命
令）の先頭命令のアドレスを設定するためのプログラム
カウンタ（ＰＣ）２０の出力は、インクリメンタ（ＩＮ
Ｃ）２１の入力に接続される。インクリメンタ２１は、
プログラムカウンタ２０の出力に所定の増分（ここでは
４命令分）を加算して、後続の命令列の先頭命令のアド
レス（次命令アドレス）を生成する。

【００２５】インクリメンタ２１の出力はセレクタ１８
の出力と共に、２入力１出力のセレクタ（ＳＥＬ）２２
の入力に接続される。セレクタ２２は、分岐制御装置１
９から出力される分岐先アドレス制御信号Ｃ１に応じ
て、インクリメンタ２１の出力およびセレクタ１８の出
力のうちのいずれか一方をプログラムカウンタ２０に選
択出力する。

【００２６】インクリメンタ２１およびセレクタ１８の
各出力はまた、２入力１出力のセレクタ（ＳＥＬ）２３
の入力に接続される。セレクタ２３は、分岐制御装置１
９から出力される分岐先アドレス制御信号Ｃ１に応じ
て、インクリメンタ２１の出力およびセレクタ１８の出
力のうちのいずれか一方を命令フェッチ装置１２に選択
出力する。このセレクタ２３は、セレクタ２２の出力を
プログラムカウンタ２０の他、命令フェッチ装置１２に
も接続することにより、セレクタ２２で代用させること
ができる。

【００２７】さて、パイプライン処理装置１６−０〜１
６−３から出力される終了信号Ｅ０〜Ｅ３は、同信号Ｅ
０〜Ｅ３のＡＮＤ（論理積）をとるためのアンドゲート
２４の入力に接続される。アンドゲート２４は、終了信
号Ｅ０〜Ｅ３が全て論理“１”の場合に、命令処理装置
１６における４命令の並列実行処理（実行ステージＥ）
の終了を示す終了信号ＥＮＤを出力する。この終了信号
ＥＮＤは、システムクロック信号ＣＬＫおよび分岐制御
装置１９から出力される分岐先アドレス制御信号Ｃ０，
Ｃ１と共に、セレクタ制御回路２５に接続される。セレ
クタ制御回路２５は、各信号ＥＮＤ，Ｃ０，Ｃ１，ＣＬ
Ｋをもとに、選択信号Ｓおよびパイプラインレディ信号
ＰＲを生成する。

【００２８】分岐制御装置１９から出力される分岐先ア
ドレス制御信号Ｃ１はインバータ２６の入力とも接続さ
れる。このインバータ２６の出力は、システムクロック
信号ＣＬＫと共に、命令レジスタ１３のロード動作を制
御するためのアンドゲート２７の入力に接続される。ま
た、分岐先アドレス制御信号Ｃ１は、システムクロック
信号ＣＬＫと共に、分岐先命令レジスタ１４のロード動
作を制御するためのアンドゲート２８の入力に接続され
る。一方、アンドゲート２４から出力される終了信号Ｅ
ＮＤは、システムクロック信号ＣＬＫと共に、プログラ
ムカウンタ２０のロード動作を制御するためのアンドゲ
ート２９の入力に接続される。図２は図１の分岐制御装
置１９の内部構成を示す。

【００２９】同図において、分岐制御装置１９は、図１
のパイプライン処理装置１６−０〜１６−３から出力さ
れる分岐成立／不成立信号Ｔ／ＮＴ０〜Ｔ／ＮＴ３の状
態を、システムクロック信号ＣＬＫに応じてビット０〜
ビット３に保持するための４ビットのレジスタ（Ｔ／Ｎ
Ｔレジスタ）３１、およびＴ／ＮＴレジスタ３１の出力
をもとに、パイプライン処理装置１６−０〜１６−３の
実行をキャンセルするためのキャンセル信号ＣＡＮ０〜
ＣＡＮ３を生成するキャンセル回路３２を有する。キャ
ンセル回路３２は、例えばデコーダにより構成されてお
り、その入力（Ｔ／ＮＴレジスタ３１の出力）と、出力
（キャンセル信号ＣＡＮ０〜ＣＡＮ３）との関係は、図
３に示す通りである。

【００３０】分岐制御装置１９は更に、４入力２出力の
優先度エンコーダ（プライオリティエンコーダ）３３、
およびＴ／ＮＴレジスタ３１の４ビット出力をＯＲ（オ
ア）し、そのＯＲ信号を分岐先アドレス制御信号Ｃ１と
して出力するオアゲート（ＯＲ）３４を有する。優先度
エンコーダ３３は、（パイプライン処理装置１６−０〜
１６−３に対応する）Ｔ／ＮＴレジスタ３１のビット０
〜ビット３の４ビット出力を入力し、値が“１”のビッ
ト中で最も優先度の高いビットの位置（左側ほど高優先
度）を検出して、そのビット位置情報を分岐先アドレス
制御信号Ｃ０（２ビット）として出力する。

【００３１】図４は図１のセレクタ制御回路２５の内部
構成を示す。 同図において、セレクタ制御回路２５
は、図１の分岐制御装置１９から出力される１ビット分
岐先アドレス制御信号Ｃ１をビット０の位置に保持し、
２ビット分岐先アドレス制御信号Ｃ０を、ビット１，２
の位置に保持するための３ビットレジスタ４１を有す
る。このレジスタ４１は、図１のアンドゲート２４から
出力される終了信号ＥＮＤに応じてクリヤされる。

【００３２】セレクタ制御回路２５はまた、レジスタ４
１のビット１，２の出力ＦＣ０と分岐先アドレス制御信
号Ｃ０とを比較し、ＦＣ０＝Ｃ０の場合に論理“０”の
信号を、ＦＣ０≠Ｃ０の場合に論理“１”の信号を出力
する比較器（ＣＭＰ）４２、比較器４２の出力とレジス
タ４１のビット０の出力ＦＣ１とのＡＮＤをとるアンド
ゲート４３、アンドゲート４３の出力を受けて、そのレ
ベルを反転するインバータ４４、およびインバータ４４
の出力と終了信号ＥＮＤとのＡＮＤをとるアンドゲート
４５を有する。アンドゲート４５は、ＡＮＤ条件の成立
時に、図１の命令処理装置１６が次に実行すべき４命令
が命令レジスタ１３または分岐先命令レジスタ１４に揃
っていることを示す論理“１”のタイミング信号ＴＭを
出力する。このタイミング信号ＴＭは、命令処理装置１
６において新たな命令列の実行を開始することが可能と
なったことを示すパイプラインレディ信号ＰＲとして用
いられる。

【００３３】セレクタ制御回路２５は更に、アンドゲー
ト４５から出力されるタイミング信号ＴＭと分岐先アド
レス制御信号Ｃ１とのＡＮＤをとるアンドゲート４６を
有する。アンドゲート４６は、命令処理装置１６におい
て新たな命令列の実行を開始することが可能となった時
点で、次に実行すべき４命令が命令レジスタ１３または
分岐先命令レジスタ１４のいずれに用意されているかを
示すための信号を出力する。このアンドゲート４６の出
力信号は、図１のセレクタ１５を制御するための選択信
号Ｓとして用いられる。

【００３４】次に、上記のように構成された並列演算処
理装置の動作を説明する。なお本実施例では、命令処理
装置１６で並列処理される４命令の中に含まれる分岐命
令は全て４命令外に分岐するという制約があるものとす
る。但し、この制約は説明を簡略化するために設けたも
ので、本発明の適用範囲を限定するものではない。

【００３５】今、４命令が命令処理装置１６に取込ま
れ、その先頭命令はパイプライン処理装置１６−０によ
り、２番目の命令はパイプライン処理装置１６−１によ
り、３番目の命令はパイプライン処理装置１６−２によ
り、そして４番目の命令はパイプライン処理装置１６−
３により、それぞれ並列に処理されているものとする。
ここで、命令処理装置１６で並列処理されている命令
は、従来の技術の項で説明した場合と同様に、図１２に
示すプログラム中のＡＤＤ、ＢＲ１、ＳＵＢおよびＢＲ
２の４命令であるものとする。この４命令についてオペ
ランドに関する依存関係はないものとする。また、ＢＲ
１命令は前記したように並列に処理されるＡＤＤ命令の
結果を分岐条件とし、ＢＲ２命令は既に実行されている
ＣＭＰ命令の結果を分岐条件とするものとする。

【００３６】この場合、上記の４命令（の実行ステージ
Ｅ）は図５に示すように実行される。即ち、相互に依存
関係のないＡＤＤ、ＳＵＢおよびＢＲ２の３命令はサイ
クルＴ０で実行され、ＡＤＤの結果を分岐条件とするＢ
Ｒ１はＴ０の次のサイクルＴ１で実行される。もし、Ｂ
Ｒ２が直前のＳＵＢの結果を分岐条件とするものであれ
ば、ＢＲ２はＢＲ１と同様にＴ１で実行されることにな
る。

【００３７】さて、上記の４命令が図５に示すように実
行されるものとすると、可能性のある次命令列として
は、従来の技術の項でも説明したように、（１）ＢＲ１
が分岐不成立でＢＲ２が分岐成立の場合、（２）ＢＲ１
が分岐成立の場合、（３）ＢＲ１およびＢＲ２が共に分
岐不成立の場合の３つの場合が考えられる。ここで、上
記の各場合（１）〜（３）の各サイクル毎の動作につい
て、図６乃至図８を参照して順に説明する。 （１）ＢＲ１が分岐不成立でＢＲ２が分岐成立の場合 （１−１）サイクルＴ０

【００３８】まずサイクルＴ０では、命令処理装置１６
のパイプライン処理装置１６−０，１６−２，１６−３
において、図５に示すようにＡＤＤ，ＳＵＢ，ＢＲ２の
処理（実行ステージＥ）が行われる。これにより、パイ
プライン処理装置１６−０，１６−２ではＡＤＤ，ＳＵ
Ｂの処理結果が生成される。また、パイプライン処理装
置１６−３ではＢＲ２の指定する分岐先アドレスが生成
される。この分岐先アドレスは、図１２から明らかなよ
うにＭＰ命令を指す分岐先アドレスＴＡＲ１である。

【００３９】パイプライン処理装置１６−３で生成され
た分岐先アドレスＴＡＲ１は、分岐先アドレスレジスタ
（ＢＲＴ３）１７−３にロードされる。パイプライン処
理装置１６−３ではまた、分岐成立が判定され、論理
“１”の分岐成立／不成立信号Ｔ／ＮＴ３が生成され
る。この論理“１”の分岐成立／不成立信号は、サイク
ルＴ０の終了時に分岐制御装置１９内のＴ／ＮＴレジス
タ３１の対応ビット位置（ビット３）にラッチされる。

【００４０】一方、ＡＤＤ，ＳＵＢを処理中のパイプラ
イン処理装置１６−０，１６−２から分岐先アドレスレ
ジスタ１７−０，１７−２へのアドレスロードは、ＡＤ
Ｄ，ＳＵＢが分岐命令でない通常の命令であるため、行
われない。また、パイプライン処理装置１６−０，１６
−２から出力される分岐成立／不成立信号Ｔ／ＮＴ０，
Ｔ／ＮＴ２はいずれも“０”となる。更に、ＢＲ１の実
行が行われていないパイプライン処理装置１６−１から
出力される分岐成立／不成立信号Ｔ／ＮＴ１も“０”で
ある。したがって、パイプライン処理装置１６−０〜１
６−３での分岐成立の有無を記憶するためのＴ／ＮＴレ
ジスタ３１のビット０〜３の内容は、サイクルＴ０の終
了時では、“０００１”となる。 （１−２）サイクルＴ１

【００４１】サイクルＴ１では、命令処理装置１６のパ
イプライン処理装置１６−１において、パイプライン処
理装置１６−０のＡＤＤ処理の結果を分岐条件とするＢ
Ｒ１の処理が行われる。ここでは、ＢＲ１は分岐不成立
であるため、パイプライン処理装置１６−１から出力さ
れる分岐成立／不成立信号Ｔ／ＮＴ１は“０”となる。

【００４２】一方、分岐制御装置１９においては、分岐
先命令を先頭とする４命令の先読みに必要な制御が、Ｔ
／ＮＴレジスタ３１にラッチされている値“０００１”
に従って行われる。まず、Ｔ／ＮＴレジスタ３１の４ビ
ット出力は優先度エンコーダ３３に導かれる。優先度エ
ンコーダ３３はＴ／ＮＴレジスタ３１の４ビット出力を
エンコードし、値が“１”のビットのうち、最も優先度
の高い（最も左側の）ビットの位置を示す２ビットの情
報を、分岐先アドレス制御信号Ｃ０として出力する。し
たがって、Ｔ／ＮＴレジスタ３１の出力が“０００１”
の例では、分岐先アドレス制御信号Ｃ０は、パイプライ
ン処理装置１６−３に対応するビット３の位置を示す２
ビット情報、即ち“１１”となる。

【００４３】Ｔ／ＮＴレジスタ３１の４ビット出力は分
岐制御装置１９内のオアゲート３４にも導かれる。オア
ゲート３４は、Ｔ／ＮＴレジスタ３１の４ビット出力の
いずれか１ビットでも“１”であれば、即ち先行するサ
イクル（Ｔ０）においてパイプライン処理装置１６−０
〜１６−３のいずれかで分岐成立が判定されたならば、
論理“１”の分岐先アドレス制御信号Ｃ１を出力する。
ここでは、Ｔ０においてパイプライン処理装置１６−３
で分岐成立が判定され、Ｔ／ＮＴレジスタ３１のビット
３が論理“１”となっているため、分岐先アドレス制御
信号Ｃ１は“１”となる。

【００４４】分岐制御装置１９（内の優先度エンコーダ
３３）から出力される２ビット分岐先アドレス制御信号
Ｃ０はセレクタ１８に導かれる。セレクタ１８は、信号
Ｃ０がそれぞれ“００”，“０１”，“１０”，“１
１”の場合に、対応する分岐先アドレスレジスタ１７−
０，１７−１，１７−２，１７−３の内容を選択する。
ここでは、信号Ｃ０が“１１”であることから、分岐先
アドレスレジスタ１７−３の内容、即ちＴ０におけるパ
イプライン処理装置１６−３のＢＲ２処理で分岐先アド
レスレジスタ１７−３にロードされた（ＭＰ命令を指
す）分岐先アドレス（ＴＡＲ１）が選択される。

【００４５】分岐制御装置１９（内のオアゲート３４）
から出力される分岐先アドレス制御信号Ｃ１はセレクタ
２２，２３に導かれる。セレクタ２２，２３は、信号Ｃ
１が“０”の場合にインクリメンタ２１の出力を選択
し、“１”の場合にセレクタ１８の出力を選択する。こ
こでは、信号Ｃ１が“１”であることから、セレクタ１
８の出力、即ち分岐先アドレスレジスタ１７−３にロー
ドされている（ＭＰ命令を指す）分岐先アドレス（ＴＡ
Ｒ１）が選択される。セレクタ２２，２３によって選択
された分岐先アドレス（ＴＡＲ１）は、それぞれプログ
ラムカウンタ（ＰＣ）２０，命令フェッチ装置１２に導
かれる。

【００４６】命令フェッチ装置１２は、毎サイクル、セ
レクタ２３から選択出力されるアドレスに従い、同アド
レスで指定される命令から始まる４命令をプログラム格
納装置１１から先読みする。ここでは、セレクタ２３か
ら選択出力されるアドレスが分岐先アドレスＴＡＲ１で
あることから、同アドレスＴＡＲ１で指定されるＭＰ命
令から始まる４命令が先読みされる。命令フェッチ装置
１２によって先読みされた４命令は、命令レジスタ（Ｉ
Ｒ）１３および分岐先命令レジスタ（ＢＲＩＲ）１４に
出力される。

【００４７】命令レジスタ１３は、分岐先アドレス制御
信号Ｃ１が“０”の場合に、アンドゲート２７によりク
ロック信号ＣＬＫのタイミングでロード制御される。ま
た分岐先命令レジスタ１４は、分岐先アドレス制御信号
Ｃ１が“１”の場合に、アンドゲート２８によりクロッ
ク信号ＣＬＫのタイミングでロード制御される。ここで
は、分岐先アドレス制御信号Ｃ１が“１”であることか
ら、命令フェッチ装置１２によって先読みされた４命令
（ＭＰ命令から始まる４命令）は、サイクルＴ１の終了
時に分岐先命令レジスタ１４に選択的にロードされる。

【００４８】さてサイクルＴ１では、パイプライン処理
装置１６−１でＢＲ１の処理が実行されることにより、
ＡＤＤから始まる４命令の処理（実行ステージＥ）が全
て終了する。この結果、サイクルＴ１では、パイプライ
ン処理装置１６−０〜１６−３から出力される終了信号
Ｅ０〜Ｅ３は全て“１”となり、アンドゲート２４から
論理“１”の終了信号ＥＮＤが出力される。

【００４９】アンドゲート２４から出力される終了信号
ＥＮＤはシステムクロック信号ＣＬＫと共にアンドゲー
ト２９に入力される。アンドゲート２９は、終了信号Ｅ
ＮＤが論理“１”の場合に、システムクロック信号ＣＬ
Ｋのタイミングで、プログラムカウンタ２０のロード動
作を許可する。このとき、プログラムカウンタ２０の入
力には、前記したようにセレクタ２２によって選択出力
されている分岐先アドレスＴＡＲ１が導かれている。こ
のためサイクルＴ１の終了時には、セレクタ２２によっ
て選択出力されている分岐先アドレスＴＡＲ１がプログ
ラムカウンタ２０にロードされる。このプログラムカウ
ンタ２０の内容（アドレスＴＡＲ１）は、次のサイクル
Ｔ２から処理が開始される４命令の先頭アドレス、即ち
ＭＰ命令から始まる新たな４命令の先頭アドレスを示
す。 （１−３）サイクルＴ２

【００５０】さて、先のサイクルＴ１では、上記したよ
うにパイプライン処理装置１６−１でのＢＲ１の処理で
分岐不成立が判定されるため、分岐成立／不成立信号Ｔ
／ＮＴ１は“０”のままである。したがって、サイクル
Ｔ１の終了時における分岐成立／不成立信号Ｔ／ＮＴ０
〜Ｔ／ＮＴ３はサイクルＴ０の終了時と同様に“０００
１”のままであり、分岐制御装置１９内のＴ／ＮＴレジ
スタ３１の内容も、“０００１”のままである。このよ
うに、Ｔ／ＮＴレジスタ３１の内容が“０００１”と変
わらないことから、分岐先アドレス制御信号Ｃ１，Ｃ０
もサイクルＴ０の終了時と同様に、それぞれ“１”，
“１１”のままである。

【００５１】上記１ビット分岐先アドレス制御信号Ｃ１
は、システムクロック信号ＣＬＫに応じて、セレクタ制
御回路２５内のレジスタ４１のビット０にラッチされ
る。同時に、２ビット分岐先アドレス制御信号Ｃ０が、
レジスタ４１のビット１，２にラッチされる。Ｃ１，Ｃ
０は、サイクルＴ１では、前記したようにそれぞれ
“１”，“１１”である。したがってサイクルＴ２で
は、レジスタ４１のビット０の出力ＦＣ１は“１”であ
り、ビット１，２の出力ＦＣ０は“１１”である。ま
た、サイクルＴ２におけるＣ１，Ｃ０も、サイクルＴ１
と同じ“１”，“１１”である。

【００５２】レジスタ４１のビット１，２の出力ＦＣ０
は、分岐先アドレス制御信号Ｃ０と共に、比較器４２に
導かれる。比較器４２は、ＦＣ０とＣ０とを比較する。
もし、ＦＣ０とＣ０が等しい場合には、即ち現サイクル
におけるＣ０の値と、先のサイクルにおけるＣ０の値と
が等しい場合には、比較器４２は、より優先度の高い分
岐命令で新たに分岐成立が判明した命令は存在しないも
のとして、論理“０”の信号を出力する。本サイクルＴ
２では、ＦＣ０とＣ０は“１１”で等しいことから、比
較器４２からは論理“０”の信号が出力される。また、
サイクルＴ２では終了信号ＥＮＤは論理“１”となって
いる。このため、サイクルＴ２では、アンドゲート４５
から論理“１”のタイミング信号ＴＭが出力される。

【００５３】アンドゲート４５から出力されるタイミン
グ信号ＴＭは、分岐先アドレス制御信号Ｃ１と共に、ア
ンドゲート４６に供給される。アンドゲート４６は信号
ＴＭ，Ｃ１が共に“１”の場合だけ、論理“１”の選択
信号Ｓを出力し、それ以外は論理“０”の選択信号Ｓを
出力する。本サイクルＴ２では、ＴＭ，Ｃ１が共に
“１”であることから、選択信号Ｓは“１”となる。

【００５４】セレクタ１５は、選択信号Ｓが“１”の場
合、分岐先命令レジスタ１４の内容を命令処理装置１６
に選択出力する。分岐先命令レジスタ１４には、先のサ
イクルＴ１の終了時に、ＢＲ２で指定される分岐先アド
レスＴＡＲ１の命令ＭＰから始まる４命令が既にロード
されている。したがって、分岐先命令レジスタ１４の内
容が、サイクルＴ２においてセレクタ１５によって選択
されることにより、命令フェッチ装置１２によって先読
みされた分岐先命令ＭＰから始まる４命令が速やかに命
令処理装置１６に供給される。

【００５５】さて、サイクルＴ２においてアンドゲート
４５から出力される論理“１”のタイミング信号ＴＭ
は、パイプラインレディ信号ＰＲとして命令処理装置１
６に導かれる。これにより、命令処理装置１６は、セレ
クタ１５から出力される新たな命令を取込んでその処理
を開始する。このとき、命令処理装置１６に取込まれる
命令は、分岐先命令ＭＰから始まる４命令であり、命令
処理装置１６はこの４命令をパイプライン処理装置１６
−０〜１６−３によって遅滞なく速やかに処理する。命
令処理装置１６−０〜１６−３による新たな命令処理が
開始されると、終了信号Ｅ０〜Ｅ３は論理“０”とな
り、終了信号ＥＮＤも論理“０”となる。そして、終了
信号ＥＮＤが“０”となることにより、レジスタ３１，
４１の内容がクリヤされる。

【００５６】なお、本実施例のような分岐先命令の先読
みを実施していなければ、終了信号ＥＮＤが出力された
後、サイクルＴ２において分岐先命令の読出しを行うこ
とになるため、１Ｔの遅れが生じる。もし、複数の分岐
命令を並列に処理しないならば、更に遅れることにな
る。

【００５７】（２）ＢＲ１が分岐成立の場合 （２−１）サイクルＴ０ まず、サイクルＴ０では、前記した（１）のＢＲ１分岐
不成立、ＢＲ２分岐成立の場合と同様な、ＡＤＤ，ＳＵ
Ｂ，ＢＲ２の処理が行われる。もし、ＢＲ２が分岐成立
したなら、サイクルＴ０の終了時の分岐制御装置１９内
Ｔ／ＮＴレジスタ３１の内容は“０００１”となる。ま
た、分岐先アドレスレジスタ１７−３にはＭＰ命令を指
す分岐先アドレスＴＡＲ１がロードされる。

【００５８】（２−２）サイクルＴ１ サイクルＴ１では、命令処理装置１６のパイプライン処
理装置１６−１においてＢＲ１の処理が行われ、ＤＶ命
令を指す分岐先アドレスＡＴＲ２が生成される。ここで
は、ＢＲ１は分岐成立であるため、パイプライン処理装
置１６−１から出力される分岐成立／不成立信号Ｔ／Ｎ
Ｔ１は“０”から“１”に遷移する。また、パイプライ
ン処理装置１６−１で生成された（ＢＲ１の指定する）
分岐先アドレス（ＤＶ命令を指す分岐先アドレスＴＡＲ
２）が分岐先アドレスレジスタ１７−１にロードされ
る。

【００５９】一方、分岐制御装置１９においては、Ｔ／
ＮＴレジスタ３１にラッチされている値“０００１”に
従って、前記した（１）の場合と同様に分岐先命令の先
読みを行うための制御が行われる。この場合には、分岐
先アドレス制御信号Ｃ０が“１１”、分岐先アドレス制
御信号Ｃ１が“１”であるため、ＢＲ２処理で分岐先ア
ドレスレジスタ１７−３にロードされた（ＭＰ命令を指
す）分岐先アドレス（ＴＡＲ１）がセレクタ１８，２３
によって選択されて命令フェッチ装置１２に出力され
る。そして、アドレスＴＡＲ１のＭＰ命令から始まる４
命令が、命令フェッチ装置１２によってプログラム格納
装置１１から先読みされる。この先読みされた４命令
は、サイクルＴ１の終了時に分岐先命令レジスタ１４に
ロードされる。

【００６０】さて、サイクルＴ１の終了時における分岐
成立／不成立信号Ｔ／ＮＴ０〜Ｔ／ＮＴ３はサイクルＴ
０の終了時と異なって“０１０１”となる。したがっ
て、分岐制御装置１９内のＴ／ＮＴレジスタ３１の内容
も“０１０１”となる。

【００６１】（２−３）サイクルＴ２ サイクルＴ２では、先のサイクルＴ１においてＢＲ２よ
り優先度の高いＢＲ１が分岐成立となったことから、Ｂ
Ｒ１の分岐先命令（ＤＶ命令）から始まる４命令の処理
が必要となる。この４命令は未だ分岐先命令レジスタ１
４に読込まれていないので、サイクルＴ２では、以下に
述べるように上記の４命令の分岐先命令レジスタ１４へ
の読込みが行われ、実際の処理開始は次のサイクルＴ３
からとなる。

【００６２】まずサイクルＴ２では、分岐制御装置１９
内のＴ／ＮＴレジスタ３１の内容が“０１０１”となっ
ている。このため、分岐制御装置１９からはビット１
（に対応するパイプライン処理装置１６−１）を示す、
値が“０１”の分岐先アドレス制御信号Ｃ０、および論
理“１”の分岐先アドレス制御信号Ｃ１がそれぞれ出力
されている。したがってサイクルＴ２では、セレクタ１
８によって分岐先アドレスレジスタ１７−１の内容（Ｄ
Ｖ命令を指すアドレスＴＡＲ２）が選択され、このセレ
クタ１８の出力が更にセレクタ２３によって選択され
る。この結果、ＢＲ１の指定する分岐先アドレスＴＡＲ
２が、セレクタ２３から命令フェッチ装置１２に出力さ
れる。

【００６３】命令フェッチ装置１２は、セレクタ２３か
ら出力されたアドレスＴＡＲ２に従って、同アドレスＴ
ＡＲ２のＤＶ命令から始まる４命令をプログラム格納装
置１１から取出す。この命令フェッチ装置１２によって
取出されたＤＶ命令から始まる４命令は、分岐先アドレ
ス制御信号Ｃ１が“１”であることから、サイクルＴ２
の終了時に、分岐先命令レジスタ１４にロードされる。
この結果、分岐先命令レジスタ１４の内容が、サイクル
Ｔ０で分岐成立が判定されたＢＲ２の指定するＭＰ命令
から始まる４命令から、サイクルＴ１で分岐成立が判定
された（ＢＲ２より優先度が高い）ＢＲ１の指定するＤ
Ｖ命令から始まる４命令に書換えられる。

【００６４】分岐制御装置１９内のキャンセル回路３２
は、Ｔ／ＮＴレジスタ３１において、値が“１”のビッ
トの中で最も優先度の高いビットがビット０〜ビット２
の間に存在する場合、次のビット位置以降に対応するパ
イプライン処理装置１６−ｉの処理をキャンセルするた
めの制御を行う。したがってキャンセル回路３２は、本
サイクルＴ２のようにＴ／ＮＴレジスタ３１の内容が
“０１０１”の場合には、即ち値が“１”のビットの中
で最も優先度の高いビットがビット１の場合には、ビッ
ト２，ビット３に対応するパイプライン処理装置１６−
２，１６−３のＳＵＢ処理，ＢＲ２処理をキャンセルす
るために、図３からも明らかなように、論理“１”のキ
ャンセル信号ＣＡＮ２，ＣＡＮ３を出力する。この結
果、パイプライン処理装置１６−２，１６−３では、対
応する命令処理の実行結果の書込み（レジスタ、メモ
リ、条件コードなどへのライトバック）が禁止される。

【００６５】サイクルＴ２では、セレクタ制御回路２５
内のレジスタ４１のビット０の出力ＦＣ１は、サイクル
Ｔ１におけるＣ１が“１”であることから“１”とな
る。また、レジスタ４１のビット１，２の出力ＦＣ０
は、サイクルＴ１におけるＣ０が“１１”であることか
ら“１１”となる。一方、サイクルＴ２におけるＣ１，
Ｃ０は、前記したようにそれぞれ“１”，“０１”であ
る。

【００６６】セレクタ制御回路２５内の比較器４２は、
ＦＣ０とＣ０とを比較する。サイクルＴ２においてＦＣ
０とＣ０とは等しくない。この場合、比較器４２は論理
“１”の信号を出力する。この比較器４２の出力信号
は、レジスタ４１のビット０の出力ＦＣ１と共に、アン
ドゲート４３に供給される。アンドゲート４３は、比較
器４２の出力とＦＣ１とが共に“１”の場合に論理
“１”の信号を出力する。このアンドゲート４３から出
力される論理“１”の信号は、直前のサイクル（ここで
はＴ１）において、更にその前のサイクル（ここではＴ
０）で分岐成立が判明した分岐命令より優先度の高い分
岐命令で新たに分岐成立が判明したので、現サイクル
（ここではＴ２）においてその分岐先の命令から始まる
４命令が分岐先命令レジスタ１４にフェッチされるのを
待つ必要があることを示す。アンドゲート４３の出力が
“１”となると、サイクルＴ１においてＡＤＤから始ま
る４命令の処理（実行ステージＥ）が全て終了して、Ｔ
１以降、アンドゲート２４から論理“１”の終了信号Ｅ
ＮＤが出力されていても、アンドゲート４５から論理
“１”のタイミング信号ＴＭ、即ちパイプラインレディ
信号ＰＲが出力されるのが抑止される。

【００６７】（２−４）サイクルＴ３ サイクルＴ２の終了時には、ＦＣ０とＣ０とは等しくな
る。この場合、比較器４２の出力は“０”に遷移し、ア
ンドゲート４３の出力も“０”に遷移する。この結果、
アンドゲート４５のＡＮＤ条件が成立し、アンドゲート
４５から論理“１”のタイミング信号ＴＭ、即ちパイプ
ラインレディ信号ＰＲが出力される。

【００６８】アンドゲート４５から論理“１”のタイミ
ング信号ＴＭが出力されると、Ｃ１＝“１”であること
から、アンドゲート４６のＡＮＤ条件が成立し、同ゲー
ト４６から論理“１”の選択信号Ｓが出力される。

【００６９】セレクタ１５は、選択信号Ｓが“１”の場
合、分岐先命令レジスタ１４の内容を命令処理装置１６
に選択出力する。分岐先命令レジスタ１４には、サイク
ルＴ２の終了時に、ＢＲ１で指定される分岐先アドレス
ＴＡＲ２の命令ＤＶから始まる４命令が既にロードされ
ている。したがって、サイクルＴ３では、分岐先命令レ
ジスタ１４の内容がセレクタ１５によって選択されるこ
とにより、分岐先命令ＤＶから始まる４命令が命令処理
装置１６に供給される。このとき、アンドゲート４５か
らは論理“１”のタイミング信号ＴＭ、即ちパイプライ
ンレディ信号ＰＲが出力され、命令処理装置１６に供給
されている。この結果、ＤＶから始まる４命令の処理が
命令処理装置１６により開始される。命令処理装置１６
による新たな命令処理が開始されると、終了信号ＥＮＤ
は論理“０”となり、レジスタ３１，４１の内容がクリ
ヤされる。

【００７０】（３）ＢＲ１およびＢＲ２が共に分岐不成
立の場合 （３−１）サイクルＴ０ まず、サイクルＴ０では、前記した（１）の場合と同様
なＡＤＤ，ＳＵＢ，ＢＲ２の処理が行われる。但し、こ
こではＢＲ２は分岐不成立となるため、サイクルＴ０の
終了時の分岐制御装置１９内Ｔ／ＮＴレジスタ３１の内
容は“００００”となる。

【００７１】（３−２）サイクルＴ１ サイクルＴ１では、命令処理装置１６のパイプライン処
理装置１６−１においてＢＲ１の処理が行われる。ここ
では、ＢＲ１は分岐不成立であるため、パイプライン処
理装置１６−１から出力される分岐成立／不成立信号Ｔ
／ＮＴ１は“０”のままである。

【００７２】一方、分岐制御装置１９においては、Ｔ／
ＮＴレジスタ３１にラッチされている値“００００”に
従ってＢＲ２命令の次の命令からの４命令の先読みを行
うための制御が行われる。即ち分岐制御装置１９（内の
ＯＲゲート３４）は、Ｔ／ＮＴレジスタ３１の出力“０
０００”のＯＲをとり、論理“０”のＯＲ信号を分岐先
アドレス制御信号Ｃ１としてセレクタ２２，２３に出力
する。セレクタ２３は、この論理“０”の分岐先アドレ
ス制御信号Ｃ１に応じ、インクリメンタ２１の出力、即
ちプログラムカウンタ２０の内容に４命令分の所定増分
が加算されたアドレス（ＢＲ２命令の次の命令のアドレ
ス）を命令フェッチ装置１２に選択出力する。命令フェ
ッチ装置１２は、セレクタ２３から選択出力されたアド
レス（次命令アドレス）に従い、同アドレスの命令（Ｂ
Ｒ２の次の命令）から始まる４命令をプログラム格納装
置１１から先読みする。この先読みされた４命令は、分
岐先アドレス制御信号Ｃ１が“０”であることから、サ
イクルＴ１の終了時に、命令レジスタ１３にロードされ
る。

【００７３】なお、サイクルＴ１の終了時における分岐
成立／不成立信号Ｔ／ＮＴ０〜Ｔ／ＮＴ３はサイクルＴ
０の終了時と同様に“００００”である。したがって、
分岐制御装置１９内のＴ／ＮＴレジスタ３１の内容も、
“００００”のままである。

【００７４】（３−３）サイクルＴ２ 上記のサイクルＴ１でＡＤＤから始まる４命令の処理
（実行ステージＥ）は全て終了し、終了信号ＥＮＤが
“１”となる。これにより、サイクルＴ１の終了時に
は、プログラムカウンタ２０のロード動作が許可され
る。このとき、分岐制御装置１９内のＴ／ＮＴレジスタ
３１の内容が“００００”であることから、分岐制御装
置１９から出力される分岐先アドレス制御信号Ｃ１は
“０”である。したがって、セレクタ２２から、インク
リメンタ２１の出力、即ちＢＲ２命令の次の命令のアド
レスが選択され、同アドレスがプログラムカウンタ２０
にロードされる。

【００７５】サイクルＴ２では、セレクタ制御回路２５
内のレジスタ４１のビット０の出力ＦＣ１は、サイクル
Ｔ１におけるＣ１が“０”であることから“０”であ
る。このとき終了信号ＥＮＤは“１”である。したがっ
てサイクルＴ２では、アンドゲート４５から論理“１”
のタイミング信号ＴＭが出力される。

【００７６】アンドゲート４６から出力されるタイミン
グ信号ＴＭは、分岐先アドレス制御信号Ｃ１と共に、ア
ンドゲート４６に供給される。アンドゲート４６は、信
号Ｃ１が“０”であることから、タイミング信号ＴＭに
無関係に論理“０”の選択信号Ｓの出力を続ける。この
結果、セレクタ１５は命令レジスタ１３の内容を命令処
理装置１６に選択出力する。命令レジスタ１３には、先
のサイクルＴ１の終了時に、ＢＲ２の次の命令から始ま
る４命令が既にロードされている。したがって、アンド
ゲート４５から出力される論理“１”のタイミング信号
ＴＭがパイプラインレディ信号ＰＲとして命令処理装置
１６（内のパイプライン処理装置１６−０〜１６−３）
に導かれることにより、命令フェッチ装置１２によって
先読みされたＢＲ２の次の命令から始まる４命令の処理
が、命令処理装置１６において開始される。

【００７７】以上の第１実施例に係る並列演算処理装置
では、命令処理装置１６で並列処理される４命令が１つ
の処理単位であり、４命令が全て実行終了するまでは次
の４命令の処理は開始されないものとして説明したが、
これに限るものではない。例えば、４命令全てが実行ス
テージＥに入り、デコードステージＤが全てレディ状態
となれば、後続の４命令の処理を開始させることも可能
である。このような並列演算処理装置の実施例につい
て、添付図面を参照して説明する。図９は本発明の第２
実施例に係る並列演算処理装置のブロック構成を示す。

【００７８】図９の構成では、命令フェッチ装置１２に
よって取出された４命令を保持するための唯一の命令レ
ジスタ（ＩＲ）５３が、図１の２つのレジスタ１３，１
４に代えて設けられる。命令レジスタ５３の出力は、同
レジスタ５３から供給される４命令を並列に処理する命
令処理装置５６に接続される。命令処理装置５６は、デ
コードステージＤ、実行ステージＥおよび書込みステー
ジＷの３ステージにより命令処理を行うパイプライン処
理装置５６−０〜５６−３により構成される。

【００７９】命令処理装置５６は、デコードステージＤ
がレディ状態となれば、処理中の４命令の終了を待たな
くても、命令レジスタ５３から供給される新たな４命令
の処理をパイプライン式に実行する。この点で、命令処
理装置５６は図１の命令処理装置１６と異なり、図１の
並列演算処理装置に比べて一層の高速処理が可能とな
る。

【００８０】パイプライン処理装置５６−０〜５６−３
の実行ステージＥで分岐命令が実行された場合に生成さ
れる分岐先アドレスは、分岐先アドレスレジスタ１７−
０〜１７−３に供給される。また、パイプライン処理装
置５６−０〜５６−３では、分岐命令の実行過程で分岐
成立を判定した場合、論理“１”のアクティブな分岐成
立／不成立信号Ｔ／ＮＴ０〜Ｔ／ＮＴ３を出力する。こ
の分岐成立／不成立信号Ｔ／ＮＴ０〜Ｔ／ＮＴ３は、分
岐制御装置５９に供給される。

【００８１】分岐制御装置５９は、パイプライン処理装
置５６−０〜５６−３から出力される分岐成立／不成立
信号Ｔ／ＮＴ０〜Ｔ／ＮＴ３の状態を記憶し、その記憶
内容をもとに、２ビットの分岐先アドレス制御信号Ｃ
０、１ビットの分岐先アドレス制御信号Ｃ１、および６
つの１ビットキャンセル信号ＣＡＮ０E ，ＣＡＮ０D 〜
ＣＡＮ３E ，ＣＡＮ３D を生成する。キャンセル信号Ｃ
ＡＮ０E 〜ＣＡＮ３E は、パイプライン処理装置１６−
０〜１６−３の実行ステージＥの結果をキャンセル（無
効化）するのに用いられる。また、キャンセル信号ＣＡ
Ｎ０D 〜ＣＡＮ３D は、パイプライン処理装置１６−０
〜１６−３のデコードステージＤの結果をキャンセル
（無効化）するのに用いられる。

【００８２】上記した分岐制御装置５９の内部構成を図
１０に示す。図から明らかなように、分岐制御装置５９
が図１の分岐制御装置１９と異なる点は、キャンセル回
路３２に代えて、キャンセル信号ＣＡＮ０E ，ＣＡＮ０
D 〜ＣＡＮ３E ，ＣＡＮ３Dを生成するキャンセル回路
６２が設けられていることである。キャンセル回路６２
は例えばデコーダにより構成されており、その入力（Ｔ
／ＮＴレジスタ３１の出力）と出力（キャンセル信号Ｃ
ＡＮ０E，ＣＡＮ０D 〜ＣＡＮ３E ，ＣＡＮ３D ）との
関係は、図１１に示す通りである。この図１１は、Ｔ／
ＮＴレジスタ３１の出力中に値が“１”のビットが存在
した場合に、値が“１”のビットの中で最も優先度の高
いビットの位置より後のビット位置に対応するパイプラ
イン処理装置５６−ｉの実行ステージＥをキャンセルす
るためのキャンセル信号ＣＡＮｉE が論理“１”に設定
され、更に全てのパイプライン処理装置５６−０〜５６
−３のデコードステージＤをキャンセルするためのキャ
ンセル信号ＣＡＮ０D 〜ＣＡＮ３D が論理“１”に設定
されることを示す。

【００８３】さて、図９の並列演算処理装置には、命令
レジスタ５３のロード制御を司るアンドゲート５５が設
けられる。アンドゲート５５は、図示せぬパイプライン
制御装置から出力されるデコードステージ・インバリッ
ド信号ＤＳＩＶとシステムクロック信号ＣＬＫとを入力
し、ＡＮＤ条件成立時に命令レジスタ５３のロード動作
を許可する。上記信号ＤＳＩＶは、パイプライン処理装
置５６−０〜５６−３のデコードステージＤが全てレデ
ィ状態にある場合に論理“１”に設定される。

【００８４】上記の構成では、パイプライン処理装置５
６−０〜５６−３のデコードステージＤが全てレディ状
態にあるならば、即ちデコードステージ・インバリッド
信号ＤＳＩＶが論理“１”であるならば、アンドゲート
５５はシステムクロック信号ＣＬＫのタイミングで命令
レジスタ５３のロード動作を許可する。この結果、命令
フェッチ装置１２によってプログラム格納装置１１から
先読みされた４命令は、パイプライン処理装置５６−０
〜５６−３の実行ステージＥ以降に処理中の命令が存在
したとしても、命令レジスタ５３にロードされる。命令
レジスタ５３にロードされた４命令は、そのまま命令処
理装置５６に供給され、パイプライン処理装置５６−０
〜５６−３のデコードステージＤでの処理対象となる。
なお、命令フェッチ装置１２の動作は、図１の構成の場
合と同様である。

【００８５】さて、分岐制御装置５９は、Ｔ／ＮＴレジ
スタ３１の４ビット出力に応じて２ビット分岐先アドレ
ス制御信号Ｃ０および１ビット分岐先アドレス制御信号
Ｃ１を生成する。また分岐制御装置５９は、図１０のキ
ャンセル回路６２により、Ｔ／ＮＴレジスタ３１の４ビ
ット出力に応じてキャンセル信号ＣＡＮ０E 〜ＣＡＮ３
E ，キャンセル信号ＣＡＮ０D 〜ＣＡＮ３Dを生成す
る。

【００８６】ここで、前記第１実施例における（２）の
例のように、サイクルＴ０でＢＲ２の分岐成立が判明
し、サイクルＴ１でＢＲ１の分岐成立が判明したものと
する。この場合、サイクルＴ１では、Ｔ／ＮＴレジスタ
３１の４ビット出力は“０００１”であり、分岐先アド
レス制御信号Ｃ０は“１１”、分岐先アドレス制御信号
Ｃ１は“１”となる。

【００８７】したがってサイクルＴ１では、分岐先アド
レスレジスタ１７−３の内容（分岐先アドレスＴＡＲ
１）がセレクタ１８によって選択され、更にセレクタ２
３によって選択されて命令フェッチ装置１２に供給され
る。命令フェッチ装置１２は、このセレクタ２３によっ
て選択出力された分岐先アドレスＴＡＲ１のＭＰ命令か
ら始まる４命令をプログラム格納装置１１から先読み
し、命令レジスタ５３に出力する。これにより、もしサ
イクルＴ１においてパイプライン処理装置５６−０〜５
６−３のデコードステージＤがレディ状態にあれば、即
ちＤＳＩＶ＝１であれば、ＭＰ命令から始まる４命令
（分岐先の４命令）がサイクルＴ１の終了時に命令レジ
スタ５３にロードされる。この命令レジスタ５３にロー
ドされた４命令は命令処理装置５６に供給され、次のサ
イクルＴ２におけるデコードステージＤでの処理対象と
なる。

【００８８】さて、サイクルＴ１でＢＲ１の分岐成立が
判明すると、次のサイクルＴ２では、Ｔ／ＮＴレジスタ
３１の４ビット出力は“０１０１”、分岐先アドレス制
御信号Ｃ０は“０１”となる。一方、分岐先アドレス制
御信号Ｃ１は“１”のままである。

【００８９】したがってサイクルＴ２では、分岐先アド
レスレジスタ１７−１の内容（分岐先アドレスＴＡＲ
２）がセレクタ１８によって選択され、更にセレクタ２
３によって選択されて命令フェッチ装置１２に供給され
る。命令フェッチ装置１２は、このセレクタ２３によっ
て選択出力された分岐先アドレスＴＡＲ２のＤＶ命令か
ら始まる４命令をプログラム格納装置１１から取出し、
命令レジスタ５３に出力する。

【００９０】分岐制御装置５９内のキャンセル回路６２
は、Ｔ／ＮＴレジスタ３１の出力が“０１０１”となる
サイクルＴ２では、図１１から明らかなように、ビット
１より後のビット２，ビット３に対応するパイプライン
処理装置１６−２，１６−３の実行ステージＥをキャン
セルするための論理“１”のキャンセル信号ＣＡＮ２E
，ＣＡＮ３E と、全てのパイプライン処理装置１６−
０〜１６−３のデコードステージＤをキャンセルするた
めの論理“１”のキャンセル信号ＣＡＮ０D 〜ＣＡＮ３
D を出力する。これによりサイクルＴ２では、分岐が成
立した２つの分岐命令ＢＲ１，ＢＲ２の中で優先度が高
いＢＲ１より後の命令ＳＵＢおよびＢＲ２の実行ステー
ジＥがキャンセルされる。同時に、ＢＲ１より低い優先
度のＢＲ２の分岐成立判定に伴って、先のサイクルＴ１
で先読みされた分岐先アドレスＴＡＲ１のＭＰ命令から
始まる４命令のデコードステージＤがキャンセルされ
る。

【００９１】さてサイクルＴ２の終了時には、サイクル
Ｔ２において命令フェッチ装置１２によってプログラム
格納装置１１から取出された、ＢＲ１の指定する分岐先
のＤＶ命令から始まる４命令が、命令レジスタ５３にロ
ードされる。この命令レジスタ５３にロードされた４命
令は命令処理装置５６に供給される。これにより、次の
サイクルＴ３では、ＤＶ命令から始まる４命令の処理が
開始される。

【００９２】以上、本明細書および図面で詳細に示した
実施例は本発明を限定するものではない。本発明の主旨
および特許請求の範囲内での種々の変形は本発明の範囲
内である。

【００９３】

【発明の効果】以上詳述したように本発明によれば、複
数の命令を並列に実行する並列演算処理装置に、少なく
とも１つの分岐命令を含む複数の命令が並列に実行され
た場合に、最も早く分岐成立が判明した分岐命令のう
ち、最も優先度の高い分岐命令で指定される分岐先の命
令から始まる複数の命令を次に実行すべき命令列として
先読みする先読み手段と、分岐成立が判明した分岐命令
の中で最も優先度の高い分岐命令より後の命令の実行を
キャンセルするキャンセル手段とを設けた構成とするこ
とにより、特に後から分岐判定が行われた分岐命令が存
在し、その分岐命令が分岐不成立となった場合、或いは
分岐成立となってもその分岐命令の優先度が低い場合に
は、先読みしておいた命令列により条件成立時の分岐処
理を高速に行うことができる。また、先読みが無駄とな
った場合でも、２つ以上の分岐命令を含む複数の命令を
並列に実行するのを許すことから、従来に比べれば高速
処理が可能となる。また、２つ以上の分岐命令を含む複
数の命令を並列に実行しても、分岐成立が判明した分岐
命令のうち、最も優先度の高い分岐命令より後の命令の
実行がキャンセルされるので、不要な命令処理を簡単に
且つ正しくキャンセルできる。

【図面の簡単な説明】

【図１】本発明の第１実施例に係る並列演算処理装置の
ブロック構成図。

【図２】図１に示す分岐制御装置１９の内部構成を示す
図。

【図３】図２に示すキャンセル回路３２の入力と出力の
関係を示す図。

【図４】図１に示すセレクタ制御回路２５の内部構成を
示す図。

【図５】同実施例における命令実行順の一例を示す図。

【図６】図５に示す命令の実行で、ＢＲ１命令の分岐が
不成立でＢＲ２命令の分岐が成立した場合の装置内各部
の各サイクル毎の状態を説明するための図。

【図７】図５に示す命令の実行で、ＢＲ１命令の分岐が
成立した場合の装置内各部の各サイクル毎の状態を説明
するための図。

【図８】図５に示す命令の実行で、ＢＲ１およびＢＲ２
命令の分岐が共に不成立となった場合の装置内各部の各
サイクル毎の状態を説明するための図。

【図９】本発明の第２実施例に係る並列演算処理装置の
ブロック構成図。

【図１０】図９に示す分岐制御装置５９の内部構成を示
す図。

【図１１】図１０に示すキャンセル回路６２の入力と出
力の関係を示す図。

【図１２】分岐命令を含むプログラムの一例を示す図。

【符号の説明】

１１…プログラム格納装置、１２…命令フェッチ装置
（先読み手段）、１３，５３…命令レジスタ（ＩＲ）、
１４…分岐先命令レジスタ（ＢＲＩＲ）、１５，１８，
２２，２３…セレクタ（ＳＥＬ）、１６，５６…命令処
理装置、１６−０〜１６−３，５６−０〜５６−３…パ
イプライン処理装置（処理ユニット）、１７−０〜１７
−３…分岐先アドレスレジスタ（ＢＲＴ０〜ＢＲＴ
３）、１９，５９…分岐制御装置、２０…プログラムカ
ウンタ（ＰＣ）、２１…インクリメンタ（ＩＮＣ）、２
５…セレクタ制御回路、３１…Ｔ／ＮＴレジスタ（分岐
判定結果保持手段）、３２，６２…キャンセル回路、３
３…優先度エンコーダ（第１の検出手段）、３４…オア
ゲート（ＯＲ、第２の検出手段）、４２…比較器（ＣＭ
Ｐ）。

Claims (7)

【特許請求の範囲】
1. 【請求項１】 複数の命令を並列に実行するために同数
   の処理ユニットを有する命令処理装置と、 前記命令処理装置で少なくとも１つの分岐命令を含む複
   数の命令が並列に実行された場合に、最も早く分岐成立
   が判明した分岐命令のうち、プログラム上の並び順で決
   定される最も優先度の高い分岐命令で指定される分岐先
   の命令から始まる複数の命令を次に実行すべき命令列と
   して先読みする先読み手段と、 分岐成立が判明した分岐命令のうち、最も優先度の高い
   分岐命令より後の命令の実行をキャンセルするキャンセ
   ル手段とを具備することを特徴とする並列演算処理装
   置。
2. 【請求項２】 前記先読み手段は、後から分岐成立が判
   明した分岐命令の中に、先に分岐成立が判明した分岐命
   令より優先度の高い分岐命令が存在する場合、この優先
   度の高い分岐命令で指定される分岐先の命令から始まる
   複数の命令を次に実行すべき命令列として、再度先読み
   することを特徴とする請求項１記載の並列演算処理装
   置。
3. 【請求項３】 前記各処理ユニットで分岐命令の処理が
   行われた場合に、その分岐判定の結果を、各処理ユニッ
   トに対応して保持するための分岐判定結果保持手段と、 前記分岐判定結果保持手段の保持内容をもとに、分岐成
   立が判明した分岐命令の中で最も優先度の高い分岐命令
   を処理した処理ユニットを検出する第１の検出手段と、 前記分岐判定結果保持手段の保持内容をもとに、分岐成
   立が判明した分岐命令が存在するか否かを検出する第２
   の検出手段と、 前記第２の検出手段の検出結果により分岐成立が判明し
   た分岐命令が存在することが示されている場合には、前
   記第１の検出手段の検出結果によって示される処理ユニ
   ットでの分岐命令処理で生成された分岐先アドレスを選
   択し、前記第２の検出手段の検出結果により分岐成立が
   判明した分岐命令が存在しないことが示されている場合
   には、実行中の複数の命令の次の命令を指定する次命令
   アドレスを選択するアドレス選択手段とを更に備え、 前記先読み手段は、前記アドレス選択手段によって選択
   されたアドレスをもとに次に実行すべき命令列の先読み
   を行うことを特徴とする請求項２記載の並列演算処理装
   置。
4. 【請求項４】 前記キャンセル手段は、前記分岐判定結
   果保持手段の保持内容をもとに、分岐成立が判明した分
   岐命令の中で最も優先度の高い分岐命令を検出し、その
   検出した分岐命令より後の命令の実行をキャンセルする
   ためのキャンセル信号を生成して、対応する処理ユニッ
   トに供給することを特徴とする請求項３記載の並列演算
   処理装置。
5. 【請求項５】 前記第１の検出手段が、前記分岐判定結
   果保持手段に前記各処理ユニット毎に保持される各分岐
   判定結果を入力し、分岐成立を示す分岐判定結果の中で
   最も優先度の高い分岐命令の分岐判定結果の保持位置か
   ら、対応する処理ユニットを指定するための位置情報を
   生成する優先度エンコーダにより構成されていることを
   特徴とする請求項３記載の並列演算処理装置。
6. 【請求項６】 前記第２の検出手段が、前記分岐判定結
   果保持手段に前記各処理ユニット毎に保持される各分岐
   判定結果をオアするオア手段により構成され、前記キャ
   ンセル手段が前記分岐判定結果保持手段に前記各処理ユ
   ニット毎に保持される各分岐判定結果を入力し、分岐成
   立を示す分岐判定結果の中で最も優先度の高い分岐命令
   の分岐判定結果の保持位置をもとに、分岐成立が判明し
   た分岐命令の中で最も優先度の高い分岐命令より後の命
   令の実行をキャンセルするためのキャンセル信号を生成
   するデコーダにより構成されていることを特徴とする請
   求項５記載の並列演算処理装置。
7. 【請求項７】 前記アドレス選択手段は、前記優先度エ
   ンコーダから出力される位置情報に応じ、同情報で示さ
   れる処理ユニットでの分岐命令処理で生成された分岐先
   アドレスを選択する第１の選択手段と、この第１の選択
   手段によって選択された分岐先アドレスおよび実行中の
   複数の命令の次の命令を指定する次命令アドレスのうち
   のいずれか一方を、前記オア手段のオア結果に応じて選
   択する第２の選択手段とを備え、前記第２の選択手段に
   よって選択されたアドレスを前記先読み手段に供給する
   ようにしたことを特徴とする請求項６記載の並列演算処
   理装置。