DE2451982A1 - Signalverarbeitungseinrichtung, insbesondere fuer digitale datenverarbeitungssysteme - Google Patents

Signalverarbeitungseinrichtung, insbesondere fuer digitale datenverarbeitungssysteme

Info

Publication number
DE2451982A1
DE2451982A1 DE19742451982 DE2451982A DE2451982A1 DE 2451982 A1 DE2451982 A1 DE 2451982A1 DE 19742451982 DE19742451982 DE 19742451982 DE 2451982 A DE2451982 A DE 2451982A DE 2451982 A1 DE2451982 A1 DE 2451982A1
Authority
DE
Germany
Prior art keywords
signal processing
memory
data
digital word
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19742451982
Other languages
English (en)
Other versions
DE2451982C2 (de
Inventor
Gerald Norris Shapiro
Herbert Stanley Sobel
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Raytheon Co
Original Assignee
Raytheon Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Raytheon Co filed Critical Raytheon Co
Publication of DE2451982A1 publication Critical patent/DE2451982A1/de
Application granted granted Critical
Publication of DE2451982C2 publication Critical patent/DE2451982C2/de
Granted legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F17/00—Digital computing or data processing equipment or methods, specially adapted for specific functions
    • G06F17/10—Complex mathematical operations
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B19/00—Programme-control systems
    • G05B19/02—Programme-control systems electric
    • G05B19/18—Numerical control [NC], i.e. automatically operating machines, in particular machine tools, e.g. in a manufacturing environment, so as to execute positioning, movement or co-ordinated operations by means of programme data in numerical form
    • G05B19/414—Structure of the control system, e.g. common controller or multiprocessor systems, interface to servo, programmable interface controller
    • G05B19/4147—Structure of the control system, e.g. common controller or multiprocessor systems, interface to servo, programmable interface controller characterised by using a programmable interface controller [PIC]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
    • G06F9/3867—Concurrent instruction execution, e.g. pipeline or look ahead using instruction pipelines

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Software Systems (AREA)
  • Data Mining & Analysis (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Pure & Applied Mathematics (AREA)
  • Mathematical Analysis (AREA)
  • Mathematical Optimization (AREA)
  • Computational Mathematics (AREA)
  • Algebra (AREA)
  • Databases & Information Systems (AREA)
  • Human Computer Interaction (AREA)
  • Manufacturing & Machinery (AREA)
  • Automation & Control Theory (AREA)
  • Complex Calculations (AREA)
  • Advance Control (AREA)

Description

PATENTANWÄLTE
DR.-PHIL. G. NICXÜL· DK.-INC. J. DORNER
8 MÜNCHEN 15
iANnWFHRSTR. 35 - POSTFACH 104
TfL. ((11 m 55 iV!Q
München, den 29. Oktober 1972* Anwaltsaktenz.: 27 - Pat. 97
Haytheon Company, 141 Spring Street, Lexington, Mass. 02173, Vereinigte Staaten von Amerika
Signalverarbeitungseinrichtung, insbesondere für digitale Datenverarbeitungssysteme .
Die Erfindung bezieht sich auf digitale Datenverarbeitungssysteme der sogenannten Pipelinebauart und insbesondere auf eine programmierbare "Pipeline"-Signalverarbeitungseinrichtung, welche in Radar- und/oder Schallortungssystemen verwendbar ist, um Aufgaben der Echtzeit-Signalverarbeitung in einem weiten Bereich zu übernehmen.
Bekanntermaßen sind in den letzten Jahren große Radaranlagen entwickelt worden, bei welchen vielerlei Aufgaben unter Verwendung digitaler Echtzeit-Datenverarbeitungstechniken zu erfüllen sind. Die digitale Datenverarbeitung umfaßt in solchen Systemen die Untersuchung einer großen Menge von Daten. Bei der Durchführung der Analyse der Daten muß eine digitale Datenverarbeitungseinrichtung eine Anzahl von Funktionen erfüllen können, beispielsweise eine Impulskompression durch Konvalutionsverfahren oder durch diskrete rasche Fouriertransformation, eine Doppler-bignalverarbeitung, eine Radaranzeige mit FestZeichenunterdrückung, eine Aufrechterhaltung einer konstanten mittleren Falschalarmquote oder eine Einstellung der Ausrichtung im Monopulsverfahren,
509819/1036
Bekannte digitale Signalverarbeitungseinriehtungen beinhalten oft den Aufbau eines Vielzweckrechners. Die Daten werden in ein Hauptspeicherwerk eingegeben, an welches sich eine Recheneinheit anschließt, um die verschiedenen Rechnungen mit den Daten durchzuführen. Jeder Rechenschritt (d. h. Addition oder Subtraktion) wird durch gesonderte Befehle gesteuert. Eine Folge von Befehlen für irgend eine Gruppe von Rechenschritten, beispielsweise für diejenigen Rechenschritte, die zur Durchführung einer bestimmten Transformation erforderlich sind, bildet ein Unterprogramm oder eine Subroutine und eine bestimmte Folge solcher Unterprogramme entspricht einem Signalverarbeitungsvorgang oder einer Signalverarbeitungsfunktion. Während dieser Aufbau keine besondere apparative Ausbildung oder Verdrahtung erfordert, ist zu beachten, daß ausreichende Rechenzeit zur Verfügung stehen muß, so daß die Zeitintervalle zwischen aufeinanderfolgenden Datengruppen notwendig so lange sein muß, daß in der Zwischenzeit alle erforderlichen Rechnungen durchgeführt werden können.
Eine andere Anlage enthält hintereinander angeordnete "Pipeline"-Signalverarbeitungseinheiten. Jede dieser Einheiten ist so konstruiert, daß sie nur eine bestimmte aus einer Vielzahl von Signalverarbeitungsfunktionen durchführen kann. Das bedeutet, der Aufbau der Rechenelemente und Speicherelemente innerhalb jeder Signalverarbeitungseinheit ist speziell auf die zu erfüllende Aufgabe oder auf die Signalverarbeitungsfunktion, welohe in dieser Einheit durchzuführen ist, zugeschnitten. Jede Signalverarbeitungseinheit führt Rechnungen entsprechend ihrer Verdrahtung durch und gibt dann das Ergebnis an die nächstfolgende, in besonderer Weise für den durchzuführenden Rechensohritt ausgebildete, verdrahtete Signalverarbeitungseinheit weiter. Zwar ist dieser Aufbau einer Signalverarbeitungseinrichtung bezüglich der Arbeitsgeschwindigkeit im allgemeinen nicht begrenzt, da jede Einheit eine verhältnismäßig hohe Datenverarbeitungsgeschwindigkeit aufweisen kann, doch ist eine solche Anlage bezüglich der Ausnutzung der apparativen Einrichtungen sehr unwirtschaftlich. Da nämlich jede Signalverarbeitungseinheit in hohem Maße speziali-
609819/1036
siert ist und einen besonderen Aufbau besitzt, sind für jede praktische Verwendung sehr viele unterschiedliche Signalverarbeitungseinheiten erforderlich, welche jeweils unterschiedlichen Aufbau besitzen. Fenn daher eine Signalverarbeitungsfunktion geändert werden muß, so ist hierfür eine vollständig neue Signalverarbeitungseinheit erforderlich. Außerdem macht jedwede Änderung im Aufbau einer Signalverarbeitungseinheit auch bestimmte Änderungen im Aufbau der anderen Signalverarbeitungseinheiten erforderlich, beispielsweise dann, wenn eine Änderung der Reihenfolge der Datenverarbeitungsfunktionen oder Datenverarbeitungsschritte erwünscht ist.
Eine bekannte Signalverarbeitungsanlage enthält eine "Pipeline"-Recheneinheit, welche so ausgebildet ist, daß die eine Signalverarbeitung vornehmenden Elemente innerhalb der Einheit in einer auswählbaren Konfiguration aus einer Vielzahl möglicher Schaltungskonfigurationen verbunden werden können, wobei die jeweilige Schaltungskonfiguration durch ein Steuersignal entsprechend einem gespeicherten Programm gewählt wird. Nachdem eine besimmte Schaltungskonfiguration ausgewählt worden ist, werden die Daten, die in der gewünschten Weise zu verarbeiten sind, der Reihe nach durch die verschiedenen Datenverarbeitungselemente geführt. Nach Vollendung dieses Vorganges kann die Recheneinheit in Abhängigkeit von einem anderen Steuersignal umgeschaltet oder umgebaut werden, so daß eine neue Konfiguration erhalten wird, die zur Datenverarbeitung in einem neuen Datenverarbeitungsvorgang erforderlich ist. Zwar sind in einer solchen Datenverarbeitungseinrichtung viele Nachteile der zuvor betrachteten Einrichtungen vermieden, doch ist es in manchen Anwendungsfällen, beispielsweise bei der Echtzeit-Datenverarbeitung, nicht vorteilhaft, daß die Recheneinheit für alle darin gleichzeitig verarbeiteten Daten auf eine bestimmte, ausgewählte Schaltungskonfiguration festgelegt ist. Dies beruht darauf, daß die Recheneinheit in der bekannten "Pipeline"-Signalverarbeitungseinriohtung einen SignalverarbeitungsVorgang vollständig ausführen muß, bevor die Recheneinheit für einen davon verschiedenen Vor-
_ 1X _
gang umgebaut werden kann, obwohl ein Teil der Daten, welche zu dem zweiten Datenverarbeitungsvorgang gehören, bereits zur Verarbeitung in der Recheneinheit verfügbar ist, während noch der letzte Teil der zu dem ersten Datenverarbeitungsvorgang gehörenden Daten in der Recheneinheit verarbeitet wird.
Durch die Erfindung soll die Aufgabe gelöst werden, eine Signalverarbeitungseinrichtung, insbesondere für digitale üatenverarbeitungssysteme, so auszubilden, daß eine Vielzahl von Echtzeit-Signalverarbeitungsfunktionen mit größerer Geschwindigkeit, bei größerer Flexibilität der Rechenanlage durchgeführt werden kann.
Diese Aufgabe wird erfindungsgemäß gelöst durch eine Recheneinheit mit mehreren, in Reihe geschalteten Signalverarbeitungsstufen sowie durch eine Steuervorrichtung mit einer entsprechenden Anzahl von in Reihe geschalteten Steuerstufen, welche jeweils mit einer zugehörigen der Signalverarbeitungsstufen verbunden
sind .
Im einzelnen enthält also die Signalverarbeitungseinrichtung eine programmierbare Rechen-Steuervorrichtung und eine "Pipeline"· Recheneinheit, welche von der Steuervorrichtung entsprechend gesteuert wird. Die Recheneinheit enthält eine Anzahl in Serie geschalteter Signalverarbeitungsstufen und die Steuervorrichtung weist eine entsprechende Anzahl in Serie geschalteter Steuerstufen auf, welche jeweils mit einer zugehörigen Signalverarbeitungsstufe gekoppelt sind. Jede der Signalverarbeitungsstufen läßt digitale Daten, welche der betreffenden Signalverarbeitungsstufe zugeführt werden, in Übereinstimmung mit einem Steuerbefehl durchlaufen, welche der betreffenden Signalverarbeitungsstufe von der Rechen-Steuereinheit zugeführt werden. Während die Daten durch die einzelnen Stufen der Recheneinheit geführt werden, läuft der Steuerbefehl, welcher zu diesen Daten gehört, durch die entsprechenden Steuerstufen der Steuervorrichtung, so daß der Steuerbefehl gleichsam den zugehörigen Daten auf dem Weg durch die Signalverarbeitungseinrichtung folgt.
S09819/1Q38
Im übrigen bilden zweckmäßige Ausgestaltungen und Weiterbildungen Gegenstand der anliegenden Ansprüche, auf welche zur Vereinfachung und Verkürzung der Beschreibung hiermit ausdrücklich hingewiesen wird.
Nachfolgend werden Ausführungsformen beispielsweise anhand der anliegenden Zeichnung näher erläutert. Es stellen dar:
Figur 1 ein Blockschaltbild einer Signalverarbeitungseinrichtung,
Figur 2 ein Blockschaltbild einer Ausführungsform eines Daten-Speicheradressengenerators für die Signalverarbeitungseinrichtung nach Figur 1,
Figur 3 ein Blockschaltbild eines Makro-Steuerbefehlsgenerators für die Signalverarbeitungseinrichtung nach Figur 1,
Figur k eine Tabelle von Befehlen, welche in dem Makro-Steuerbefehlsspeicher des Makro-Steuerbefehlsgenerators nach Figur 3 gespeichert sind,
Figur 5 ein Blockschaltbild der Programmsteuervorrichtung für die Signalverarbeitungseinrichtung nach Figur i,
Figuren Blockschaltbilder zur Erläuterung des Aufbaus der Dekodierung- und Auswahleinrichtungen in
Stufe 1, der Dekodierungs- und Auswahleinrichtungen in Stufe 2 und der Dekodierungs- und Auswahleinrichtungen in Stufe 3 für die Signalverarbeitungseinrichtung nach Figur 1 bei Zugrundelegung verschiedener Makro-Steuerbefehl snummern,
Figur 7 einen Datenflußplan für einen 32-Punkt-Algorithmus zur schnellen Fouriertransformation,
Figur 8 eine Tabelle von Steuerbefehlen, welche in
dem Steuerbefehlsspeicher der Signalverarbei-
609819/10-3 θ
tungseinrichtung nach Figur 1 gespeichert sind und welche dem 32-Punkt-Algorithmus entsprechend dem Datenflußplan nach Figur 7 entsprechen,
Figuren Tabellen, aus welchen die Zustände der verschiedenen Schaltungselemente der Signalverarbeitungseinrichtung gemäß Figur 1 ersichtlich sind, während diese Einrichtung die 32-Punkt-Fouriertransformation durchführt,
Figur 17 einen Datenflußplan für den Rechenvorgang bei Verwendung der Signalverarbeitungseinrichtung in einer Radaranlage mit Festzeichenunterdrückung und
Figur 18 eine Tabelle von Befehlen, welche in dem Steuerbefehlsspeicher der Signalverarbeitungseinrichtung nach Figur 1 gespeichert sind, wenn diese Einrichtung in einer Radaranlage mit Festzeichenunterdrückung gemäß Figur 17 verwendet wird.
Allgemeiner Aufbau
Betrachtet man Figur 1, so erkennt man, daß eine mit 9 bezeichnete Signalverarbeitungseinrichtung einen Steuerbefehlsspeicher K), eine programmierbare Rechen-Steuervorrichtung 12, eine "Pipeline"-Recheneinheit Ik, einen Adressengenerator 16, ein Datenspeicherwerk 11A" 18, ein Datenspeicherwerk "B" 20 und einen Koeffizientenspeicher 22 enthält, die in der aus Figur 1 ersichtlichen Weise zusammengeschaltet sind und, wie nachfolgend beschrieben, so ausgebildet sind, daß sie Signalverarbeitungsaufgaben entsprechend einem bestimmten Repertoire erfüllen können.
Der Steuerbefehlsspeicher 10 enthält hier einen Kernspeicher, eine Adressierschaltung und Leseeinrichtungen, wobei Einzelheiten nicht angegeben sind, da der Speicher in bekannter Weise so aufgebaut und ausgebildet sein kann, daß ein bestimmtes Re-
609819/103Ö
pertoir von Signalverarbeitungsfunktionen,beispielsweise Radar-Signalverarbeitung für die Festzeichenunterdrückung, rasche Fouriertransformation usw., gespeichert werden kann. Jede der auszuführenden Si'gnalverarbeitungsf unktionen ist in einer Gruppe von gespeicherten Digitalwörtern oder digitalen Befehlssignalen festgehalten. Jedes der digitalen Wörter enthält ein Programmsteuerfeld, ein Makro-Steuerbefehlsfeld, ein Adressenfeld für das Datenspeicherwerk "A", ein Adreseenfeld für das Datenspeicherwerk "B" und ein Adressenfeld für den Koeffizientenspeicher.
Programmierbare Reohen-Steuervorrichtung
Die programmierbare Rechen-Steuervorrichtung 12 enthält eine Programmsteuereinrichtung 24, deren Einzelheiten später anhand von Figur 5 angegeben werden und welche von dem Programmsteuerfeld eines adressierten oder ausgewählten der gespeicherten Digitalwörter angesteuert wird. Die Programmsteuereinrichtung erzeugt zu Ende jeder laufenden Taktzeit c. p. die Speicheradresse des gespeicherten Digitalwortes, welches während der nächstfolgenden Taktzeit ausgewählt werden soll. Jede Taktzeit ist durch das Ende eines Taktimp.ulses CLCK definiert. Die Taktimpulse werden von geeigneten Taktimpulsgeneratoren abgeleitet, welche hier nicht gezeigt sind. In der programmierbaren Steuervorrichtung ist ferner ein Makro-Steuerwerk 26 enthalten. Das Makro-Steuerwerk 26 wird von dem Makro-Steuerbefehlsfeld des ausgewählten Digitalwortes angesteuert und enthält einen Makro-Steuersignalgenerator 28, dessen Einzelheiten weiter unten im Zusammenhang mit Figur 3 näher beschrieben werden. Es sei hier lediglich angemerkt, daß der Makro-Steuersignalgenerator 28 ein Makro-Steuersignal entsprechend dem Makro-Steuerbefehlsfeld des ausgewählten Digitalwortes erzeugt. Das Makro-Steuerbefehlssignal entsprechend dem ausgewählten Digitalwort wird von einer mit 30 bezeichneten Dekodierungsschaltung der Stufe 1 dekodiert. Die Dekodierungsschaltung 30 wird hier von einem nur auslesbaren Speicher oder Festwertspeicher gebildet. Die Dekodierungsschaltung liefert in Abhängigkeit von dem jeweils zugeführten Makro-Steuerbefehlssignal ein Steuersignal an einem Ausgang 32. Während jeder Taktzeit
— 7 —
509819/1036
245Ί982
c. p. läuft das Makro-Steuersignal, welches von dem Makro-Steuersignalgenerator 28 erzeugt worden ist, durch in Serie geschaltete Register 3h, 36 und 38, wie aus Figur 1 zu ersehen ist. Das in dem Register 36 gespeicherte Makro-Steuersignal wird von einer hier mit 40 bezeichneten Dekodierungsschaltung der Stufe 2 dekodiert. Auch die Dekodierungsschaltung 40 ist ein Festwertspeicher. Die Dekodierungsschaltung 40 gibt in Abhängigkeit von jedem Makro-Steuersignal, welches der Schaltung zugeführt wird, ein Steuersignal an dem Ausgang 42 ab. In entsprechender Weise wird das in dem Register 38 eingespeicherte Makro-Steuersignal durch die mit 44 bezeichnete Dekodierungsschaltung der Stufe 3, welche ebenfalls ein Festwertspeicher ist, dekodiert. Die Dekodierungsschaltung 44 liefert in Abhängigkeit von dem jeweils zugeführten Makro-Steuersignal ein Steuersignal an dem Ausgang Es sei hier nebenbei bemerkt, daß das Makro-Steuerwerk 26 so betrachtet werden kann, daß es eine Reihe von (vorliegend drei) in Reihe geschalteter Steuerstufen besitzt, welche jeweils an den Ausgängen 32, 42 und 46 jeweils unabhängig voneinander Steuersignale abgeben können. Weiter wird jedes Makro-Steuersignal, das zu der Dekodierungsschaltung 30 gelangt, während aufeinanderfolgender Taktzeiten in die Register 3^, 36 und 38 der Reihe nach eingespeichert.
Die "Pipeline"-Recheneinheit
Die "Pipeline"-Recheneinheit 14 enthält eine bestimmte Anzahl von vorliegend drei in Serie geschalteten digitalen Signalverarbeitungsstufen, wobei die Anzahl dieser Stufen der Zahl der Steuerstufen des Makro-Steuerwerks 26 entspricht. Im einzelnen enthält die erste Stufe der "Pipeline"-Recheneinheit 14 eine der Stufe 1 angehörige Auswahleinrichtung 48, Register 50, 52, ^h, 56 und 58 und eine komplexe Multiplikationsschaltung 60, wobei die Schaltungsverbindungen in der aus Figur 1 ersichtlichen Weise geführt sind. Die der Stufe 1 angehörige Auswahleinrichtung 48 ist von üblicher Bauart und dient zur Ankopplung der an den Datenübertragungskanälen oder Sammelschienen 62, 64 und 68 je-
509819/1036
weils eintrelle-nden Daten an die Ausgangsleitungen 70 und 72 entsprectxend dem auf dem Kanal oder der Sammelschiene 32 auftretenden Steuersignal,.welches, wie oben beschrieben wurde, in der Dekodierungsschaltung 30 gebildet worden ist. Die zweite Signalverarbeitungsstufe der Recheneinheit Ik enthält eine der zweiten Stufe angehörige Auswahleinrichtung 7k, Register 76 und 78, ein komplexes Additionswerk 80 und ein komplexes Subtraktionswerk 82. Auch die der zweiten Stufe angehörige Auswahleinrichtung Ik ist an sich bekannter Bauart und koppelt die über die Sammelschienen 8k, 86 und 88 zugeführten Daten entsprechend dem Steuersignal, welches über die Sammelschiene k2 zugeführt wird, selektiv an die Ausgänge 90, 92, 9k und 96 an, wobei das Steuersignal, wie oben ausgeführt wurde, in der Dekodierungsschältung kO gebildet worden ist. Es sei bemerkt, daß aus Gründen, welche nachfolgend noch angegeben werden, die Sammelschiene 8k mit einer geeigneten Spannungsquelle verbunden ist, welche hier nicht dargestellt ist und welche eine dezimale Null representiert. Schließlich enthält die dritte Signalverarbeifcungsstufe der Recheneinheit Ik eine dieser dritten Stufe angehörende Auswahleinrichtung 98, die ebenfalls an sich bekannter Bauart ist und die auf den Sammeischienen oder Leitungen auftretenden Daten entsprechend dem über die Sammelschiene k6 zugeführten Steuersignal an die Ausgangs-Sammelschienen 104, 106 und 107 ankoppelt, wobei das Steuersignal in der oben beschriebenen Weise in der der dritten Stufe angehörenden Dekodierungsschältung kk gebildet worden ist.
Anhand von Figur 6A sei nun die Schaltungskonfiguration der der ersten Stufe angehörenden Auswahleinrichtung k'6 abhängig von Makro-Steuersignalen beschrieben, welche der Dekodierungsschältung 30 der ersten Steuerstufe zugeführt werden, wobei die Befehlsnummern 1, 2, 5, 6, 10, 11, 12 und 13 verwendet werden, um sowohl eine Signalverarbeitung zur Festzeichenunterdrückung in einer Radaranlage als auch eine rasche 32-Punkt-Fouriertransformation vorzunehmen. Die Figuren 6B und 6C zeigen die Schaltungskonfiguration der Auswahleinrichtungen der zweiten bzw. der dritten Signalverarbeitungsstufe in Abhängigkeit von denJMakro-
09819/103
Steuerbefehlen, die in die der zweiten Stufe angehörige Dekodierung s schaltung 40 bzw. in die der dritten Stufe angehörige Dekodierungsschaltung 44 eingegeben worden sind, wobei wiederum die Makro-Steuerbefehlsnummern 1, 2, 5, 6, 10, 11, 12 und 13 zugrunde gelegt werden. Es sei bemerkt, daß zur Durchführung anderer Signalverarbeitungen die Makro-Steuerbefehle entsprechend geändert werden müssen, wodurch sioh auch entsprechende Änderungen in den Auswahleinrichtungen der einzelnen Stufen ergeben.
Die gegenseitige Beziehung zwischen dem Makro-Steuerwerk 26 und der "Pipeline"-Recheneinheit 14 ist dergestalt, daß jede Signalverarbeitungsstufe der Recheneinheit ihre Schaltungsfiguration entsprechend dem Steuersignal erhält, das von der zugehörigen Steuerstufe des Makro-Steuerwerks 26 bereitgestellt wird. Im einzelnen werden Daten, beispielsweise komplexe digitale Wörter entsprechend den bezüglich des Phasenwinkels aufeinander senkrecht stehenden Komponenten des Videosignales eines Radarsystems (nicht dargestellt) während jeder Taktzeit dem Eingang der Auswahleinrichtung 48 der Stufe 1 zugeführt und in der Signalverarbeitungsstufe Nr. 1 entsprechend der Schaltungskonfiguration in dieser Signalverarbeitungsstufe verarbeitet, wobei die Schaltungskonfiguration letztlich durch das Makro-Steuerbefehlsfeld des ausgewählten Digitalwortes festgelegt wird. Die Zeitverzögerungen, welche durch die verschiedenen logischen Schaltungsbauteile in den aufeinanderfolgenden Signalverarbeitungsstufen in Verbindung mit den Zeitverzögerungen aufgrund der in den Stufen vorgesehenen Register eingeführt werden, werden durch die Zeitverzögerungen ausgeglichen oder berücksichtigt, welche durch die Register 34 und 36 des Makro-Steuerwerks 26 eingeführt werden. Wenn daher eine erste Gruppe von Daten, welche von der Signalverarbeitungsstufe Nr. 1 verarbeitet werden sollen, zu der Auswahleinrichtung 74 der zweiten Signalverarbeitungsstufe gelangt, was zwei Taktzeiben später geschieht, so wird das Makro-Steuersignal, das dieser ersten Gruppe von Daten zugeordnet ist, von der der zweiten Stufe angehörenden Dekodierungsschaltung 40 dekodiert und in die der zweiten Stufe angehörende Auswahleinrich-
- 10 -
§09819/1036
tung 74 eingegeben. Gleichzeitig wird eine zweite, nachfolgende Gruppe von Daten in die der ersten Stufe angehörige Auswahleinrichtung 48 eingespeist, wobei das dieser zweiten Datengruppe zugeordnete, ausgewählte Digitalwort sein Makro-Steuerbefehlssignalfeld durch die Dekodierungsschaltung 30 dekodieren läßt. Wenn dann in entsprechender Weise fortfahrend die erste Gruppe von Daten zu der Auswahleinrichtung 98 der dritten Stufe gelangt, was drei Taktzeiten nach Eintritt in die erste Signalverarbeitungsstufe geschieht, so wird das hierzu gehörige Makro-Steuersignal von der Dekodierungsschaltung 44 dekodiert und in die der dritten Stufe angehörende Auswahleinrichtung 98 eingegeben. Währenddessen wird die zweite Gruppe von Daten der der zweiten Stufe angehörenden Auswahleinrichtung 74 zugeführt und das zugehörige Makro-Steuersignal wird in der Dekodierungsschaltung 40 gebildet und der Auswahleinrichtung 74 zugeführt. Auch während Zuführung der nächsten Gruppe von Daten, vorliegend also der dritten Datengruppe, zu der der ersten Stufe angehörenden Auswahleinrichtung 48 erfährt das zugehörige, ausgewählte Digitalwort eine Dekodierung seines Makro-Steuerbefehlssignalfeldes in der Dekodierungsschaltung 30. Man kann die Arbeitsweise also so betrachten, daß man davon ausgeht, daß jedes Makro-Steuersignal durch die verschiedenen Steuerstufen des Makro-Steuerwerkes 26 synchron mit den zugehörigen Daten läuft, während diese Daten jeweils die Signalverarbeitungsstufen der "Pipeline"-Recheneinheit 14 durchlaufen. Die Schaltungsbauteile in jeder der Signalverarbeitungsstufen sind, jeweils unabhängig, miteinander verbunden, jedoch jeweils entsprechend dem Makro—Steuersignal, das während der Durchführung des betreffenden Signalverarbeitungsvorganges der einzelnen Signalverarbeitungsstufe zugeführt wird.
Der Adressensignalgenerator
Aus Figur 1 ist ferner zu ersehen, daß der Adressensignalgenerator 16 einen Generatorabschnitt 108 zur Erzeugung der Adressen für den Datenspeicher "A", einen Generatorabschnitt 110 zur Erzeugung der Adresse für den Datenspeicher "B" und einen Genera-
- 11 -
609819/1036
torabschnitt 112 zur F,rzeugung der Adresse für den Koeffizientenspeicher enthält. Die zur Erzeugung der Adreßsignale für die Datenspeicher "A" und "B" dienenden Generatorabschnitte 108 und 110 sind im Aufbau identisch, wobei einer dieser Generatorabschnitte, beispielsweise der dem Datenspeicher "A" zugeordnete Generatorabschnitt 106 genauer in Figur 2 gezeigt ist. Dieser in Figur 2 beispielsweise gezeigte Generatorabschnitt 108 zur Erzeugung des Adressensignales für den Datenspeicher "A" spricht auf das zur Adressierung dieses Datenspeichers dienende Adressenfeld in dem ausgewählten Digitalwort des Steuerbefehlsspeichers 10 an. Das Adressenfeld zur Adressierung des Datenspeichers "A" enthält einen die Speicherstelle angebenden Teil, welcher abgekürzt mit LOC bezeichnet ist und einen Anfangs- bzw. Fortschritts-Teil mit der abgekürzten Bezeichnung ΙΝΙΤ/lNCR. Der Generatorabschnitt 108 zur Adressierung des Datenspeichers "A" enthält einen Wähler 114, dessen einer Eingang mit einer geeigneten Spannungsquelle (nicht dargestellt) verbunden ist, um eine dezimale Null darzustellen und deren anderer Eingang an den Ausgang eines Registers 116 angeschlossen ist. Das Register 116 dient zur Speicherung der Adresse R der Speicherstelle im Datenspeicher "A", von welcher Daten ausgelesen werden sollen. Der Wähler 114 wird durch den Anfangs- bzw. Fortschrittsteil INIT/ INCR des gewählten Digitalwortes gesteuert und koppelt selektiv entweder die Spannung zur Darstellung der dezimalen Null oder den Inhalt des Registers 116 an seinen Ausgang,'je nachdem, welche Entscheidung durch den ΙΝΙτ/lNCR-Teil des ausgewählten Dezimalwortes getroffen wird. Ist im einzelnen der ΙΝΙΤ/lNCR-Teil des ausgewählten Dezimalwortes ein Auslösesignal oder ein INIT-Signal, so wird die dezimale Null zu dem Ausgang des Wählers 114 weitergegeben und die in dem Register 116 gespeicherte Adresse ändert sich zu Ende der laufenden Taktzeit nicht. Ist aber der ΙΝΙΤ/lNCR-Teil des ausgewählten Digitalwortes ein INCR-Signal, so ist schließlich in dem Register 116 zu Ende der laufenden Taktzeit die zuvor in dem Register gespeicherte Adresse, vermehrt um einen Betrag gespeichert, der in dem den Speicherplatz bezeichnenden Teil LOC des ausgewählten Digitalwortes angegeben
- 12 -
509819/1036
ist. Im einzelnen koppelt abhängig von dem INCR-Signal der Wähler 114 den Inhalt des Registers 116 zu seinem Ausgang durch. Die Daten, welche in dem die Speicherstelle angehenden Teil LOG des ausgewählten Digitalwortes enthalten sind, werden dann mit dem Ausgang des Wählers Hk in der Additionsschaltung 118 kombiniert. Aus den weiter unten angegebenen Gründen erfolgt die Adressierung des Datenspeichers 16 durch das Register 116 in einer Lese-Schreib-Reihenfolge (R-W-Re-ihenf olge) . Das Zeitintervall zwischen der Adressierung zum Lesen und der Adressierung zum Schreiben innerhalb der Folge von Vorgängen ist gleich der Zeitverzögerung in der "Pipeline"-Recheneinheit Ik (Figur i). Bei der in Figur 1 gezeigten, besonderen Ausführungsform mit drei Rechenstufen innerhalb der "Pipeline"-Recheneinheit 14 wird von einer Verzögerungsleitung 120, welche an sich bekannter Bauart sein kann und hier von einem dreistufigen Schieberegister gebildet wird, eine drei Taktzeiten entsprechende Verzögerungszeit eingeführt.
Der Generatorabschnitt 112 (Figur l) zur Erzeugung der Adreßsignale für den Eoeffizientenspeicher ist genauso ausgebildet wie der in Figur 2 gezeigte Generatorabschnitt zur Erzeugung der Adressen für den Datenspeicher, jedoch mit der Ausnahme, daß der Generatorabschnitt 112 kein Schreibadressensignal W erzeugt. Das bedeutet, daß der Signalgeneratorabschnitt 112 zur Erzeugung der Adressensignale für den Koeffizientenspeicher einen Wähler, eine Additionsschaltung und ein Register, nicht jedoch eine Verzögerungsleitung enthält.
Der Datenspeicher "A" und der Datenspeicher "B" sind jeweils mit den zugehörigen Generatorabschnitten 108'bzw. 110 zur Erzeugung, der jeweiligen Adressen in der aus Figur 1 ersichtlichen Weise gekoppelt. Die Datenspeicher "A" und "B" sind willkürlich zugängliche Speicher, welche so ausgebildet sind, daß Daten in den Speicher eingeschrieben werden können, während gleichzeitig Daten aus dem Speicher herausgelesen werden können. Speicherwerke dieser Art sind etwa in der US-Patentschrift 3 761 898 beschrieben. Das Daten-Leseergebnis der Datenspeicher "A" und "B" er-
- 13 -
E09819/1036
scheint an den Sammelschienen 64 bzw. 68, wie aus Figur 1 zu entnehmen ist. Daten, welche in die Datenspeicher "A" und "B" eingeschrieben werden sollen, werden den Sammelsohienen 106 bzw.
104 zugeführt, wie ebenfalls aus der Zeichnung hervorgeht. Die
Adresse des Speicherplatzes, an welchem die Daten eingeschrieben werden sollen, wird an die Sammelschiene ¥ gelegt und der Speicherplatz, von welchem Daten herausgelesen werden sollen, wird
durch eine Adresse an der Sammelschiene R gekennzeichnet, wie
oben erwähnt wurde. Der Koeffizientenspeicher 112 ist hier ein
üblicher Speicher willkürlicher Zugriffsmöglichkeit. Die aus
diesem Speicher herausgelesenen Daten erscheinen auf der in Figur 1 mit 126 bezeichneten Sammelschiene. Die Adresse des Speicherplatzes in diesem Speicher, aus welchem Daten herauszulesen sind, tritt auf der Leseadressensammelsohiene R auf, wie oben
erwähnt wurde.
Die Programmsteuereinrichtung
Anhand von Figur 5 seien nun Einzelheiten der Programmsteuereinrichtung 24 angegeben, wobei diese Programmsteuereinrichtung so ausgebildet ist, daß eine Signalverarbeitung zur raschen
Fouriertransformation und eine Signalverarbeitung von Radarsignalen mit Festzeichenunterdrückung durchgeführt werden kann.
Die Programmsteuereiirichtung 24 arbeitet unter Steuerung der Signale entsprechend dem Programmsteuerfeld des ausgewählten Digitalwortes und bildet die Adresse für das Digitalwort, welches
während der nächstfolgenden'Taktzeit ausgewählt werden soll. Das Programmsteuerfeld enthält hierzu einen die nächste Adresse beinhaltenden Feldabschnitt und einen eine Instruktion beinhaltenden Feldabschnitt, welcher aus einer Zeitnummerierungsinformation und einer Steuerinformation besteht. Die Steuerinformation kann eine von vier verschiedenen Formen annehmen. Die Steuerbefehle seien nachfolgend kurz zusammengestellt:
TRA = Übergang während der nächsten Taktzeit zu dem
Digitalwort, das durch das Nichste—Adressenfeld
in demjenigen Digitalwort bezeichnet ist, welches
- 14 -
609819/1036
während der laufenden Taktzeit ausgewählt wurde.
LUP = Verbleiben bei der gegenwärtigen Adresse für eine Anzahl von Taktzeiten, welche durch den eine Zeitnummerierung beinhaltenden Informationsteil des gewählten Digitalwortes unter Mitzählung der laufenden Taktzeit als Eins angegeben wird und dann Adressierung der durch das Nächste-Adressenfeld gekennzeichneten Adresse.
XRT = Adressieren des digitalen Wortes an der Adresse, welche durch den eine Information über die nächste Adresse enthaltenden Teil des ausgewählten Digitalwortes angegeben wird. Wenn das ausgewählte Digitalwort mit einer XRT-Instruktion für eine Anzahl von Zeiten ausgewählt wird, welche durch den die Zeitnummerierungsinformation enthaltenen Teil des ausgewählten Digitalwortes angegeben wird, so bildet die XRT-Steuerinformation ein Anzeige-Steuersignal zur Verwendung bei der Bildung der XJP-Steuerinformation, welche nachfolgend beschrieben wird.
XJP = Adressieren des digitalen Wortes an der Adresse, welche durch den eine Information über die nächste
/des
Adresse liefernden Teil/ ausgewählten digitalen Wortes angegeben wird. Nachdem das ausgewählte Digitalwort für eine Anzahl von Malen ausgewählt wird, die durch die Zeitnummerierungsinformation des ausgewählten Digitalwortes angegeben wird, erfolgt ein Übergang entweder zu der nächstfolgenden Adresse, d. h. der gegenwärtig gültigen Adresse, vermehrt um Eins, oder der übernächsten Adresse, nämlich der gegenwärtig gültigen Adresse, vermehrt um Zwei, wenn das Anzeigesteuersignal durch die XRT-Information gebildet worden ist.
- 15 -
509819/1036
Nunmehr soll auf Einzelheiten der Programmsteuereinrichtung 24 eingegangen werden. Sie enthält ein Speicheradressenregister 158, welches dazu dient, eines der digitalen Wörter auszuwählen, welche in dem Steuerbefehlsspeicher 10 gespeichert sind. Die Adresse des ausgewählten Digitalwortes wird in dem Speicheradressenregister 158 gespeichert. Eine Dekodierungsschaltung l60 dient zur Dekodierung des Steuerinformationsteiles des gewählten Digitalwortes. Steigt das Spannungsniveau auf der Signalleitung TRA an, so wird von dem ODER-Schaltelement 162 ein Einschaltsignal abgegeben, welches bewirkt, daß der die nächste Adresse bezeichnende Informationsteil des ausgewählten Digitalwortes über das UND-Schaltelement 170 und das ODER-Schaltelement 166 zu dem Speicheradressenregister 158 gelangt. Dieser die nächste Adresse bezeichnende Informationsteil wird in dem Speicheradressenregister 158 zu Ende der laufenden Taktzeit eingespeichert, so daß die Adresse des Digitalwortes gebildet wird, welche während der nächsten Taktzeit auszuwählen ist.
Steigt der Spannungspegel auf der die LUP-Information abgebenden Ausgangsleitung der Dekodierungsschaltung l60,so können Taktimpulse durch das UND-Schaltelement l68 zu einem Aufwärtszähler 170 gelangen. Der Zählerstand des Aufwärtszählers 170 wird mit dem Zeitnummerinformationsteil des ausgewählten Digitalwortes mittels eines Vergleichers 172 verglichen. Zeigt der Vergleicher 172 an, daß die Anzahl der Taktimpulse während des Zeitintervalls seit der anfänglichen Auswahl des Digitalwortes kleiner als die Zeitnummerninformation des gewählten Digitalwortes ist, so ermöglicht ein Einschaltsignal des UND-Schaltelementes 174, daß die in dem Speicheradressenregister 158 gespeicherte Adresse über das UND-Schaltelement 164 und das ODER-Schaltelement I66 zu dem Eingang des genannten Speicheradressenregisters geführt wird. Zeigt hingegen der Vergleicher 172 an, daß die Anzahl der Taktimpulse während des Zeitintervalls seit der anfänglichen Auswahl des Digitalwortes genauso groß wie die Zeitnummerninformation des ausgewählten Digitalwortes ist, so gelangt ein Einschaltsignal von dem UND-Schaltelement I68 über das ODER-Schalt-
- 16 -
509819/1036
element 162 und bewirkt, daß der die nächste Adresse darstellende Informationsteil des gewählten Digitalwortes über das UND-Schaltelenient 171 und das ODER-Schaltelement I66 zu dem Speioheradressenregister 158 weitergegeben wird, wo diese Information beim nächsten Zeittakt gespeichert wird. Weiterhin wird duroh ein UND-Schaltelement 176 ein Rückstellsignal "r" erzeugt, welches den Aufwärtszähler I70 auf Null zurückstellt.
Wenn der Signalpegel auf der die XJP-Information darbietenden Leitung ansteigt, so erreichen Taktimpulse über das UND-Schaltelement 178 den Aufwärtszähler 180. Der Vergleicher 182 vergleicht die Anzahl der zu dem Aufwärtszähler 180 geführten Taktimpulse mit dem die Zeitnummerierungsinformation enthaltenden Teil des ausgewählten Digitalwortes. Wenn der Vergleicher 182 meldet, daß die Anzahl der Taktimpulse, welche zu dem Aufwärtszähler 180 geführt worden sind, kleiner als der die Zeitnummerierungsinformation enthaltende Teil des ausgewählten Digitalwortes ist, so wird ein Einschaltsignal von dem UND-Schaltelement 184 über das ODER-Schaltelement l62 geführt und ermöglicht ein Weiterleiten der die nächste Adresse kennzeichnenden Information des ausgewählten Digitalwortes über das UND-Schaltelement 170 und das ODER-Schaltelement I66 zu dem Speicheradressenregister 158. Im allgemeinen ist der die naohste Adresse signalisierende Informationsteil eines Digitalwortes mit der XJP-Information derselbe wie der Speicherplatz des genannten Wortes. Wenn der Vergleicher 182 anzeigt, daß die Anzahl der Taktimpulse, welche den Aufwärtszähler 180 erreicht haben, gleich der Zeitnummerninformation des ausgewählten Digitalwortes ist, so bewirkt ein von dem UND-Schaltelement 186 zugeführtes Einschalt- · signal, daß der Ausgang der Additionsschaltung 188 durch das UND-Schaltelement I90 und das ODER-Schaltelement I66 zu dem Speicheradressenregister 158 geführt wird. Der Ausgang der Additionsschaltung 188 ist die Summe der in dem Speicheradressenregister 158 enthalten-en Adresse, des auf der Leitung 192 zugeführten Signals und des Inhaltes des einstufigen Registers 19^. Die Leitung 192 ist an eine nicht dargestellte Spannungsquelle
- 17 -
S09819/103B
2451382
angeschlossen, welche eine dezimale Eins representiert. Ein hohe Signalamplitude besitzendes Signal, das am Ausgang des UND-Schaltelementes 194aabgegeben wird, wenn der Vergleicher 182 die Gleichheit seiner Eingangssignale meldet, wird in ein Signal niedriger Signalamplitude mittels eines Inverters 196 umgewandelt, welcher hierdurch ein gegebenenfalls in dem Register 194 gespeichertes Signal an der Weitergabe durch das UND-Schaltelement 198 hindert. Dies bewirkt, daß in dem einstufigen Register 194 eine Null gespeichert wird. Es ergibt sich somit, daß dann, wenn der Vergleicher 182 anzeigt, daß die Zeitnummerninformation des ausgewählten Digitalwortes gleich der Anzahl der durch das UND-Schaltelement 178 zu dem Aufwärtszähler 180 geführten Taktiinpulse ist, dem Speicheradressenregister 158 die nächstfolgende Adresse, nämlich die um Eins vermehrte, gegenwärtig gespeicherte Adresse, eingegeben wird. Wenn jedoch das Register 194 zuvor auf eine dezimale Eins eingestellt worden ist, nachdem der Vergleicher 182 die Gleichheit seiner Eingänge gemeldet" hat, so wird in das Speicheradressenregister 158 die als übernächste folgende Adresse, nämlich die gegenwärtig gültige Adresse, vermehrt um Zwei, eingeschrieben. Wenn weiter der Vergleicher 182 anzeigt, daß die Anzahl der zu dem Aufwärtszähler 180 geführten Taktimpulse gleich der Zeitnummerninformation des ausgewählten Digitalwortes ist, so wird von dem UND-Schaltelement 200 ein Rückstellsignal r erzeugt, um den Aufwärtszähler 180 auf Null rückzustellen.
Wenn der Signalpegel auf der die XRT-Information darbietenden Signalleitung ansteigt, was die Ausführung eines XRT-Befehles signalisiert, so können Taktimpulse über das UND-Schaltelement 202 zu dem Aufwärtszähler 204 gelangen. Ein Vergleicher 206 dient zum Vergleich der Anzahl der Taktimpulse, welche zu dem Aufwärtszähler 204 geführt werden, mit der Zeitnummerninformation des gewählten Digitalwortes. Solange der Vergleicher 206 anzeigt, daß die Anzahl der zu dem Aufwärtszähler 204 geführten Taktimpulse kleiner als die Zeitnummerninformation in dem entsprechenden Teil des gewählten Digitalwortes ist, so wird der
- IS -
50 9819/1036
angestiegene Signalpegel aui der XRT-Leitung über das ODER-Schaltelement 162 weitergeleitet, so daß der die nächste Adresse darstellende Teil des gewählten Digitalwortes über das UNT)-Schaltelement 170 und das ODER-Schaltelement 166 zu dem Speicheradressenregister 158 gelangen kann. Zeigt hingegen der Vergleicher 206 an, daß die Anzahl der zu dem Äufwärtszähler 204 geführten Taktimpulse gleich der Zeitnummerninformation des gewählten Digitalwortes ist, so wird ein von dem UND-Schaltelement 208 erzeugtes Einschaltsignal durch das ODER-Schaltlement 210 weitergegeben. Polglich wird in dem einstufigen Register 19^ eine Eins mit Beginn der nächsten Taktzeit gespeichert. Wie oben erwähnt, wird dann, wenn das nächste ausgewertete Digitalwort eine XJP-Information enthält, der die nächste Adresse beinhaltende Signalanteil um Zwei erhöht. Wenn ferner der Vergleicher 206 anzeigt, daß die Anzahl der Taktimpulse, welche zu dem Aufwärtszähler 204 gelangen, gleich der Zeitnummerninformation des gewählten Digitalwortes ist, so wird von dem UND-LSchalt element 211 ein Rüokstellsignal r erzeugt, wodurch der Aufwärtszähler 204 auf Null und auch das Register 194 auf Null zurückgestellt werden.
Der Makro-Steuersignalgenerator
Der Makro-Steuersignalgenerator 28 sei im einzelnen anhand von Figur 3 näher erläutert. Er spricht auf folgende Eingangssignale an:
a) Die in dem Speicheradressenregister 158 der ProgramM-steuereinrichtung 24 gespeicherte Adresse und
b) '. die digitale Information in dem das Makro-Steuersignalfeld enthaltenden Teil des ausgewählten Digitalwortes, wie aus der Zeichnung ersiohtlich.
Die Programmsteuereinrichtung 24 liefert die Adresse für das gewählte Digitalwort in dem Steuerbefehlsspeioher 10, wie oben bereits ausgeführt wurde. Das Makro-Steuerbefehlsfeld enthält eine
- 19 -
$09819/103$
Makro-Steuerbefehlszahl (d„ h. einen Nummernabschnitt) und einen p-Steuerabschnitt. Für jede aus dem zur Verfugung stehenden Repertoir von Signalverarbeitungsfunktionen ist in dem Steuerbefehlsspeicher 10 in Form einer Gruppe von Digitalwörtern eine Gruppe entsprechender Steuerbefehle gespeichert. Jedes Digitalwort enthält eine Makro-Steuerbefehlszahl. Diese wird von dem Makro-Steuersignalgenerator 28 gebildet oder ausgewertet und schliei31ich in dem Register 128 gespeichert. Die Makro-Steuerbefehlszahl am Ausgang des Makro-Steuersignalgenerators 28 wird in der Dekodierungsschaitung 30 der ersten Stufe des MakroSteuerwerks 26 dekodiert und läuft der Reihe nach während der Taktzeiten in der zuvor im Zusammenhang mit Figur 1 angegebenen Weise durch die Register 32I, 36 und 38. Wie erwähnt, bewirkt die Makro-Steuerbefehlszahl bei ihrem Durchlauf durch das MakroSteuerwerk 26 eine Verbindung der Bauteile einer Signalverarbeitungsstufe der "Pipeline"-Recheneinheit lh entsprechend der jeweiligen Makro-Steuerbefehlszahl (Figuren 6A bis Figuren 6C).
Für viele Signalverarbeitungsfunktionen, beispielsweise bei einer raschen Fouriertransformation, ist es wünschenswert, daß die Makro-Steuerbefehlszahl, die jedem ausgewählten Digitalwort zugeordnet ist, verarbeitet wird, bevor sie zu dem Ausgang des Makro-Steuersignalgenerators 28 weiterläuft. Die volle Bedeutung dieser Verarbeitung des Signales wird nachfolgend noch deutlich. Es sei hier jedenfalls gesagt, daß bei der vorliegend beschriebenen Ausführungsform die Makro-Steuerbefehlszahl, welche dem ausgewählten Digitalwort jeweils zugeordnet ist, in einer von drei Arten verarbeitet werden kann, bevor eine Weitergabe an den Ausgang des Makro-Steuersignalgenerators 28 (d. h. eine Einspeicherung in das Register 128) erfolgt:
l) Die Makro-Steuerbefehlszahl des gewählten Digitalwortes wird direkt zudem Register 128 übertragen, falls in dem p-Steuerbefehlsteil des ausgewählten Digitalwortes eine Eins enthalten ist.
- 20 -
509819/1036
2) Die Makro-Steuerbefehlszahl, welche zu dem ausgewählten Digitalwort gehört, bleibt gegenüber der Makro-Steuerbefehl szahl , welche dem zuvor ausgewählten Digitalwort zugeordnet war, unverändert, wenn eine Zwei in dem p-Steuerbefehlsteil des ausgewählten Digitalwortes enthalten ist oder
3) die Makro-Steuerbefehlszahl, welche dem ausgewählten Digitalwort zugeordnet ist, wird entsprechend einem in einem Speicherwerk 130 des Makro-Steuersignalgenerators gespeicherten Anderungsfolgeprograram während der nächsten Taktzeit modifiziert, wenn eine Drei in dem p-Steuerbefehlsteil des gewählten Digitalwortes enthalten ist.
Wenn das p-Steuerbefehlsfeld eine Eins enthält, so bewirkt die Dekodierungsschaltung 132 einen Anstieg des Signalpegels auf der Leitung P., während die Signalpegel auf den Leitungen P„ und P_ niedrig bleiben. Die Makro-Steuerbefehlszahl des ausgewählten Digitalwortes gelangt daher aufgrund des Anstiegs des Signalpegels auf der Leitung P. über das UND-Sohaltlement 134 und das ODER-Schaltelement 136 zu dem Register 12b, um dort beim Auftreten des nächsten Taktimpulses eingespeichert zu werden. Wenn das p-Steuerbefehlsfeld der ausgewählten Digitalzahl eine Zwei enthält, so läßt die üekodierungsschaltung 132 den Signalpegel auf der Leitung P„ ansteigen, während die Signalpegel auf den Leitungen P, und P„ niedrig bleiben. Der Anstieg des Signalpegels auf der Leitung P2 bewirkt, daß ein Einschaltsignal über das ODEfi-Schaltelement 138 zu dem UND-Schaltelement 140 gelangt. Der Inhalt des Registers 128 wird dann über das genannte UND-Schaltelement 140 und das ODER-Schaltelement 136 geführt, um beim Auftreten des nächsten Taktimpulses wieder in das Register 12S eingespeichert zu werden. Ist in dem p-Steuerbefehlsfeld des ausgewählten üigitalwortes eine Drei- enthalten, so läßt die Dekodierungsschaltung 132 den Signalpegel auf der Leitung P^ ansteigen, während die Signalpegel auf den Signalleitungen P und P~ nied-
- 21 -
509819/1036
rig bleiben. Der Adreßsignalanteil des Signales aus dem Speicheradressenregister 158 der Progranimsteuereinrichtung 24 wird mittels eines Vergleichers 148 mit dem Inhalt des Registers 146 verglichen. Bei dem Inhalt des Registers 146 handelt es sich um die Adresse des zuvor ausgewählten Digitalwortes. Wenn daher die Adresse in dem zuvor ausgewählten Digitalwort von der Adresse des gegenwärtig ausgewählten Digitalwortes verschieden ist, so steigt der Signalpegel am Ausgang 150 des Vergleichers 148 an. In Zusammenwirkung mit dem erhöhten Signalpegel auf der Leitung P„ entsteht am Ausgang des UA'D-Schaltelementes 152 ein Signal, welches bewirkt, daß der Inhalt des Speichers 130, welcher hier ein gebräuchlicher Speicher willkürlicher Zugriffsmöglichkeit ist, über das UND-Schaltelement 144 und das ODER-Schaltelement 136 weitergeleitet wird und in dem Register 126 eingespeichert werden kann. Das in dem Speicher 130 gespeicherte Programm ist in der Tabelle nach Figur 4 zusammengestellt. Die Adressen für den Speicher werden durch den Inhalt des Registers 128 vorgegeben. Wenn während der nächstfolgenden Taktzeit die Adresse in dem ausgewählten Digitalwort sich gegenüber der Adresse in dem zuvor ausgewählten Digitalwort nioht unterscheidet, so erhöht sich der Signalpegel auf der Ausgangsleitung 154 des Vergleichers 148. Dadurch wird ein Schaltsignal am Ausgang des UND-Schaltelementes 156 erzeugt. Dieses durchläuft das ODER-Sohaltelement 138 und bewirkt, daß der Inhalt des Registers 128 über das UND-Schaltelement 140 und das ODER-Schaltelement 136 fließen und neuerlich beim Auftreten des nächsten Taktimpulses in das Register 128 eingespeichert werden kann.
Erstes Beispiel einer Betriebsweise
Um die Wirkungsweise der Signalverarbeitungseinrichtung besser verständlich zu machen, sei zunächst als Beispiel für einen Signal ve rarbeitungs Vorgang eine 32-Punkt-Fouriersehne11transformation gewählt. In Figur 7 ist ein Datenflußplan für eine solche Transformation gezeigt. Der Algorithmus für das Flußdiagramm nach Figur 7 ist in der Veröffentlichung "An Economical Method
- 22 -
509819/1036
for Calculating the Discrete Fourier Transform" von R. Yavne, 1968, Fall Joint Computer Conference AFIPS, Teil 1, Band 33, Seite 115, beschrieben.
Die Gruppe von digitalen Wörtern oder Befehlswörtern, welche zur Durchführung der 32-Punkt-Fourierschnelltransformation notwendig ist, kann aus der Zusammenstellung nach Figur 8 entnommen werden. Diese Gruppe von Digitalwörtern ist in dem Steuerbefehlsspeicher 10 nach Figur 1 an Speicherplätzen (MEM.LOC.) oder an Adressen gespeichert, die in üblicher Weise bezeichnet sein können.
Die Instruktionen oder Befehlswörter an den Speicherplätzen 1 und 2 dienen einer Vorbereitungsphase für die Fourierschnelltransformations-Signalverarbeitung und die Durchführung dieser Steuerbefehle bewirkt, daß die ersten sechzehn Tastungen S bis S.£ in dem mit 18 bezeichneten Datenspeicher A jeweils an dessen Speicherplätzen 1 bis l6 eingespeichert werden. Es sei unter Bezugnahme auf Figur 7 bemerkt, daß der Algorithmus zur Durchführung der Fourierschnelltransformation nach Vollendung der Vorbereitungsphase als aus fünf verschiedenen Signalverarbeitungsvorgängen bestehend betrachtet werden kann (nämlich die SignalVerarbeitungsvorgänge 1 bis 5). Die digitalen Befehlswörter an den Speicherplätzen 3, 4 und 5 enthalten die Steuerbefehle, welche zu dem Signalverarbeitungsvorgang Nr. 1 gehören. Die digitalen Wörter in den Speicherplätzen 6 bis 9 enthalten die Steuerbefehle für den Signalverarbeitungsvorgang Nr. 2. Die digitalen Wörter in den Speicherplätzen 10 bis 13 enthalten die Steuerbefehle, welche zur Durchführung des Signalverarbeitungsvorganges Nr. 3 erforderlich sind. Die digitalen Wörter in den Speicherplätzen Ik bis l6 enthalten die Steuerbefehle, welche zur Durchführung des Signalverarbeitungsvorganges Nr. k notwendig sind und schließlich enthalten die digitalen Wörter von den Speicherplätzen 17 bis 19 die Steuerbefehle für den Signalverarbeitungsvorgang Nr. 5. Die digitalen Wörter, welche sich an den Speicherplätzen 20 und 21 befinden, dienen zur Durchführung
- 23 -
609819/1036
eines abschließenden Datenentleerungsvorganges. Weiter zeigen die Figuren 9 bis 16 den Zustand verschiedener Bauteile der "Pipeline"-Recheneinheit 14 und des Makro-Steuerwerks 26 während jeder Taktzeit, soweit dies für die Durchführung des Signalverarbeitungsvorgangs wesentlich ist.
In der Vorbereitungsphase bewirkt die Signalverarbeitungseinrichtung 9 nach Figur 1 eine Einspeicherung der ersten sechzehn digitalen Tastungen S bis S.r in den mit 18 bezeichneten Datenspeicher A, wobei jede der digitalen Tastungen der Reihe nach zu den aufeinanderfolgenden Taktzeiten bzw. im Rhythmus der Taktimpulse CLCK abgeleitet wird. Dieser Vorgang läßt sich deutlicher anhand von Figur 9 verfolgen. In Figur 9 sind folgende, während jeder Taktzeit c. p. sich abspielenden Vorgänge bzw. Informationen zusammengestellt:
Der Speicherplatz, welcher während der nächsten Taktzeit c. p. zu adressieren ist, d. h. die Daten am Ausgang des Speicheradressenregisters 158 gemäß Figur 5;
Die Makro-Steuerbefehlszahl, welche zu dem Digitalwort gehört, das während der gegenwärtigen Taktzeit ausgewählt ist, d. h. die dem Register 128 gemäß Figur 3 zugeführten Daten;
Die Makro-Steuerbefehlszahl, welche den zu den einzelnen Steuerstufen gehörigen Dekodierungsschaltungen 30, 40 und 44 gemäß Figur 1 zugeführt wird;
Die Daten, welche den zu den einzelnen Signalverarbeitungsstufen gehörigen Auswahleinrichtungen 48, 74 und 98 gemäß Figur 1 zugeleitet werden;
Die Leseadressen und die Schreibadressen für den Datenspeicher A und für den Datenspeicher B;
Die Leseadresse für den Koeffizientenspeicher;
- 24 -
S09819/1036
Die in die Datenspeicher A und B eingeschriebenen Daten, d. h. die Daten, welche über die Sararaelschienen 106 und 104 gemäß Figur 1 zugeführt werden und
die Daten am Ausgang der Signalverarbeitungseinrichtung, also die Daten, welche von der Sammelschiene 107 nach Figur 1 abgenommen werden können.
Zunächst werden sämtliche Register mit Ausnahme des Speicheradressenregisters 158 durch geeignete, hier nicht dargestellte Mittel auf Null zurückgestellt. Das Speicheradressenregister 158 wird durch ebenfalls nicht dargestellte Schaltungsmittel bei "1" in Gang gesetzt.
Nunmehr sei Figur S im einzelnen betrachtet. Das digitale Wort an dem Speicherplatz 1 bedeutet, daß der Datenspeicher A mit der Adresse 1 in Gang zu setzen ist, daß der Koeffizientenspeicher mit der Adresse 1 in Gang zu setzen ist, daß die Makro-Steuerbefehlszahl 1 auszuwählen ist und daß während der nächsten Taktzeit das Digitalwort am Speicherplatz 2 auszuwählen ist. Das Digitalwort am Speicherplatz 2 befiehlt, daß dieses Digitalwort für fünfzehn aufeinanderfolgende Taktzeiten einschließlich der gegenwärtig laufenden Taktzeit auszuwählen ist, daß ferner während dieser fünfzehn Taktzeiten die Makro-Steuerbefehlszahl unverändert bei 1 zu bleiben hat, daß die Adresse im Datenspeicher A am Ende jeder Taktzeit c. p. um Eins zu erhöhen ist und daß die Adresse für den Koeffizientenspeicher unverändert bei 1 bleiben muß. Nach fünfzehn aufeinanderfolgenden Taktzeiten muß dann das digitale Befehlswort vom Speicherplatz 3 gewählt werden, womit die Vorbereitungsphase beendet ist.
Die Durchführung der Befehle entsprechend den Digitalwörtern von den Speicherplätzen 1 und 2 ist in den Figuren 9 und 10 erläutert. Während einer ersten Taktzeit oder AuslÖsetaktzeit wählt das Speicheradressenregister 158, welches bei 1 in Betrieb gesetzt worden ist, das digitale Befehlswort an dem Speicherplatz 1. Aus diesem Grunde wird die Makro-Steuerbefehlszahl
- 25 -
£09819/1036
1 dem Register 128 zugeführt und eine 2 (d. h. von dem die nächste Adresse signalisierenden Teil des Digitalwortes des Speicherplatzes l) wird dem Register 158 zugeführt.
Während der zweiten Taktzeit c. p. erscheint die Makro-Steuerbefehlszahl 1 an dem Ausgang des Makro-Steuersignalgenerators 28 und damit am Eingang des der ersten Steuerstufe angehörenden Dekodierungsschaltkreises 30 und auch am Eingang des Registers 34 gemäß Figur 1. Betrachtet man Figur 6A, so erkennt man, daß während der zweiten Taktzeit c. p. die erste Tastung S dem Register 52 zufließt, während der Inhalt des Koeffizientenspeiohers an dessen Speicherplatz 1, welcher 1 ist, zu dem Register 54 weitergegeben wird. Inzwischen wird während der zweiten Taktzeit eine 2 in dem Speicheradressenregister 158 gespeichert, wodurch wiederum das digitale Befehlswort in den Speicherplatz 2 eingespeichert wird und wieder die Makro-Steuerbefehlszahl 1 dem Register 128 zugeführt wird.
Während der dritten Taktzeit wird die Tastung S. in dem Register 52 gespeichert. Die Makro-Steuerbefehlszahl i folgt der Tastung S. auf der Seite der Steuerstufen und wird in das Register 34 eingespeichert. Eine Makro-Steuerbefehlezahl 1 gelangt zu dem Register 128 und zu der der ersten Steueretufe angehörenden Dekodierungsschaltung 30 und außerdem ersoheint die Tastung S2 an dem Dateneingangskanal oder der Sammelschiene 62.
Während der vierten Taktzeit wird die Makro-Steuerbefehlszahl 1 in das Register 36 eingespeichert und der der zweiten Steuerstufe angehörenden Dekodierungssohaltung 40 zugeführt. Die Tastung S. wird in dem Register 58 gespeichert und erscheint am Registerausgang 88. Die Tastung S2 wird in das Register 52 eingespeichert. Die Makro-Steuerbefehlszahl i wird in das Register 34 eingegeben; eine Makro-Steuerbefehlszahl 1 wird dem Register 128 zugeführt und schließlich wird über den Eingangskanal bzw. die Sammelschiene 62 die Tastung S in die Signalverarbeitungseinrichtung eingegeben.
- 26 -
509819/1036
Während der fünften Taktzeit läuft die Tastung S über die komplexe Additionsschaltung 80 und wird dann in dem Register gespeichert, welches in Figur 1 gezeigt ist. Die Makro-Steuerbefehlszahl 1, welche zu der Tastung S. gehört, wird in das Register 38 eingespeichert und wird der der dritten Steuerstufe angehörenden Dekodierungsschaltung kk zugeführt. Aus diesem Grunde wird die Tastung S. über die Ausgangssammelschiene 106 (siehe Figuren 1 und 6C) in den Datenspeicher A eingekoppelt. Es sei hier bemerkt, daß während der zweiten Taktzeit wegen der durch das in Figur 1 gezeigte Register 116 eingeführten Verzögerung von einer Taktzeit die Leseadresse R des Datenspeichers A bei dein Speicherplatz 1 einsetzte. Da die Verzögerungsschaltung eine zusätzliche Verzögerung von drei Taktzeiten bei der Adressierung des Datenspeichers A für das Einschreiben von Daten am Speicherplatz 1 einführt, wird die Tastung S. an dem Speicherplatz 1 des Datenspeichers A während der fünften Taktzeit eingespeichert. Nachfolgende Tastungen S_ bis S./- laufen durch die "Pipeline"-Recheneinheit 14, wie aus den Figuren 9 und 10 zu entnehmen ist und werden in aufeinanderfolgenden Adreßplätzen des Datenspeichers A eingespeichert.
Während der siebzehnten Taktzeit (siehe Figur 10) ist in dem Speicheradressenregister 158 eine 3 gespeichert, wodurch das digitale Befehlswort, welches an dem Speicherplatz 3 des Steuerbefehlsspeichers 10 gespeichert ist, ausgewählt wird. Hierdurch wird der Signalverarbeitungsvorgang Nr. 1 des Algorithmus in Lauf gesetzt. Es sei jedoch darauf hingewiesen, daß die Vorbereitungsphase noch nicht ganz beendet ist, wobei diese Phase während der zwanzigsten Taktzeit beendet wird. Das digitale Wort von dem Speicherplatz 3 (siehe Figur 8) legt fest, daß dieses Digitalwort für die Dauer einer Taktzeit ausgewählt wird und daß dann das digitale Wort von dem Speicherplatz k auszuwählen ist. Die Makro-Steuersignalzahl wird hierbei auf 5 eingestellt und die Leseadressen der Datenspeicher A und B werden auf dem Speicherplatz 1 angesprochen. Die Leseadresse des Koeffizientenspeichers wird auf 1 eingestellt. Aus diesem Grunde wird zu der
- 27 -
509819/1036
achtzehnten Taktzeit die der ersten Stufe angehörende Dekodierung sschaltung 30 mit einer Makro-Steuerbefehlszahl 5 beaufschlagt. Weiter wird während der achtzehnten Taktzeit das Digitalwort am vierten Speicherplatz ausgewählt.
Das Digitalwort am Speicherplatz k besagt einmal, daß dieses digitale Wort für sieben aufeinanderfolgende Taktzeiten ausgewählt wird, wonach das digitale Wort von dem Speicherplatz 5 gewählt wird, daß ferner die Makro-Steuerbefehlszahl für jede der sieben Taktzeiten auf dem Wert 5 bleibt, dali weiter die Leseadressen für die Datenspeicher A und B während jeder der sieben Taktzeiten jeweils einmal erhöht werden und daß die Leseadresse des Koeffizientenspeichers bei 1 verbleibt. In der achtzehnten Taktzeit wird daher die Tastung S._ in das Register 52 eingegeben und die Tastung S, wird aus dem Datenspeicher A herausgelesen und dem Register 50 zugeführt, wie aus Figur 6A zu ersehen ist. Während der neunzehnten Taktzeit wird die Tastung S._ dem Register 58 zugeführt und die Tastung S gelangt zu dem Register 56, während die Makro-Steuerbefehlszahl 5 dieser Tastung auf der Steuerstufenseite folgt und in das Register 36 eingegeben wird. Während der zwanzigsten Taktzeit wird die Größe S. +S in das Register 76 eingespeichert und die Größe S. - S _ gelangt zu dem Register 78, während die Makro-Steuerbefehlszahl 5 in das Register 38 einzieht. Es sei bemerkt, daß während dieser zwanzigsten Taktzeit die Tastung S^ entsprechend der Makro-Steuerbefehlszahl 1 durch die der dritten Signalverarbeitungsstufe angehörende Auswahleinrichtung läuft, wobei die genannte Makro-Steuerbefehlszahl 1 der der dritten Steuerstufe angehörenden Dekodierungsschaltung hh zugeht. Die Tastung S^ wird dann am Speicherplatz 16 des Datenspeichers A eingeschrieben, wodurch die Vorbereitungsphase beendet wird, während der Signalverarbeitungsvorgang Nr. 1 sich fortsetzt. Während der einundzwanzigsten Taktzeit wird die der dritten Stufe angehörige Dekodierungsschaltung kk von der Makro-Steuerbefehlszahl 5 beaufschlagt. Die Größe S. + S._ wird an den Datenspeicher A geliefert und die Größe S. - S._ gelangt zu dem Datenspeicher B.
- 28 -
609Θ 19/1036
Während der fünfundzwanzigsten Taktzeit wählt das Speicheradressenregister 158 ein Digitalwort von dem Speicherplatz 5 aus. Das am Speicherplatz 5 befindliche Digitalwort bestimmt, daß einmal das an diesem Speicherplatz befindliche Digitalwort für acht Taktzeiten ausgewählt wird, wonach das an der Speicherstelle 6 befindliche Digitalwort ausgewählt wird. Die Makro-Steuerbefehlszahl wird auf 6 erhöht. Die Leseadresse R des Datenspeichers A wird zu jeder Taktzeit um einen Schritt erhöht und die Leseadresse R des Datenspeichers B wird ebenfalls einmal je Zeitimpuls um 1 erhöht. Es sei hier bemerkt, daß während der sechsundzwanzigsten Taktzeit die Tastungen S und S2_ der Makro-Steuerbefehlszahl 6 zugeordnet sind, während gleichzeitig die Tastungen SR und S2. , die Tastungen S_ und S^„ und die Tastungen S/- und Spp der Makro-Steuerbefehlszahl 5 zugeordnet sind.
Das Digitalwort am Speicherplatz 6 setzt den Signalverarbeitungsvorgang Nr. 2 entsprechend der Tabelle nach Figur 11 in Lauf und bestimmt, daß das betreffende Digitalwort für eine Taktzeit auszuwählen ist und daß dann das Digitalwort von dem Speicherplatz 7 ausgewählt werden soll; daß ferner die Makro-Steuerbefehlszahl auf 10 einzustellen ist, daß weiter die Leseadresse des Datenspeichers A auf den Speicherplatz 1 einzustellen ist, daß fernerhin die Leseadresse des Datenspeichers B auf den Speicherplatz 9 einzustellen ist und daß schließlich die Leseadresse für den Koeffizientenspeicher auf den Speicherplatz 2 einzustellen ist. Am Speicherplatz 2 des Koeffizientenspeichers 22 ist K0 = (p
gespeichert, worin CO = 1. Daher werden während der vierunddreißigsten Taktzeit die am Speicherplatz 1 des Datenspeichers · A gespeicherten Daten (hier mit A bezeichnet) und die am Speicherplatz 9 des Datenspeichers B gespeicherten Daten (hier mit Bq bezeichnet) sowie die Daten des Speicherplatzes 2 des Koeffizientenspeichers (nämlich K„) den Registern 50 bzw. 52 bzw. 54 zugeführt, wie in Figur 11 festgehalten ist. Es sei darauf hingewiesen, daß in den Figuren 11 bis 15 folgende Schreibweise ebenso wie in Figur 7 verwendet ist:
- 29 -
609819/1036
M A = Daten im Datenspeicher A, welche sich zu Ende
des Signalverarbeitungsvorgangs M am Speicherplatz N befinden.
M Bn = Daten im Datenspeicher B, welche sich zu Ende
des Signalverarbeitungsvorgangs M am Speicher platz N befinden.
Das Digitalwort am Speicherplatz 7 bestimmt, daß dieses Digitalwort für drei Taktzeiten auszuwählen ist und daß hiernach das Digitalwort von dem Speicherplatz 8 zu entnehmen ist. Weiter besagt das Digitalwort des Speicherplatzes 7, daß die Makro-Steuerbefehlszahl auf dem Wert 10 für alle drei Taktzeiten verbleiben soll, daß ferner die Leseadressen für die Datenspeicher A und B während jeder der drei Taktzeiten jeweils um 1 zu vermehren sind und daß die Leseadresse des Koeffizientenspeichers für alle drei Taktzeiten auf dem Speicherplatz 2 verbleiben soll.
Das Digitalwort von dem Speicherplatz 8 bestimmt, daß einmal dieses Digitalwort für vier Taktzeiten auszuwählen ist, wonach das Digitalwort vom Speicherplatz 9 ausgewählt werden soll, daß
ferner die Makro-Steuerbefehlszahl entsprechend dem im Speicher 130 (Figur 3) des Makro-Steuerwerkes 26 gespeicherten Programms fortschreiten soll und daher für jede der vier Taktzeiten auf die Zahl ii zu ändern, ist, daß weiter die Leseadressen für die Datenspeicher A und B für jede der vier Taktzeiten um 1 zu erhöhen sind und daß die Leseadresse R für den Koeffizientenspeicher auf der Bezeichnung des Speicherplatzes 2 verbleiben soll.
Das üigitalwort am Speicherplatz 9 bestimmt, daß einmal das Digitalwort vom Speicherplatz 7 in der nächsten Taktzeit auszuwählen ist, daß die Makro-Steuerbefehlszahl auf 12 weiterzuschalten ist, daß die Leseadresse R für den Datenspeicher A um 1 zu erhöhen ist, während die Leseadresse des Datenspeichers B um - 15 zu erhöhen also um 15 zu vermindern ist und daß die
- 30 -
509 819/1036
Leseadresse für den Koeifizientenspeicher um 1 zu erhöhen ist, so daß sie den Speicherplatz 3 bezeichnet. Der Koeffizientenspeicher 22 hat in dem Speicherplatz 3 den Koeffizienten K_ gespeichert, welcher folgenden Wert hati K7 = j <jj worin j = f-j
Es sei hier bemerkt, daß der die Anzahl von Malen bezeichnende Teil des digitalen Wortes am Speicherplatz 9 eine 1 ist und daß der Steuerbefehlsteil des digitalen Wortes einen XRT-Befehl enthält. Das bedeutet, das digitale Wort am Speicherplatz 9 ist einmal ausgewählt worden (d. h. die Anzahl von Malen, welche durch den die Anzahl von Malen bezeichnenden Teil des Digitalwortes bestimmt ist). Betrachtet man Figur 5, so ist festzustellen, daß der Vergleicher 206 den Signalpegel des dem UND-Schaltelement 208 zugeführten Signales ansteigen läßt (die Anzahl von Taktimpulsen ist nämlich gleich der Anzahl von Malen, wie sie in dem entsprechenden Teil des Digitalwortes am Speicherplatz 9 bestimmt wird). Nachdem das Signal auf der XTR-Ausgangsleitung in seinem Pegel ebenfalls ansteigt, wird eine "1" in das einstellige Register 19*t eingespeichert.
Das am Speicherplatz 7 anzutreffende Digitalwort wird für drei Taktzeiten ausgewählt und die Makro-Steuerbefehlszahl, welche zu diesem Digitalwort gehört, bleibt für sämtliche drei Taktzeiten auf dem Wert 12 . Nach diesen drei Taktzeiten wird das an dem Speicherplatz 8 befindliche Digitalwort für vier Taktzeiten ausgewählt, während welchen die Makro-Steuerbefehlszahl auf die Zahl 13 weitergestellt wird. Es sei bemerkt, daß das am Speicherplatz 8 befindliche Digitalwort einen XJP-Steuerbefehl enthält. Daher wird, wie ein Blick auf Figur 5 der Zeichnungen zeigt, der Signalpegel auf der XJP-Leitung angehoben und der Inhalt der Additionsschaltung 188 gelangt über das UND-Schaltelement 190 zu dem Speicheradressenregister 158. Wie oben erwähnt, ist das am Speicherplatz 9 befindliche Digitalwort für eine Anzahl von Malen bzw. für eine Anzahl von Taktzeiten ausgewählt worden, welche von dem diese Zahl bestimmenden Teil des Digitalwortes festgelegt ist, im vorliegenden Falle einmal, so daß eine "1" in das einstufige Register 194 eingeschrieben wird.
- 31 -
509819/1036
Der Inhalt der Additionsschaltung 188 stellt also die Summe der in dem Speicheradressenregister 15S gespeicherten Adresse plus 2 dar. Es ergibt sich daher, daß nach Ausführung des digitalen Steuerbefehls vom Speicherplatz 8 (das digitale Wort am Speicherplatz 9 ist einmal verarbeitet worden) das digitale Wort des Speicherplatzes 10 als nächstes Digitalwort auszuwählen ist.
Mit dem am Speicherplatz 10 anzutreffenden digitalen Befehlswort wird der Signalverarbeitungsvorgang Nr. 3 (siehe Figuren 12 und 13) in Lauf gesetzt. Das Digitalwort vom Speicherplatz 10 bestimmt, daß während der nächsten Taktzeit das Digitalwort vom Speicherplatz 11 auszuwählen ist, daß ferner die Makro-Steuerbefehlszahl auf 10 einzustellen ist, daß die Leseadresse des Datenspeichers A auf den Speicherplatz 1 einzustellen ist, daß die Leseadresse des Datenspeichers B auf den Speicherplatz 13 eingestellt werden muß und daß die Leseadresse des Koeffizientenspeichers auf den Speicherplatz h einzustellen ist, wo der Koeffizient K. = Cd gespeichert ist.
Das Digitalwort am Speicherplatz 11 legt fest, daß nach Ablauf einer weiteren Taktzeit das Digitalwort vom Speicherplatz 12 auszuwählen ist, daß die Makro-Steuerbefehlszahl auf dem Wert
10 während dieser Taktzeit verbleibt, daß die Leseadressen der Datenspeicher A und B jeweils um 1 erhöht werden und daß die Leseadresse des Koeffizientenspeichers auf dem gleichen ¥ert bleibt, also weiterhin den Speicherplatz k bezeichnet.
Das Digitalwort am Speicherplatz 12 bestimmt, daß nach zwei Taktzeiten das Digitalwort vom Speicherplatz 13 auszuwählen ist, daß die Makro-Steuerbefehlszahl für jede der beiden Taktzeiten auf
11 zu ändern ist, daß die Leseadressen für die Datenspeicher A und B für jede der beiden Taktzeiten jeweils um 1 zu erhöhen sind und daß die Leseadresse für den Koeffizientenspeicher weiterhin auf der Bezeichnung des Speicherplatzes h verbleibt.
- 32 -
509819/1036
Das Digitalwort am Speicherplatz 13 bestimmt nun, daß während der nächsten Taktzeit das Digitalwort des Speicherplatzes 11 zu entnehmen ist, daß die Makro-Steuerbefehlszahl durch den Inhalt des dem Makro-Steuerwerk 26 angehörenden Speichers 130 (Figur 3) bestimmt werden muß und daher für die gegenwärtig laufende Taktzeit den Wert 12 annimmt, daß die Leseadresse für den Datenspeicher A um i zu erhöhen ist, daß die Leseadresse für den Datenspeicher B um - 7 zu erhöhen also um 7 zu vermindern ist und daß die Leseadresse für den Koeffizientenspeicher um 1 zu erhöhen ist, so daß sie nun den Speicherplatz 5 bezeichnet. Am Speicherplatz 5 des Koeffizientenspeichers ist der Koeffizient
K1- = — juC gespeichert.
Das Digitalwort am Speicherplatz 11 legt jetzt fest, daß während der nächsten Taktzeit das Digitalwort vom Speicherplatz 12 zu entnehmen ist, daß die Makro-Steuerbefehlszahl auf dem Wert 12 verbleibt, daß die Leseadressen für die Datenspeicher A und B jeweils um 1 zu erhöhen sind und daß die Leseadresse für den Koeffizientenspeicher auf der Bezeichnung für den Speicherplatz 5 verbleibt.
Das Digitalwort vom Speicherplatz 12 legt fest, daß nach zwei Taktzeiten das Digitalwort vom Speicherplatz 13 auszuwählen ist, daß die Makro-Steuerbefehlszahl für beide Taktzeiten auf 13 zu ändern ist, daß die Leseadressen für die Datenspeicher A und B jeweils für jede der beiden Taktzeiten um 1 zu erhöhen ist und daß die Leseadresse für den Koeffizientenspeicher weiterhin auf dem Wert zur Bezeichnung des Speicherplatzes 5 verbleibt.
Das "Digitalwort am Speicherplatz 13 besagt nun, daß zur nächsten Taktzeit das Digitalwort vom Speicherplatz 12 zu entnehmen ist, dai3 die Makro-Steuerbefehlszahl entsprechend dem im Speicher 130 (Figur 3) festgehaltenen Programm zu wählen ist und daher den Wert 10 annimmt, daß die Leseadresse des Datenspeichers A um 1 zu erhöhen ist, daß die Leseadresse für den Datenspeicher B um - 7 zu erhöhen also um 7 zu vermindern ist und daß die Leseadres-
- 33 -
509819/1036
se für den Koeffizientenspeicher um 1 auf 6 zu erhöhen ist. An diesem Speicherplatz ist im KoefÜizientenspeicher der Koeffi-
4 ι· - ifc/ύ
zient Kr = (X> gespeichert, worin [V =e J ' . Es sei bemerkt, daß das digitale Wort an dem Speicherplatz 13 nun zweimal ausgewählt worden ist.
Das an dem Speicherplatz 11 anzutreffende Digitalwort legt fest, daß während der nächsten Taktzeit das an dem Speicherplatz 12 eingespeicherte Digitalwort auszuwählen ist, daß die Makro-Steuerbef ehlszahl auf dem Viert 10 bleibt, daß die Datenspeicher A und B mit einer um 1 erhöhten Leseadresse adressiert werden und daß die Leseadresse des Koeffizientenspeiciiers auf dem den Speicherplatz 6 bezeichnenden Wert bleibt.
Durch das vom Speicherplatz 12 zu entnehmende Digitalwort wird bestimmt, daß nach zwei Taktzeiten das Digitalwort vom Speicherplatz 13 auszuwählen ist, daß die Makro-Steuerbefehlszahl für jede der beiden Taktzeiten auf 11 zu ändern ist, daß die Leseadressen der Datenspeicher A und B während jeder der beiden Taktzeiten jeweils einmal zu erhöhen sind und daß die Leseadresse des Koeffizientenspeichers auf dem Wert 6 bleibt.
Das Digitalwort am Speicherplatz 13, welches nun zum dritten Mal ausgewählt wird (d. h. für eine Anzahl von Taktzeiten bzw. eine Anzahl von Malen, die durch einen entsprechenden Teil des digitalen Befehlswortes angegeben wird), legt fest, daß während der nächsten Taktzeit das Digitalwort vom Speicherplatz Ii auszuwählen ist, daß die Makro-Steuerbefehlszahl durch den Speicher 130 des Makro-Steuerwerks 26 bestimmt wird und hier auf 12 eingestellt wird, daß die Leseadresse des Datenspeichers A einmal zu erhöhen ist, daß die Leseadresse des Datenspeichers B um - 7 zu erhöhen, also um 7 zu vermindern ist und daß die Leseadresse des Koeffizientenspeichers einmal zu erhöhen ist, so daß sie nun den Wert 7 hat. Der Koeffizientenspeicher hat an dem Speicherplatz 7 den Koeffizienten K„ = - j cu gespeichert.
- 34 -
509819/1036
Das Digitalwort am Speicherplatz 11 bestimmt, daß nach einer Taktzeit das Digitalwort vom Speicherplatz 12 auszuwählen ist, daß die Makro-Steuerbefehlszahl auf dem Wert 12 bleibt, daß die Leseadressen der Datenspeicher Λ und B je einmal erhöht werden und daß die Leseadresse des Koelfizientenspeichers auf dem Wert 7 verbleibt.
Das Digitalwort an dem Speicherplatz 12 legt fest, daß nach zwei Taktzeiten das Digitalwort vom Speicherplatz lh zu entnehmen ist, nachdem das Digitalwort am Speicherplatz 13 bereits für die Anzahl von Malen oder für die Anzahl von Taktzeiten ausgewählt worden ist, welche durch den entsprechenden Informationsteil in dem Digitalwort angegeben wird, daß ferner die Makro-Steuerbefehlszahl um 1 auf 13 zu erhöhen ist, daß die Leseadressen der Datenspeicher A und B für jede der Taktzeiten jeweils einmal zu erhöhen ist und daß die Leseadresse des Koeffizientenspeichers auf dem Wert 7 bleibt.
Damit ist der dritte Signalverarbeitungsvorgang abgeschlossen. Die Signalverarbeitungsvorgänge Nr. k und Nr. 5 setzen sich in entsprechender Weise in Übereinstimmung mit dem Programm fort, wie anhand der Figuren 13, l*t und 15 zu sehen ist. In dem Koeffizientenspeicher 22 sind dabei an den Speicherplätzen 8 bis 31 die Koeffizienten Κ~ bis K gespeichert, wobei diese Koeffizienten folgende Werte haben:
K8 P
ω 		O If
= U) 		worin ω = e
V worin 2,
CO =		 e
Κ10 = -3C0*-
&
ω 		worin ί
Cu =		 e
= -jco6-
Κ13 = ω°
Κΐ5
Κ.£
- 35 -
509819/1036
K17 = -j to* worin ./
Κ18 ic =
K19 .Λ
- U. 		2- worin Ι
So = -J co'
4 		ο
co =
Sl = f . ' worin
S2
K23 		= -j worin ώΊ =
= -j 7"
ω
S5 = I
S6 = -j f 3
Κ27
Ss = -j
S 9
So		 - /
κ_.
31
Die abschließende Datenentleerungsphase, welche während der ftinfundachtzigsten Taktzeit beginnt und während der einhundertsechzehnten Taktzeit endet, ist anhand der Figuren 15 und 16 beschrieben. Es sei hier bemerkt, daß gemäß Figur 6C Daten an dem Ausgangskanal 107 der Signalverarbeitungseinrichtung 9 nach Figur 1 abgegeben werden, wenn die der dritten Stufe angehörende Dekodierungsschaltung unter Steuerung der Makro-Steuerbefehlszahl 1, 10 oder 12 steht. Der Ausgangskanal 107 kann an ein anderes, in Figur 1 nicht dargestelltes Auswertgerät oder Nutzgerät angeschlossen sein, welches von einer anderen Signalverarbeitungseinrichtung oder einem Pufferspeicher und einer Wiedergabeeinrichtung gebildet sein kann. Ein solches Auswertgerät ist so ausgebildet, daß es nur die Daten verwertet, die an dem Ausgangskanal 107 während des fiinfundaohtzigsten bis fiinhundert-.sechzehnten Taktimpulses abgegeben werden, was mittels eines
- 36 -
509819/1036
nicht dargestellten Synchronisators geschehen kann. Zweites Beispiel einer Betriebsweise
Unter Bezugnahme auf Figur 17 sei ein Programmflußplan für eine Signalverarbeitung von Radarsignalen mit Festzeichenunterdrückung erläutert. Bekanntermaßen kann ein Flußplan und damit die Signalverarbeitung von Radarsignalen mit Festzeichenunterdrückung folgendermaßen zusammengefaßt beschrieben werden: Für ein erstes Radarecho wird eine Anzahl R, von nacheinander genommenen, komplexen digitalen Tastungen Jj^_ ' , die jeweils die in Phase liegende Komponente und die phasenmäßig dazu senkrecht stehende Komponente eines Videosignales in den entsprechenden unterschiedlichen Bereichen representieren, mit einem als bekannt angenommenen, komplexen Bewertungsfaktor B._. kombiniert. Jede Tastung wird während einer Taktzeit genommen. Während des nächsten Radarechos werden die hierzu gehörenden Tastungen in entsprechender Weise mit einem Bewertungsfaktor kombiniert. Die zu dem ersten Radarecho gehörenden, gewichteten oder mit dem Bewertungsfaktor kombinierten Tastungen werden zu den Tastungen entsprechend dem zweiten Radarecho an den entsprechenden Bereichspunkten addiert. Der Vorgang setzt sich für eine bestimmte Anzahl von Radarechos fort. In den Figuren 16 und 17 bezeichnen die tiefgestellten Zahlen die Nummer des Radarechos oder die Nummer des ausgesendeten Radarimpulses und die hochgestellten Zahlen bezeichnen die Bereichsschaltstufe oder auch die Taktzeit. Wie im einzelnen zu ersehen ist, wird für das erste Radarecho die digitale Tastung, die während der ersten Taktzeit c. p.
-» 1
gewonnen wurde, d. h. D, , mit dem komplexen Gewichtungsfaktor oder Bewertungsfaktor kombiniert, welcher dem ersten Radarecho zugeordnet ist, nämlich B... Hierdurch entsteht der Ausdruck J1=D. X B. · Sowie nachfolgende Tastungen des ersten Radarechos genommen werden (nämlich die Tastungen D., worin k = 2, 3, ...R), werden auch diese Tastungen mit dem komplexen Gewichtungsfaktor oder Bewertungsfaktor B. kombiniert, so daß sich die Aus-1
T^ k —*k ■ -*■
drücke j£ = D. X B. ergeben, worin k = 2, 3, ...R. Die
- 37 -
509819/1036
Ausdrücke ^.^ , worin k = i, 2, 3, ...R, die auf diese Weise gebildet worden sind, werden in der Signalverarbeitungseinriohtung gespeichert. Nach Abschluß dieses Vorganges legt die Signalverarbeitungseinrichtung eine Pause Q ein, wobei t^ die Anzahl von Taktzeiten c. p. bezeichnet, welche erforderlich ist, um einen zweiten Radarimpuls auszusenden und mit der Tastung des Radarechos aufgrund dieses ausgesendeten Radarimpulses (nämlich i = l) in einem Bereichspunkt zu beginnen, welcher der ersten Tastung im ersten Radarecho entspricht. Die erste Tastung, welche zu dem zweiten Itadarecho gehört und welche mit D„ zu bezeichnen ist, wird mit einem komplexen Gewichtungsfaktor oder Bewertungsfaktor B0 kombiniert, so daß sich der Ausdruck
D0 X B0 ergibt. Diese gewichtete Tastung wird zu dem Ausdruck ]jf . (nämlich der ersten gewichteten Tastung des ersten Radarechos) hinzuaddiert. In dieser Weise wird für sämtliche k - 1 Tastungen, welche zu dem zweiten Radarecho gehören, fortgefahren, so daß man folgende Ausdrücke erhält:
Σ I + I =Ji + ^2 X V für k = *' 2' 3> °-R
Die in dieser Weise gebildeten Ausdrüoke werden in der Signalverarbeitungseinrichtung eingespeichert.
Nach einer weiteren Pause von Q Taktzeiten o. p. werden die Tastungen, welche aus einem dritten Radarecho gewonnen werden, -^k
und welche mit D worin k = 1, 2, 3, ...R, zu bezeichnen.sind, mit einem komplexen Gewichtungsfaktor B„ kombiniert und dann zu den Ausdrücken £./+■/ *n der ODen_A l3escnriel)enen Weise hinzuaddiert, so daß man die Ausdrücke^ erhält. Diese Vorgänge setzen sich für N Radarimpulse fort, wobei N die Anzahl der zu verarbeitenden Radarechosignale ist.
In Figur 18 ist ein Programm zur Durchführung der oben beschriebenen Signalverarbeitung von Radarechosignalen mit Festzeichenunterdrückung angegeben. Es sei zunächst bemerkt, daß die Digi-
- 38 -
5Q9819/1036
talwörter, welche an den Speicherplätzen 22 bis 27 des Steuerbefehlsspeichers 10 nach Figur 1 gespeichert sind, entweder eine Makro-Steuerbefehlszahl 1 oder eine Makro-Steuerbefehlszahl 2 enthalten. Die Reaktion der den Signalverarbeitungsstufen 1 bis 3 angehörenden Auswahleinrichtungen auf die Makro-Steuerbefehlszahlen 1 oder 2 ist aus den Figuren 6A bis 6C ersichtlioh.
Das am Speicherplatz 22 befindliche Digitalwort kann in einer bestimmten Weise aus einer Anzahl von möglichen Auswahlvorgängen ausgewählt werden. Beispielsweise kann dieses digitale Befehlswort nach Vollendung des Fourierschnelltransformationsprogramms, welches im ersten Beispiel beschrieben worden ist, dadurch ausgewählt werden, daß in dem Steuerbefehlsteil des letzten digitalen Befehlswortes, welches in dem vorausgegangenen Programm ausgewählt wird, ein TRA-Befehl vorgesehen wird und daß das Befehlswort außerdem in dem die nächste Adresse bezeichnenden Teil eine Auswahl des Speicherplatzes 22 befiehlt.
Das Digitalwort am Speicherplatz 22 legt fest, daß während der nächsten Taktzeit c. p. das Digitalwort vom Speicherplatz 23 auszuwählen ist, daß die Makro-Steuerbefehlszahl auf den Wert 0 einzustellen ist, daß die Leseadresse des Datenspeichers A auf den Wert 0 einzustellen ist und daß die Leseadresse des Koeffizientenspeichers auf den Wert 10 einzustellen ist.
Das Digitalwort am Speicherplatz 23 legt fest, daß nach R Taktzeiten das Digitalwort vom Speicherplatz 24 auszuwählen ist, daß während jedes der R Taktzeiten c. p. die Makro-Steuerbefehlszahl auf dem Wert 1 verbleibt, daß die Leseadresse des Datenspeichers Ä für jede der R Taktzeiten c. p. jeweils einmal erhöht wird und daß die Leseadresse des Koeffizientenspeichers auf der Bezeichnung des Speicherplatzes 100 verbleibt. Aus den Figuren 6A bis 6C ist abzuleiten, daß die Befehle der Digitalwörter an den Speicherplätzen 22 und 23 die Wirkung haben, daß die R Tastungen des ersten Radareohos mit dem komplexen Gewichtungsfaktor
- 39 -
S09819/1036
kombiniert werden, der sioh am Speicherplatz 100 des Koeffizientenspeichers befindet, dann zu dem Datenspeicher A geleitet werden und hier in den Speicherplätzen 0 bis (R - l) eingespeichert werden. Es sei darauf hingewiesen, daß auch hier, ebenso wie bei der Fourierschnelltransformation nach Beispiel 1, die Makro-Steuerbefehlszahl durch jede der Steuerstufen läuft und damit auf der Seite der Steuereinheit gleichsam den Daten folg;, welche zu diesen Steuerbefehlszahlen gehören, während die Daten durch jede der Signalverarbeitungsstufen laufen. Daher sind selbst nach R Taktzeiten c. p. die zu dem ersten Radarecho gehörenden Daten in der Recheneinheit, während das am Speicherplatz 24 befindliche Digitalwort ausgewählt und der Signalverarbeitung zugeführt wird.
Das Digitalwort am Speicherplatz 24 legt fest, daß dieses Digitalwort für Q Taktzeiten c. p. ausgewählt bleibt und dann das Digitalwort vom Speicherplatz 25 ausgewählt wird.
Das Digitalwort, welches am Speicherplatz 25 anzutreffen ist, bestimmt, daß nach einer Taktzeit c. p. das Digitalwort vom Speicherplatz 26 zu wählen ist, daß ferner die Makro-Steuerbefehlszahl 2 zu verwenden ist, daß die Leseadresse des Datenspeichers A auf die Bezeichnung des Speicherplatzes 0 einzustellen ist und daß die Leseadresse des Koeffizientenspeichers um 1 auf die Bezeichnung des Speicherplatzes 101 zu erhöhen ist. Betrachtet man die Figuren 6A bis 6C, so erkennt man, daß die erste bis dritte Auswahleinrichtung der Signalve.rarbeitungsstufen in der Weiee auf die Makro-Steuerbefehlszahl 2 ansprechen, daß die erste Tastung, welche zu dem zweiten Radarecho gehört, mit dem an dem Speicherplatz 101 des Koeffizientenspeichers befindlichen Koeffizienten gewichtet und dann mit der zuvor bereits gewichteten, ersten Tastung aus dem ersten Radarecho zusammengezählt wird, wonach die resultierende Summe in den Datenspeicher A eingegeben wird.
- 40 -
509819/103 6
Hi
Das Digitalwort am Speicherplatz 26 legt fest, daß dieses üigitalwort während (il - l) Taktzeiten gültig bleibt, wonach das am Speicherplatz 27 anzutreffende Digitalwort ausgewählt wird,, daß ferner die Makro-Steuerbefehlszahl auf dem Wert 2 bleibt, daß die Leseadresse des Datenspeichers A für jede der (R - l) Taktzeiten c. p. jeweils einmal erhöht wird und daß die Leseadresse des Koeffizientenspeichers auf der Bezeichnung des Speicherplatzes 101 für jede der genannten Taktzeiten beibehalten wird. Das Ergebnis der Durchführung des Befehls entsprechend dem digitalen Befehlswort des Speicherplatzes 26 ist es also, daß die übrigen Tastungen, welche zu dem ersten und dem zweiten Radarecho gehören, in gleicher Weise und wie in dem Datenflußplan nach Figur 17 aufgezeichnet verarbeitet werden.
Das Digitalwort am Speicherplatz 27 legt fest, daß für die nächste Taktzeit das Digitalwort vom Speicherplatz 24 auszuwählen ist und daß die Digitalwörter 24, 25 und 26 in der oben bereits beschriebenen Weise aufeinanderfolgen, bis das Digitalwort am Speicherplatz 27 insgesamt N mal ausgewählt worden ist.
Aus der vorstehenden Erläuterung zweier Beispiele einer "Pipeline" -Signalverarbeitung erkennt man, daß die hier vorgeschlagene Signalverarbeitungseinriohtung nicht auf die Vollendung eines Signalverarbeitungsvorgangs warten muß, bevor der nächste Signalverarbeitungsvorgang begonnen wird, da eine Makro-Steuerbefehlszahl, die bestimmten Daten zugeordnet ist, diesen Daten auf der Seite der Steuereinheit durch die Steuerstufen folgt, während die Daten durch die Signalverarbeitungsstufen laufen.
Aus den obigen Ausführungen ergibt sich, daß das hier angegebene Konstruktionsprinzip auch auf andere Ausführungsformen anwendbar ist. Beispielsweise können zusätzliche Gruppen von Digitalwörtern in die Speicher eingegeben werden, um andere Signalverarbeitungsfunktionen durchführen zu können, so unter anderem eine Monopulsausrichtung und Eichung oder die Einhaltung einer mittleren Palsohalarmquote. Dazu sind entsprechende zusätzliche
609819/1036
Makro-Steuerbefehlszahlen erforderlich, wobei die den Signalverarbeitungsstufen angehörenden Auswahleinrichtungen, die Dekodierungsschaltungen und die Programmsteuereinrichtung so abzuwandeln sind, daß sie auf die zusätzlichen Makro-Steuerbefehlszahlen ansprechen. Ein Beispiel einer Monopuls-Ausriohtungseinstellung, bei welcher die hier vorgeschlagene Signalverarbeitungseinrichtung verwendbar ist, ist an anderer Stelle vorgeschlagen worden.
509819/10 36

Claims (9)

  1. Patentansprüche
    \ly Signalverarbeitungseinrichtung, insbesondere für digitale Datenverarbeitungssysteme, gekennzeichnet durch eine Recheneinheit (14) mit mehreren, in Reihe geschalteten Signalverarbeitungsstufen sowie durch eine Steuervorrichtung (12) mit einer entsprechenden Anzahl von in Reihe geschalteten Steuerstufen, welche jeweils mit einer zugehörigen der Signalverarbeitungsstufen verbunden (32, 42, 46) sind (Figur l).
  2. 2. Einrichtung nach Anspruch 1, gekennzeichnet durch eine Datenauf nähme einrichtung zum Empfang digitaler Datensignale und zu deren Ankopplung an einen Eingang (62) der in Reihe geschalteten Signalverarbeitungsstufen, ferner durch Speichermittel (lO) zum Einspeichern einer Gruppe von Befehlssignalen, mit Wähleinrichtungen (24, 28) zum Wählen eines der gespeicherten Befehlssignale sowie durch synchron mit den Speichermitteln betriebene Koppeleinrichtungen zum Zuleiten des jeweils ausgewählten Befehlssignales zu einem Eingang der in Reihe geschalteten Steuerstufen.
  3. 3. Einrichtung nach Anspruch 2, dadurch gekennzeichnet, daß jede der Signalverarbeitungsstufen eine Auswahleinrichtung (48, 74, 98) und Signalverarbeitungselemente enthält, wobei die Auswahleinrichtungen jeweils auf ihnen zugeführte (32, 42, 46) Befehlssignale in der Weise ansprechen, daß die der betreffenden Signalverarbeitungsstufe zugeführten (62, 64, 68; 84, 86, 88; 100, 102) Daten entsprechend dem jeweiligen Befehlssignal durch ausgewählte der Signalverarbeitungselemente geführt werden.
    - 43 -
    509819/1036
  4. 4. Einrichtung nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß Schalt- und Synchronisationsmittel (34, 36, 38, 50, 52, 54, 56, 58, 76, 7&0 vorgesehen sind, welche digitale Datensignale von einer Signalverarbeitungsstufe zur nächsten Signalverarbeitungsstufe synchron mit dem Übergang eines Befehlssignals von einer Steuerstufe zur nächsten Steuerstufe weiterleiten (Figur l).
  5. 5. Einrichtung nach einem der Ansprüche 1 bis 4, gekennzeichnet durch Datenspeichermittel zur selektiven Speicherung digitaler Datensignale vom Ausgang einer Signalverarbeitungsstufe und zur Abgabe gespeicherter digitaler Datensignale an den Eingang der nachfolgenden Signa!Verarbeitungsstufen.
  6. 6. Einrichtung nach einem der Ansprüche 2 bis 5, dadurch gekennzeichnet, daß die Wähleinrichtungen (24, 28) die Befehlssignale mit einem bestimmten Zeittakt (CLCK) auswählen und daß die digitalen Befehlssignale mit diesem Zeittakt synchronisiert durch die Steuerstufen geführt werden, derart, daß die jeweils zugehörigen Signalverarbeitungsstufen entsprechend dem gewählten digitalen Befehlssignal der Reihe nach gesteuert werden.
  7. 7. Einrichtung nach einem der Ansprüche 3 bis 6, dadurch gekennzeichnet, daß die Auswahleinrichtungen (48, 74, 98) so ausgebildet sind, daß sie bestimmte ihrer Dateneingänge (62, 64, 68; 84, 86, 88; 100, 102) abhängig von den von den Steuerstufen zugeführten Befehlssignalen mit bestimmten ihrer Ausgänge (70, 72; 90, 92, 94, 96; 104, 106, 107) verbinden und daß
    mindestens eine Signalverarbeitungsstufe
    eine Signalverarbeitungselemente bzw. die Signalverarbeitungselemente enthaltende Recheneinrichtung (80, 82) aufweist.
  8. 8. Einrichtung nach Anspruch 7, daduroh gekennzeichnet, daß eine Signalverarbeitungsstufe eine Schaltung zur komplexen Multiplikation enthält, die zwischen die Ausgänge der Auswahleinrichtung
    - 44 -
    5 0 9 8 1 9/1036
    2451992
    (48) dieser Signalverarbeitungsstufe und die Eingänge der Auswahleinrichtung (7^) der nächstfolgenden Signalverarbeitungsstufe gelegt ist.
  9. 9. Einrichtung nach Anspruch 8, dadurch gekennzeichnet, daß die genannte, nächstfolgende Signalverarbeitungsstufe eine Schaltung zur komplexen Addition (SO) und eine Schaltung zur komplexen Subtraktion (82) als Signalverarbeitungselemente enthält.
    509819/1036
DE19742451982 1973-11-02 1974-11-02 Signalverarbeitungseinrichtung, insbesondere fuer digitale datenverarbeitungssysteme Granted DE2451982A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US412070A US3875391A (en) 1973-11-02 1973-11-02 Pipeline signal processor

Publications (2)

Publication Number Publication Date
DE2451982A1 true DE2451982A1 (de) 1975-05-07
DE2451982C2 DE2451982C2 (de) 1987-12-10

Family

ID=23631473

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19742451982 Granted DE2451982A1 (de) 1973-11-02 1974-11-02 Signalverarbeitungseinrichtung, insbesondere fuer digitale datenverarbeitungssysteme

Country Status (5)

Country Link
US (1) US3875391A (de)
DE (1) DE2451982A1 (de)
FR (1) FR2250155B1 (de)
GB (1) GB1484365A (de)
IT (1) IT1021988B (de)

Families Citing this family (115)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0576749B1 (de) * 1992-06-30 1999-06-02 Discovision Associates Datenpipelinesystem
US4156910A (en) * 1974-02-28 1979-05-29 Burroughs Corporation Nested data structures in a data driven digital data processor
US4156908A (en) * 1974-02-28 1979-05-29 Burroughs Corporation Cursive mechanism in a data driven digital data processor
US4156909A (en) * 1974-02-28 1979-05-29 Burroughs Corporation Structured data files in a data driven digital data processor
US4156903A (en) * 1974-02-28 1979-05-29 Burroughs Corporation Data driven digital data processor
US4025771A (en) * 1974-03-25 1977-05-24 Hughes Aircraft Company Pipe line high speed signal processor
US3978454A (en) * 1974-06-20 1976-08-31 Westinghouse Electric Corporation System and method for programmable sequence control
IT1016854B (it) * 1974-08-21 1977-06-20 Olivetti & Co Spa Calcolatore elettronico di elabora zione dati
US4136383A (en) * 1974-10-01 1979-01-23 Nippon Telegraph And Telephone Public Corporation Microprogrammed, multipurpose processor having controllable execution speed
JPS5193138A (en) * 1975-02-12 1976-08-16 Johoshorisochini okeru kyotsujohono densohoshiki
CA1059639A (en) * 1975-03-26 1979-07-31 Garvin W. Patterson Instruction look ahead having prefetch concurrency and pipe line features
US3997771A (en) * 1975-05-05 1976-12-14 Honeywell Inc. Apparatus and method for performing an arithmetic operation and multibit shift
US4041461A (en) * 1975-07-25 1977-08-09 International Business Machines Corporation Signal analyzer system
US4021783A (en) * 1975-09-25 1977-05-03 Reliance Electric Company Programmable controller
FR2326743A1 (fr) * 1975-10-02 1977-04-29 Thomson Csf Calculateur de transformee de fourier discrete
JPS5245232A (en) * 1975-10-08 1977-04-09 Hitachi Ltd Micro program modification circuit
US4034354A (en) * 1975-11-21 1977-07-05 The Bendix Corporation Programmable interface controller for numerical machine systems
GB1506972A (en) * 1976-02-06 1978-04-12 Int Computers Ltd Data processing systems
US4128880A (en) * 1976-06-30 1978-12-05 Cray Research, Inc. Computer vector register processing
GB1527289A (en) * 1976-08-17 1978-10-04 Int Computers Ltd Data processing systems
DE2717374C2 (de) * 1977-04-20 1985-06-20 Hughes Aircraft Co., Culver City, Calif. Datenverarbeitungsanlage
GB1564088A (en) * 1977-04-26 1980-04-02 Plastkarosser Ab Vehicle bodies
US4199811A (en) * 1977-09-02 1980-04-22 Sperry Corporation Microprogrammable computer utilizing concurrently operating processors
US4210960A (en) * 1977-09-02 1980-07-01 Sperry Corporation Digital computer with overlapped operation utilizing conditional control to minimize time losses
US4227247A (en) * 1977-10-12 1980-10-07 Eaton Corporation Integrated circuit controller programmable with unidirectional-logic instructions representative of sequential wire nodes and circuit elements of a ladder diagram
JPS5466048A (en) * 1977-11-07 1979-05-28 Hitachi Ltd Information processor
US4228497A (en) * 1977-11-17 1980-10-14 Burroughs Corporation Template micromemory structure for a pipelined microprogrammable data processing system
DE2849807C2 (de) * 1977-11-17 1983-08-18 Nippon Electric Co., Ltd., Tokyo Radar zur Feststellung bewegter Ziele
US4159519A (en) * 1977-11-21 1979-06-26 Burroughs Corporation Template family interfacing structure for providing a sequence of microinstructions to a pipelined microprogrammable data processing system
US4161026A (en) * 1977-11-22 1979-07-10 Honeywell Information Systems Inc. Hardware controlled transfers to microprogram control apparatus and return via microinstruction restart codes
US4156875A (en) * 1978-03-13 1979-05-29 Raytheon Company Range gate generator with velocity aiding
US4208632A (en) * 1978-06-30 1980-06-17 Raytheon Company Radar receiver
JPS6024985B2 (ja) * 1978-08-31 1985-06-15 富士通株式会社 デ−タ処理方式
US4225920A (en) * 1978-09-11 1980-09-30 Burroughs Corporation Operator independent template control architecture
US4541048A (en) * 1978-10-06 1985-09-10 Hughes Aircraft Company Modular programmable signal processor
WO1980000758A1 (en) * 1978-10-06 1980-04-17 Hughes Aircraft Co Modular programmable signal processor
US4181976A (en) * 1978-10-10 1980-01-01 Raytheon Company Bit reversing apparatus
US4360868A (en) * 1978-12-06 1982-11-23 Data General Corporation Instruction prefetch means having first and second register for storing and providing a current PC while generating a next PC
US4291387A (en) * 1979-03-05 1981-09-22 Westinghouse Electric Corp. Analog to digital conversion weighting apparatus
US4253147A (en) * 1979-04-09 1981-02-24 Rockwell International Corporation Memory unit with pipelined cycle of operations
JPS5621242A (en) * 1979-07-28 1981-02-27 Fujitsu Ltd Pipeline control method for computer operation
US4298936A (en) * 1979-11-15 1981-11-03 Analogic Corporation Array Processor
US4598358A (en) * 1980-02-11 1986-07-01 At&T Bell Laboratories Pipelined digital signal processor using a common data and control bus
US4539635A (en) * 1980-02-11 1985-09-03 At&T Bell Laboratories Pipelined digital processor arranged for conditional operation
JPS6057090B2 (ja) * 1980-09-19 1985-12-13 株式会社日立製作所 データ記憶装置およびそれを用いた処理装置
US4502111A (en) * 1981-05-29 1985-02-26 Harris Corporation Token generator
US4399507A (en) * 1981-06-30 1983-08-16 Ibm Corporation Instruction address stack in the data memory of an instruction-pipelined processor
US4488255A (en) * 1981-10-22 1984-12-11 International Telephone And Telegraph Corporation Processing register apparatus for use in digital signal processing systems
US4594653A (en) * 1981-10-22 1986-06-10 Nippon Electric Co., Ltd. Data processing machine suitable for high-speed processing
JPS58129550A (ja) * 1982-01-27 1983-08-02 Toshiba Corp 演算制御装置
US4454589A (en) * 1982-03-12 1984-06-12 The Unite States of America as represented by the Secretary of the Air Force Programmable arithmetic logic unit
JPS592143A (ja) * 1982-06-29 1984-01-07 Hitachi Ltd 情報処理装置
US4499466A (en) * 1982-07-01 1985-02-12 Raytheon Company Method of producing velocity-aided range gates
JPS5922165A (ja) * 1982-07-28 1984-02-04 Nippon Telegr & Teleph Corp <Ntt> アドレス制御回路
JPS5930156A (ja) * 1982-08-09 1984-02-17 Sharp Corp マイクロコンピユ−タシステム
US4652882A (en) * 1982-09-30 1987-03-24 Raytheon Company Receiver with wide dynamic range
US4627026A (en) * 1982-10-21 1986-12-02 I.R.C.A.M. (Institut De Recherche Et De Coordination Accoustique/Misique Digital real-time signal processor
US4613935A (en) * 1983-02-02 1986-09-23 Couleur John F Method and apparatus for pipe line processing with a single arithmetic logic unit
US4554629A (en) * 1983-02-22 1985-11-19 Smith Jr Winthrop W Programmable transform processor
US4661900A (en) * 1983-04-25 1987-04-28 Cray Research, Inc. Flexible chaining in vector processor with selective use of vector registers as operand and result registers
US4635188A (en) * 1983-07-29 1987-01-06 Hewlett-Packard Company Means for fast instruction decoding for a computer
US4618863A (en) * 1983-09-29 1986-10-21 Raytheon Company Continuous wave radar with ranging capability
US4620192A (en) * 1983-09-29 1986-10-28 Raytheon Company Continuous wave radar with ranging capability
US4720784A (en) * 1983-10-18 1988-01-19 Thiruvengadam Radhakrishnan Multicomputer network
US5093775A (en) * 1983-11-07 1992-03-03 Digital Equipment Corporation Microcode control system for digital data processing system
JPH0650512B2 (ja) * 1984-07-11 1994-06-29 日本電気株式会社 デ−タ処理装置
FR2568036B1 (fr) * 1984-07-20 1989-06-02 Thomson Csf Circuit de calcul
US4903227A (en) * 1984-10-17 1990-02-20 Mitsubishi Denki Kabushiki Kaisha Processor for digitized video having common bus for real time transfer of input and output video data
JPH0754461B2 (ja) * 1985-02-08 1995-06-07 株式会社日立製作所 情報処理装置
US4694416A (en) * 1985-02-25 1987-09-15 General Electric Company VLSI programmable digital signal processor
US4984189A (en) * 1985-04-03 1991-01-08 Nec Corporation Digital data processing circuit equipped with full bit string reverse control circuit and shifter to perform full or partial bit string reverse operation and data shift operation
CA1250667A (en) 1985-04-15 1989-02-28 Larry D. Larsen Branch control in a three phase pipelined signal processor
US4860249A (en) * 1985-10-04 1989-08-22 Saxpy Computer Corporation Multizone array processor implementing two sided zone buffers with each side being dynamically configured as a working or I/O side
US4754412A (en) * 1985-10-07 1988-06-28 Schlumberger Systems & Services, Inc. Arithmetic logic system using the output of a first alu to control the operation of a second alu
US5001665A (en) * 1986-06-26 1991-03-19 Motorola, Inc. Addressing technique for providing read, modify and write operations in a single data processing cycle with serpentine configured RAMs
US4811214A (en) * 1986-11-14 1989-03-07 Princeton University Multinode reconfigurable pipeline computer
DE3856219T2 (de) * 1987-06-05 1998-11-19 Mitsubishi Electric Corp Digitaler Signalprozessor mit Adress-Generator für den Zugriff von Daten aus einem Zweidirektionalen Bereich eines Datenspeichers
JPH0760388B2 (ja) * 1987-06-09 1995-06-28 三菱電機株式会社 パイプライン制御回路
US5034882A (en) * 1987-11-10 1991-07-23 Echelon Corporation Multiprocessor intelligent cell for a network which provides sensing, bidirectional communications and control
US5150469A (en) * 1988-12-12 1992-09-22 Digital Equipment Corporation System and method for processor pipeline control by selective signal deassertion
WO1990008362A2 (en) * 1989-01-13 1990-07-26 Vlsi Technology, Inc. Method for analyzing datapath elements
US5133069A (en) * 1989-01-13 1992-07-21 Vlsi Technology, Inc. Technique for placement of pipelining stages in multi-stage datapath elements with an automated circuit design system
US5212782A (en) * 1989-01-13 1993-05-18 Vlsi Technology, Inc. Automated method of inserting pipeline stages in a data path element to achieve a specified operating frequency
US5142638A (en) * 1989-02-07 1992-08-25 Cray Research, Inc. Apparatus for sharing memory in a multiprocessor system
US5251306A (en) * 1990-01-16 1993-10-05 Advanced Micro Devices, Inc. Apparatus for controlling execution of a program in a computing device
JP2580396B2 (ja) * 1991-01-31 1997-02-12 富士通株式会社 パイプラインにおける分岐命令制御方式
US5809270A (en) * 1992-06-30 1998-09-15 Discovision Associates Inverse quantizer
US6047112A (en) * 1992-06-30 2000-04-04 Discovision Associates Technique for initiating processing of a data stream of encoded video information
US5768561A (en) * 1992-06-30 1998-06-16 Discovision Associates Tokens-based adaptive video processing arrangement
US5784631A (en) * 1992-06-30 1998-07-21 Discovision Associates Huffman decoder
US6067417A (en) * 1992-06-30 2000-05-23 Discovision Associates Picture start token
US6330665B1 (en) 1992-06-30 2001-12-11 Discovision Associates Video parser
US6079009A (en) * 1992-06-30 2000-06-20 Discovision Associates Coding standard token in a system compromising a plurality of pipeline stages
US6112017A (en) * 1992-06-30 2000-08-29 Discovision Associates Pipeline processing machine having a plurality of reconfigurable processing stages interconnected by a two-wire interface bus
US7095783B1 (en) 1992-06-30 2006-08-22 Discovision Associates Multistandard video decoder and decompression system for processing encoded bit streams including start codes and methods relating thereto
US5835740A (en) * 1992-06-30 1998-11-10 Discovision Associates Data pipeline system and data encoding method
US5861894A (en) * 1993-06-24 1999-01-19 Discovision Associates Buffer manager
US5805914A (en) * 1993-06-24 1998-09-08 Discovision Associates Data pipeline system and data encoding method
US5519626A (en) * 1993-07-09 1996-05-21 Hewlett-Packard Company Method of dividing a pipelined stage into two stages in a computer-aided design system
US5443847A (en) * 1993-07-15 1995-08-22 West; Philip W. Specific detoxification of urushiol with manganese salts
US5706459A (en) * 1994-01-06 1998-01-06 Fujitsu Limited Processor having a variable number of stages in a pipeline
KR100186916B1 (ko) 1994-02-14 1999-05-01 모리시다 요이치 신호처리장치
US5559975A (en) 1994-06-01 1996-09-24 Advanced Micro Devices, Inc. Program counter update mechanism
US5740460A (en) * 1994-07-29 1998-04-14 Discovision Associates Arrangement for processing packetized data
US6154829A (en) * 1997-10-20 2000-11-28 Matsushita Electric Industrial Co., Ltd. Cascaded arithmetic pipeline data processor
US6044460A (en) * 1998-01-16 2000-03-28 Lsi Logic Corporation System and method for PC-relative address generation in a microprocessor with a pipeline architecture
TW360798B (en) * 1998-05-15 1999-06-11 Chung Shan Inst Of Science Monolithic radar signal processing chip
US6263424B1 (en) * 1998-08-03 2001-07-17 Rise Technology Company Execution of data dependent arithmetic instructions in multi-pipeline processors
TWI226015B (en) * 1999-08-31 2005-01-01 Matsushita Electric Ind Co Ltd Digital signal processor and control method of the same
US6633969B1 (en) 2000-08-11 2003-10-14 Lsi Logic Corporation Instruction translation system and method achieving single-cycle translation of variable-length MIPS16 instructions
AU2002231756A1 (en) 2001-02-22 2002-09-24 International Business Machines Corporation Controlling the creation of process instances in workflow management systems
US7493470B1 (en) * 2001-12-07 2009-02-17 Arc International, Plc Processor apparatus and methods optimized for control applications
WO2004010286A2 (en) * 2002-07-23 2004-01-29 Gatechange Technologies, Inc. Self-configuring processing element
AU2003254126A1 (en) * 2002-07-23 2004-02-09 Gatechance Technologies Inc Pipelined reconfigurable dynamic instruciton set processor
US11504304B2 (en) 2017-03-16 2022-11-22 James R. Glidewell Dental Ceramics, Inc. Method for enhancing optical properties in ceramics having applications in dental restorations

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3346851A (en) * 1964-07-08 1967-10-10 Control Data Corp Simultaneous multiprocessing computer system
US3544973A (en) * 1968-03-13 1970-12-01 Westinghouse Electric Corp Variable structure computer
US3588460A (en) * 1968-07-01 1971-06-28 Bell Telephone Labor Inc Fast fourier transform processor

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3771138A (en) * 1971-08-31 1973-11-06 Ibm Apparatus and method for serializing instructions from two independent instruction streams
US3771141A (en) * 1971-11-08 1973-11-06 Culler Harrison Inc Data processor with parallel operations per instruction
US3787673A (en) * 1972-04-28 1974-01-22 Texas Instruments Inc Pipelined high speed arithmetic unit

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3346851A (en) * 1964-07-08 1967-10-10 Control Data Corp Simultaneous multiprocessing computer system
US3544973A (en) * 1968-03-13 1970-12-01 Westinghouse Electric Corp Variable structure computer
US3588460A (en) * 1968-07-01 1971-06-28 Bell Telephone Labor Inc Fast fourier transform processor

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
IEEE Transactions on Audio and Electroacoustics, Vol. AU-21, No. 1, 01. Feb. 1973, PP.5-16 *
Lexikon der Datenverarbeitung, Moderne Industrie, 1969, S. 458 *

Also Published As

Publication number Publication date
GB1484365A (en) 1977-09-01
FR2250155B1 (de) 1979-07-27
FR2250155A1 (de) 1975-05-30
US3875391A (en) 1975-04-01
IT1021988B (it) 1978-02-20
DE2451982C2 (de) 1987-12-10

Similar Documents

Publication Publication Date Title
DE2451982A1 (de) Signalverarbeitungseinrichtung, insbesondere fuer digitale datenverarbeitungssysteme
EP0115609B1 (de) Schaltungsanordnung zur Adressierung der Speicher mehrerer datenverarbeitender Einrichtungen in einem Mehrprozesssorsystem
DE2851519A1 (de) Anordnung zur erzeugung von taktimpulsen
DE3044792A1 (de) Elektronisches multiprozessor-system zur behandlung digitaler und analoger daten
DE2616038A1 (de) Verfahren und geraet zur adressierung eines pufferspeichers in einem durchgangsamt fuer synchrone datensignale
DE3427669C2 (de) Signalverarbeitungsschaltung
DE2133638C3 (de) Verfahren zum Betrieb eines lernfähigen Systems aus in Kaskade geschalteten, zur nicht linearen Datenverarbeitung geeigneten lernfähigen Datenverarbeitungseinheiten
DE2358009A1 (de) Digitalsignalgenerator
DE1805992C3 (de) Einrichtung zur Adressierung von Zwischenspeichern beim Sortieren/Mischen von vorsortierten Datenfolgen
DE2617485A1 (de) Verfahren und schaltungsanordnung zur abarbeitung von mikrobefehlsfolgen in datenverarbeitungsanlagen
DE2821421A1 (de) Umwandelndes abtast-anzeige-system
DE2625840A1 (de) Radaranzeigesystem
DE2461651B2 (de) Zählvorrichtung zum Zählen von Mustern
DE1296428B (de) Einrichtung zur Ermittlung von Speicheradressen aus Schluesselwoertern
DE2354769B2 (de) Verfahren und anordnung zur quantitativen auswertung der objekte eines nach einem rasterverfahren aufgenommenen bildes
DE3100934A1 (de) Verfahren zur erzeugung einer seriellen tastenimpulsinformation mit einer ersten abtastwiederholfrequenz in abhaengigkeit von einer asynchron mit einer zweiten abtastwiederholfrequenz erzeugten seriellen multiplex-tasten-impulsformation sowie schnittstelleneinrichtung zur durchfuehrung des verfahrens
DE3640355A1 (de) Verfahren zur bestimmung des zeitlichen verlaufs eines sprachparameters und anordnung zur durchfuehrung des verfahrens
DE2234982A1 (de) Expanderschaltung fuer ein programmierbares steuergeraet
DE2657430A1 (de) Einrichtung zum synthetisieren der menschlichen sprache
DE19531635C1 (de) Ordnungsverfahren für Zugehörigkeitsfunktionswerte lingustischer Eingangswerte in einem Fuzzy-Logic-Prozessor und Anordnungen zu deren Durchführung
DE2314070C3 (de) Verfahren und Schaltungsanordnung zum Erstellen der Einträge eines Kettungslistenspeichers in einem Verfahren und einer Schaltungsanordnung zum Durchfuhren von sequentiell ablaufenden Eingabe-/Ausgabeoperationen bei einer mit virtueller Adressierung arbeitenden Datenverarbeitungsanlage
DE2548418C2 (de) Einrichtung zur Durchfährung der schnellen Fouriertransformation bei einem Puls-Doppler-Radarempfänger
DE2835527C2 (de)
CH632861A5 (de) Anordnung zur aufzweigung eines informationsflusses.
DE2754038C3 (de) Verfahren zum Verdichten binärer Bilddaten

Legal Events

Date Code Title Description
OD Request for examination
D2 Grant after examination
8364 No opposition during term of opposition