CH632861A5 - Anordnung zur aufzweigung eines informationsflusses. - Google Patents

Anordnung zur aufzweigung eines informationsflusses. Download PDF

Info

Publication number
CH632861A5
CH632861A5 CH411378A CH411378A CH632861A5 CH 632861 A5 CH632861 A5 CH 632861A5 CH 411378 A CH411378 A CH 411378A CH 411378 A CH411378 A CH 411378A CH 632861 A5 CH632861 A5 CH 632861A5
Authority
CH
Switzerland
Prior art keywords
information
word
register
flow
address
Prior art date
Application number
CH411378A
Other languages
English (en)
Inventor
Oleg Avsan
Nils Karl Isaksson
Original Assignee
Ericsson Telefon Ab L M
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ericsson Telefon Ab L M filed Critical Ericsson Telefon Ab L M
Publication of CH632861A5 publication Critical patent/CH632861A5/de

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00Arrangements for program control, e.g. control units
    • G06F9/06Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/22Microcontrol or microprogram arrangements
    • G06F9/28Enhancement of operational speed, e.g. by using several microcontrol devices operating in parallel

Landscapes

  • Engineering & Computer Science (AREA)
  • Software Systems (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Executing Machine-Instructions (AREA)
  • Advance Control (AREA)
  • Use Of Switch Circuits For Exchanges And Methods Of Control Of Multiplex Exchanges (AREA)
  • Computer And Data Communications (AREA)
  • Complex Calculations (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)
  • Train Traffic Observation, Control, And Security (AREA)
  • Electric Propulsion And Braking For Vehicles (AREA)

Description

Die Erfindung betrifft eine Anordnung zur Aufzweigung 55 Länge der Informationswörter (d. h. die Anzahl von Bits in den eines ankommenden Informationsflusses in abgehende Teilin- Binärwörtern) und die Aufzweigungsstruktur richtig aufeinan-formationsflüsse, wobei der gemäss dem Pipeline-Prinzip der abgestimmt sind.
ankommende Informationsfluss Binärwörter enthält, die zur Bei der Durchführung einer Befehlssequenz, die aus einem
Steuerung im Nachrichtenvermittlungssystem verwendet wer- Befehlsspeicher ausgelesen wird, ist es bekannt, jedes Befehls-den, wobei die Wörter in Bitgruppen unterteilt sind und durch 60 wort in ein Operationsfeld bzw. ein Formatfeld und ein variab-einen ersten Informationsflussgenerator mit einer Frequenz les Feld zu unterteilen. Durch Dekodieren des Operationsfel-erzeugt werden, die durch Taktimpulse erhalten wird, die aus des werden direkte Befehle erhalten, auf welche Weise das einer Taktimpulsquelle übertragen werden. Ein derartiges variable Feld verwendet werden soll, wobei eine oder mehrere
Informationsübertragungsprinzip ist allgemein bekannt, bei- Flussaufzweigungen neben dem Dekoderzweig zur Verfügung spielsweise aus dem Artikel «Large Scale Systems Architectu- 65 gestellt sind. Wenn das «Pipeline»-Prinzip angewandt wird, so res» (Aufbau von in grossem Massstab angelegten Systemen) benötigt jede Information, die zwischen zwei «Pipeline»-Akti-von J. R. Douglas, veröffentlicht in «Report 23», 1975, von Info- vierungspunkten voranschreitet, eine Taktperiode, wie bereits tech, England; dort ist auch das Pipeline-Prinzip erläutert. erwähnt, und es ist nichts dadurch zu gewinnen, dass lange
632861
Befehlswörter verwendet werden, die eine reichhaltige Information enthalten und die aus dem Befehlsspeicher jeweils einzeln pro Taktperiode ausgelesen werden, wenn der Aufzwei-gungsvorgang dann bis zu zwei oder mehr Perioden benötigt, während deren der darauffolgende Befehl nicht zu der Auf-zweigungsanordnung übertragen werden kann. Es ist bekannt, derartige Datenverarbeitungsprobleme entweder dadurch zu lösen, dass eine Überlappung bei der Durchführung von nacheinander ausgelesenen Befehlen oder Teilen eines Befehls vorgesehen wird (wenn der Steuervorgang selbst eine derartige Überlappung zulässt) oder aber durch Pufferspeicherung von Informationen, die bei der Ausführung erhalten werden (wenn der Steuervorgang eine sofortige Überlappung nicht zulässt). Das erläuterte Problem im Zusammenhang mit der Anwendung des «Pipeiine»-Prinzips ist von J. Seil im Artikel «Microprogramming in the Hewlett-Packard 3000» (Mikroprogram-mierung mit dem Hewlett-Packard 3000) beschrieben, der ebenfalls im genannten Infotech-Report 23 enthalten ist. In diesem Artikel ist auch eine Abzweigungstechnik im Zusammenhang mit der Befehlsdurchführung beschrieben, die auf zwei nacheinander angeordneten Befehlswortregistern nach dem «Pipeline»-Prinzip basiert.
Aufgabe der Erfindung ist es, eine Aufzweigungsanordnung zu schaffen, bei der die oben beschriebenen Schwierigkeiten nicht auftreten.
Diese Aufgabe wird durch eine Aufzweigungsanordnung der eingangs beschriebenen Art gelöst, die gemäss der Erfindung gekennzeichnet ist durch einen zweiten Informationsflussgenerator, der von der Taktimpulsquelle gesteuert wird jeweils mit einem Aktivierungseingang A versehen sind. Es wird angenommen, dass die Aufzweigung B1 nur die Bitgruppe Bl-8 über das Bitgruppenregister BRI überträgt, und dass die Aufzweigungen B2-B4 ganze Wörter über die Wortregister s BR2-BR4 übertragen. Die Übertragungen werden nach dem «Pipeline»-Prinzip mittels Taktimpulsen aus der Taktimpulsquelle CL durchgeführt, d. h. die Aufzweigungen benötigen jeweils eine Taktperiode. Es wird jedoch nur das Bitgruppenregister BRI direkt durch die Taktimpulsquelle aktiviert, so dass 10 alle Bitgruppen Bl-8 des Informationsflusses an der Aufzweigung B1 ankommen. Die Aktivierungseingänge dieser Wortregister BR2 bis BR4 sind jeweils mit einer Blockierungseinrichtung AND1-AND3 verbunden, welche eine logische UND-Funktion zwischen den Taktimpulsen und einer Aufzweigungs-15 information bil—bi3 ausführen, die von einem zweiten Informationsflussgenerator IFG2 mit einer Frequenz erzeugt wird, die aus der Taktimpulsquelle erhalten wird. Wenn beispielsweise die Aufzweigungsinformation bi3 durch einen logischen «0»-Zustand gebildet ist, die an der Blockiereinrichtung AND3 20 während derselben Taktperiode wartet, während der ein Wort des Informationsflusses am Eingang des Wortregisters BR4 wartet, so wird dieses Wort zunächst aus der Aufzweigung in den Flusszweig B4 ausgeschlossen, und ferner erhält dasjenige Wort, das zuvor in dem Wortregister BR4 gespeichert wurde, 25 eine verlängerte Dauer in der Flussaufzweigung B4. Nur die Blockiervorrichtung AND3 ist direkt mit dem zweiten Informationsflussgenerator verbunden, während die Blockiereinrichtungen AND1 und AND2 die Aufzweigungsinformation bil und bi2 über Aufzweigungsinformationsregister BIR1 und zur Erzeugung einer binären Aufzweigungsinformation, die für 3o BIR2 empfangen, die jeweils mit einem Aktivierungseingang A jedes Binärwort und jede Bitgruppe bestimmt, in welchen Teil- versehen sind. Das erwähnte Aufzweigungsinformationsregi-informationsfluss dieses Wort und diese Bitgruppe aufgezweigt ster BIR1 wird durch alle Taktimpulse aktiviert, während der werden soll, und durch Wortregister bzw. Bitgruppenregister, Aktivierungseingang des Aufzweigungsinformationsregisters deren Informationseingänge mit dem ersten Informationsfluss- BIR2 in derselben Weise gesteuert wird wie die erwähnten generator verbunden sind und deren Informationsausgänge 35 Wortregister BR2-BR4, d. h. über eine zugeordnete Blockierungseinrichtung. Die Verwendung der Blockierungsvorrich-tung AND2, die mit dem Ausgang des Aufzweigungsinforma-tionsregisters BIR2 verbunden ist, wird dann natürlich nicht zugelassen. Entsprechend Fig. 1 wird die Blockierungseinrich-40 tung AND1 gleichzeitig dazu verwendet, die Dauer eines Wortes zu verlängern, das in den Flusszweig B2 abgezweigt wird, und ebenfalls um eine Aufzweigungsinformation bi2 zu verlängern, um die Aufzweigung B3 zu steuern. Konstruktionsmässig ist es möglich, das Bitgruppenregister BRI mit dem Aufzwei-45 gungsinformationsregister BIR1 zu kombinieren und das Wortregister BR2 mit dem Aufzweigungsinformationsregister BIR2 zu kombinieren, weil deren jeweilige Aktivierungseingänge direkt untereinander verbunden sind.
Funktionsmässig ermöglicht die erfindungsgemässe Anord-50 nung eine grosse Anzahl von Möglichkeiten zur Informations-aufzweigung, die nach herkömmlichen Aufzweigungsprinzi-pien mehr Zeit und mehr Bauelemente erfordern würden. Nach dem «Pipeline»-Prinzip verursacht ein Aufzweigungsinforma-tionsregister eine Verzögerung, bevor eine von dem anderen jeweils den Punkt bilden, wo ein Teilinformationsfluss seinen Ursprung nimmt, wobei die Wort- bzw. Bitgruppenregister, zu denen nur ein Teil des ankommenden Informationsflusses aufgezweigt wird, Aktivierungseingänge aufweisen, die mit je einer Blockierungseinrichtung verbunden sind, und zwar jeweils zum Blockieren der Taktimpulse in Abhängigkeit von der zu dem jeweiligen Teilinformationsfluss gehörenden Aufzweigungsinformation.
Durch die Erfindung wird also eine Aufzweigungsanordnung geschaffen, die auf parallel angeordneten Wortregistern bzw. Bitgruppenregistern beruht und durch die die oben beschriebenen Überlappungen bei der Ausführung und Pufferspeicherungen von Information neben einer wirkungsvollen Aufzweigung eines Informationsflusses erreicht werden, ohne zu viele Taktperioden und zu lange Wörter zu benutzen und ohne überflüssigen Einsatz von Bauteilen.
Weitere Merkmale und Zweckmässigkeiten von Ausführungsbeispielen der Erfindung ergeben sich aus der Beschreibung anhand der Figuren. Von den Figuren zeigen:
Fig. 1 eine Darstellung des Hauptprinzips der Anordnung ir 55 Informationsflussgenerator erzeugte Aufzweigungsinforma-
Form eines Diagramms;
Fig. 2 eine Tabelle;
Fig. 3 eine Ausführungsform der Anordnung und
Fig. 4 eine Tabelle, die eine Befehlssequenz mit einem angeknüpften Sprung betrifft.
In Fig. 1 ist ein erster Informationsfluss-Generator IFG1 gezeigt, beispielsweise ein Mikroprogrammgenerator, der einen Informationsfluss mit einer Frequenz erzeugt, die aus einer Taktimpulsquelle CL erhalten wird, wobei dieser Fluss aus Binärwörtern besteht, die in Bitgruppen bl-8 und b9-12 unterteilt sind. Der Informationsfluss ist aufgezweigt in vier auslaufende Teilinformationsflüsse B1-B4, und zwar mittels vier Wortregistern bzw. Bitgruppenregistern BR1-BR4, die tion die zugeordnete Blockiereinrichtung erreicht. Diese Verzögerung von einer Taktperiode ermöglicht manchmal eine vorteilhafte Zeitanpassung der Aufzweigungsinformation an den Informationsfluss, der aus dem ersten Informationsfluss-60 generator stammt, wie nachstehend beschrieben wird.
Die Aufzweigungsmöglichkeiten, die durch die in Fig. 1 gezeigte Anordnung geschaffen werden, werden unter Bezugnahme auf Fig. 2 weiter erläutert, die eine Tabelle zeigt, deren aufeinanderfolgende Zeilen Zustände während aufeinanderfol-65 gender Taktperioden wiedergeben. Es wird angenommen, dass der erste Informationsflussgenerator IFG1 aufeinanderfolgende Worte erzeugt, die mit 10,11,12 usw. bezeichnet sind, und dass der zweite Informationsflussgenerator synchron dazu
632 861 4
logische «0»- und «1 »-Zustände als Aufzweigungsinformation Ausgänge mit den Flussaufzweigungen B2B und B5 verbunden bil, bi2 und bi3 erzeugt. Das Zeichen «x» bedeutet, dass der sind, und mit einem Befehlsregister IR, dessen Aktivierungsein-jeweilige Zustand «0» oder «1» sein kann, ohne dass das Auf- gang mit einer Blockiereinrichtung AND5 und dessen Ausgang zweigungsergebnis zu beeinflussen. Es wird erreicht, dass in mit der Flussaufzweigung B6 verbunden ist. Das erwähnte dem Aufzweigungsinformationsregister BIR1 bzw. BIR2 die s zweite Bitgruppenregister BRG2 enthält eine Position BIP1, Aufzweigungsinformation bi 1 bzw. bI2 gespeichert wird, die die eine erste Aufzweigungsinformation aus den Speicherele-von dem zweiten Flussgenerator während der vorhergehenden mentgruppen MEG empfängt und sie zu der Blockiereinrich-Taktperiode erzeugt wurde, wenn jedoch das Aufzweigungsin- tung AND5 sendet. Das erwähnte Befehlsregister IR enthält formationsregister BIR1 eine «0» enthält, so behält das Auf- eine Position BIP2, die eine zweite Aufzweigungsinformation zweigungsinformationsregister BIR2 seinen Zustand bei. Fig. 2 io aus den Speicherelementgruppen MEG empfängt und sie zu zeigt nicht, dass das Bitgruppenregister BRI nach Fig. 1 nur die der Blockiereinrichtung AND4 sendet. Ein Vergleich zwischen Bitgruppe bil -8 überträgt, sondern zeigt, dass die Aufzweigung Fig. 1 und 3 zeigt eine funktionsmässige Entsprechung zwi-in den Flusszweig Bl in einer kontinuierlichen Aufeinander- sehen Registern BIR1 + BRI und BGR 2 in Fig. 3, zwischen folge von Zahlen entsprechen dem «Pipeline»-Prinzip fortge- Registern BIR2 + BR2 in Fig. 1 und IR in Fig. 3, zwischen Regi-führt wird. Ferner wird erreicht, dass die Dauer der Wörter in 15 stern BR3 in Fig. 1 und BGR1 in Fig. 3 und zwischen den Blok-den Aufzweigungen B2, B3 bzw. B4 jeweils verlängert wird auf- kiereinrichtungen AND1 bzw. AND2 in Fig. 1 und AND5 bzw. grund eines «0»-Zustandes in dem Aufzweigungsinformations- AND4 in Fig. 3.
register BIR1 bzw. BIR2 bzw. der Aufzweigungsinformation Fig. 4 zeigt eine Tabelle, die anhand der Ausführungsform bi3, die direkt aus dem zweiten Flussgenerator herrührt. Um nach Fig. 3 zeigt, wie eine Speicherprogrammsteuerung die Aufzweigungssteuerung leichter verständlich zu machen, 20 erreicht wird, die die folgenden Adressierungssequenz enthält: enthält Fig. 2 einige Zuordnungssymbole. Beispielsweise ist eine erste Hauptsequenz, deren zwei letzte Befehle mit (46) und angegeben, dass die Dauer des mit 12 bezeichneten Wortes der (47) bezeichnet sind, wird durch zugeordnete Adressen 46 und Aufzweigung B2 aufgrund eines «0»-Zustandes des Aufzwei- 47 beendet. Eine zweite Hauptsequenz mit den Befehlen (20) gungsinformationsregisters BIR1 verlängert wird. bis (29) wird durch eine zugeordnete Anfangsadresse 20 und
Fig. 2 zeigt eine Ausführungsform der erfindungsgemässen 25 einige darauffolgende Adressenerhöhungen begonnen. Aufzweigungsanordnung, die zu dem Rechner eines durch ein Adresse 23 gehört zu einem Sprungbefehl (23), der eine Sprunggespeichertes Programm gesteuerten Systems gehört. Die adresse 90 enthält, zur Auswahl des Beginns einer Unterse-Speicherprogrammsteuerung enthält die Ausführung einer quenz, die die Befehle (90) bis (95) mit den zugeordneten Adres-Befehlssequenz, die in einer Befehlsspeicheranordnung gespei- sen 90-95 enthält. Die Adresse 24 gehört zu einem Rückkehrbechert ist. Es treten Haupt- und Untersequenzen mit Sprung- und 30 fehl (24), der eine Rückkehradresse 26 zur Auswahl des Befehls Wiederholungssprungbefehlen auf. Der erwähnte erste und (26) enthält, mit dem die zweite Hauptsequenz nach der Aus-zweite Flussgenerator ist gebildet aus Speicherelementgrup- führung der Untersequenz fortgeführt werden soll. Die zweite pen MEG zur Speicherung der genannten Befehlssequenz und Hauptsequenz wird vollständig durchgeführt mittels aufeinander Aufzweigungsinformation, die jedem Befehl zugeordnet ist. derfolgender Adressenerhöhungen bis Adresse 29. Eine dritte Die Speicherelementgruppen werden jeweils einzeln zum Aus- 35 Hauptsequenz wird mittels einer zugeordneten Anfangslesen mittels einer Adressierungseinheit AU adressiert, deren adresse 50 begonnen.
Adressenregister AR einen Aktivierungseingang aufweist, der Für die Zuordnung bezüglich der Adressierung und der mit einer Taktimpulsquelle CL verbunden ist. Die Adressen, die Speicherung eines Befehls und einer zugehörigen Aufzwei-über einen Dekoder DEC und die Speicherelementgruppen gungsinformation gilt das folgende: ein Zustand «0», der in der durch «Pipeline»-Taktsteuerung in die Befehlssequenz und die 40 Aufzweigungsinformationsposition BIP1 gespeichert wird, Aufzweigungsinformationssequenz umgesetzt werden, werden ergibt eine Verlängerung des Befehls, der gleichzeitig nach von dem Adressenregister über eine Gatterlogik GL empfan- dem «Pipeline»-Prinzip in dem Befehlsregister IR gespeichert gen, und zwar entweder aus einer ersten Einheit CP1, die in wird und zu der Aufzweigung B6 aufgezweigt wird, und eine dem Rechner enthalten ist, beispielsweise ein Datenspeicher, Verlängerung des Logikzustandes, der in der Aufzweigungsin-zur Auswahl des Anfangs einer Hauptsequenz, oder aus einem 45 formationsposition BIP2 zur Steuerung der Blockiereinrich-+1 -Addierer ADD, dessen Eingang mit dem Ausgang des tung AND4 gespeichert wird. Um einen Übergang zwischen
Adressenregisters verbunden ist, um aufeinanderfolgende den Hauptsequenzen ohne Taktperiodenverlust zu erreichen,
Adressen zu erreichen, oder aus einer Adressenflussaufzwei- wird ein Zustand «1» dem Steuereingang Cl der Adressie-gung BA zur Auswahl des Anfangs einer Untersequenz und rungseinheit mittels des vorletzten Befehls (46) bzw. (28) der desjenigen Befehls, mit dem die Hauptsequenz nach Durchfüh- 50 Hauptsequenzen zugeführt. Ferner sind diese Verbindungen rung der Untersequenz fortfährt. Die Steuereingänge Cl und derart getroffen, dass die Aufzweigungsinformationsposition C2 der erwähnten Gatterlogik sind mit einer Zweitbit-Aufzwei- BIP2 gemeinsam mit dem Sprungbefehl (23) und deren vorher-gung B2B verbunden. Wenn ein Zustand «1» dem Steuerein- gehendem Befehl (22) einen Zustand «1» erhält, damit die gang Cl bzw. C2 zugeführt wird, so wird das Adressenregister erwähnten Adressen 90 und 26 zu der Adressenflussaufzwei-mit dem erwähnten Rechnerteil CP1 bzw. der Adressenfluss- 55 gung BA aufzweigen, und derart, dass die Position BIP2 aufzweigung BA verbunden. Wenn beide Eingänge Cl und C2 gemeinsam mit dem Rückkehrbefehl (24) und den Befehlen (90) einen «0»-Zustand erhalten, so wird das Adressenregister mit bis (95) der Untersequenz einen Zustand «0» erhält, damit die dem erwähnten +1-Addierer ADD verbunden. Die aus den Rückkehradresse 26 pufferweise gespeichert wird. Um das Speicherelementgruppen ausgelesenen Befehlsequenzen wer- Adressenregister mit der Sprungadresse 90 bzw. mit der Rück-den aufgezweigt, und zwar neben den Aufzweigungen BA und 60 kehradresse 26 ohne Taktperiodenverlust zu speisen, wird ein B2B über weitere zwei Aufzweigungen B5 und B6, ferner zu Zustand « 1 » dem Steuereingang C2 der Adressierungseinheit weiteren Einheiten CP2 und CP3, die in dem Rechner enthalten mittels des Sprungbefehls (23) bzw. mittels des vorletzten sind. Befehls (94) der Untersequenz zugeführt. Zum leichteren Ver-
Die in Fig. 3 gezeigte Aufzweigungsanordnung enthält ein ständnis der Aufzweigungen, die durch die Ausführungsform erstes Bitgruppenregister BGR1, dessen Aktivierungseingang 65 nach Fig. 3 durchgeführt werden, enthält Fig. 4 einige Zuord-verbunden ist mit einer Blockiereinrichtung AND4, deren Aus- nungssymbole; beispielsweise ist angegeben, wie das Adressengang mit der Adressenflussaufzweigung BA verbunden ist, mit register die Rückkehradresse 26 auf der Adressenflussaufzwei-einem Bitgruppenregister BGR2, dessen Aktivierungseingang gung BA mittels eines Zustandes « 1 » des Steuereingangs C2 direkt mit der Taktimpulsquelle CL verbunden ist und dessen erhält.
G
2Blatt Zeichnungen

Claims (4)

  1. 632861 2
    PATENTANSPRÜCHE Wenn beispielsweise ein Nur-Lesespeicher mit willkürli-
    1. Anordnung in einem speicherprogrammierten Nachrich- chem Zugriff nach dem «Pipeline»-Prinzip betrieben wird, tenvermittlungssystem zur Aufzweigung eines ankommenden wobei dieser Speicher ein Adressenregister zum Speichern Informationsflusses in abgehende Teilinformationsflüsse, jeweils einer Adresse, eine Anzahl von adressierbaren wobei der gemäss dem Pipeline-Prinzip ankommende Informa- s Speicherelementgruppen zum Speichern von Binärwörtern tionsfluss Binärwörter enthält, die zur Steuerung im Nachrich- und ein Wortregister zum Speichern eines Wortes, das aus den tenvermittlungssystem verwendet werden, wobei die Wörter in Speicherelementgruppen mittels der zugehörigen Adresse aus-Bitgruppen unterteilt sind und durch einen ersten Informations- gelesen wird, so wird kurz bevor einer der Taktimpulse die flussgenerator mit einer Frequenz erzeugt werden, die durch Aktivierungseingänge des Adressenregisters und des Wortregi-Taktimpulse erhalten wird, die aus einer Taktimpulsquelle über-1<> sters aktiviert, der folgende Zustand erhalten: eine ankom-tragen werden, gekennzeichnet durch einen zweiten Informa- mende Adresse wartet am Informationseingang des Adressen-tionsflussgenerator (IFG2), der von der Taktimpulsquelle (CL) registers. In dem Adressenregister wird diej enige Adresse gesteuert wird zur Erzeugung einer binären Aufzweigungsin- gespeichert, die kurz vor dem vorhergehenden Taktimpuls am Formation (bi 1 -bi3), die für jedes Binärwort und jede Bitgruppe Informationseingang wartend bereitstand. Die registrierte ;bl-8, b9-12) bestimmt, in welchen Teilinformationsfluss 15 Adresse hat die zugehörige Speicherelementgruppe zum Aus-:B1-B4) dieses Wort und diese Bitgruppe aufgezweigt werden lesen aktiviert, so dass das zugehörige Binärwort am Informaseli, und durch Wortregister bzw. Bitgruppenregister (BRI - tionseingang des Wortregisters wartend bereitsteht. In dem BR4), deren Informationseingänge mit dem ersten Informa- Wortregister wird dasjenige Wort gespeichert, das kurz vor tionsflussgenerator (IFG1) verbunden sind und deren Informa- dem vorhergehenden Taktimpuls das zuvor ausgelesene Wort tionsausgänge jeweils den Punkt bilden, wo ein Teilinforma- 20 war. Das registrierte Wort aktiviert den Informationsausgang tionsfluss seinen Ursprung nimmt, wobei die Wort- bzw. Bit- des Wortregisters. Aufgrund des «Pipeline»-Prinzips wurde gruppenregister, zu denen nur ein Teil des ankommenden mittels j edes Taktimpulses eine neue Adresse in das Adressen-Informationsflusses aufgezweigt wird, Aktivierungseingänge register «gepumpt», und ein neu ausgelesenes Wort wird in das (A) aufweisen, die mit je einer Blockierungseinrichtung (AND1- Wortregister «gepumpt». Jede Informationsverarbeitung (bei AND3) verbunden sind, und zwar jeweils zum Blockieren der 25 dem Beispiel eine Änderung eines Adressenflusses in einem Taktimpulse in Abhängigkeit von der zu dem jeweiligen Teilin- Wortfluss), die in einem Informationsfluss enthalten ist, wobei formationsfluss gehörenden Aufzweigungsinformation. diese die Verarbeitung zwischen zwei Speichereinrichtungen
  2. 2. Anordnung nach Anspruch 1, dadurch gekennzeichnet, durchführt, die nacheinander in der Übertragungsrichtung dass sie eine Anzahl von Aufzweigungsinformationsregistern angeordnet sind (bei dieser Ausführungsform das Adressenre-(BIR1, BIR2) enthält, deren Informationseingänge mit dem 30 gister und das Wortregister) und durch eine Taktimpulsquelle zweiten Informationsflussgenerator (IFG2) verbunden sind gesteuert werden, benötigt eine Periode zwischen zwei aufein-und deren Informationsausgänge jeweils mit einer der Blockie- anderfolgenden Taktimpulsen. Eine solche Taktperiode wird rungseinrichtungen verbunden sind, zur Übertragung der Auf- auch dann benötigt, wenn die Datenflussverarbeitung nur eine zweigungsinformation, mittels der die zugehörige Blockie- Übertragung einer sonst unverarbeiteten Information aus einer rungseinrichtung gesteuert wird. 35 Speichereinrichtung in eine andere beinhaltet.
  3. 3. Anordnung nach Anspruch 2, dadurch gekennzeichnet, Bei der Verarbeitung von Binärinformationen mittels eines dass der Aktivierungseingang wenigstens eines (BIR2) der Auf- Rechners, der beispielsweise ein Nachrichtenvermittlungssy-zweigungsinformationsregister von einer anderen (AN Dl) stem bzw. Fernsprechsystem steuert, treten sowohl eine Auf-Blockierungseinrichtung gesteuert wird als derjenigen zweigung eines Informationsflusses in eine Anzahl von Teilin-(AND2), mit welcher ihr Ausgang verbunden ist. 4o formationsflüSse als auch Informationsflüsse auf, die aus der
  4. 4. Anordnung nach einem der Ansprüche 1 bis 3, dadurch Konvergenz einer Anzahl von Teilinformationsflüssen resultie-gekennzeichnet, dass die Informationsflussgeneratoren aus ren. Die Ausführung von Befehlen bzw. arithmetischen Speichern mit willkürlichem Zugriff (MEG) gebildet sind, aus Rechenvorgängen können als Beispiele für Datenflussaufzwei-denen die Binärwörter und die Aufzweigungsinformation mit- gung bzw. Datenflusszusammenführung erwähnt werden. Die tels Adressen ausgelesen werden, die durch eine Adressie- 45 Erfindung befasst sich jedoch nur mit Flussaufzweigungen mit-rungseinheit(AU) erzeugt werden, und dass einer derTeilinfor- tels einer «Pipeline»-organisierten Speichereinrichtung. Die mationsflüsse (BA) zu einem Eingang der Adressierungseinheit Taktimpulsfrequenz wird unter Berücksichtigung der Laufzei-geführt ist. ten der Signale in den Leitungen und der Ansprechzeiten der
    Speichereinrichtung sowie der zwischengeschalteten Informasi) tionsverarbeitungsvorrichtungen bestimmt, so dass die Infor-
    mation zuverlässig durch die Aufzweigungen des nach einem gespeicherten Programm gesteuerten Systems «gepumpt» wird. Für eine wirkungsvolle «Pipeline»-Steuerung wird ein Rechner benötigt, bei dem die Durchlaufgeschwindigkeit, die
CH411378A 1977-04-26 1978-04-18 Anordnung zur aufzweigung eines informationsflusses. CH632861A5 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SE7704787A SE435429B (sv) 1977-04-26 1977-04-26 Anordning for att mot utgaende informationsflodesgrenar forgrena ett inkommande "pipeline"-informationsflode

Publications (1)

Publication Number Publication Date
CH632861A5 true CH632861A5 (de) 1982-10-29

Family

ID=20331126

Family Applications (1)

Application Number Title Priority Date Filing Date
CH411378A CH632861A5 (de) 1977-04-26 1978-04-18 Anordnung zur aufzweigung eines informationsflusses.

Country Status (25)

Country Link
US (1) US4222101A (de)
JP (1) JPS53133337A (de)
AR (1) AR224498A1 (de)
AU (1) AU516503B2 (de)
BE (1) BE866417A (de)
BR (1) BR7802540A (de)
CA (1) CA1112748A (de)
CH (1) CH632861A5 (de)
CS (1) CS254304B2 (de)
DD (1) DD135555A5 (de)
DE (1) DE2815623C2 (de)
DK (1) DK179178A (de)
EG (1) EG13628A (de)
ES (1) ES469109A1 (de)
FI (1) FI71205C (de)
FR (1) FR2389174A1 (de)
GB (1) GB1586647A (de)
HU (1) HU177091B (de)
IN (1) IN148648B (de)
MX (1) MX148120A (de)
NL (1) NL190250C (de)
NO (1) NO150535C (de)
PL (1) PL113683B1 (de)
SE (1) SE435429B (de)
YU (1) YU39840B (de)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5621242A (en) * 1979-07-28 1981-02-27 Fujitsu Ltd Pipeline control method for computer operation
US4571673A (en) * 1983-09-29 1986-02-18 Tandem Computers Incorporated Enhanced CPU microbranching architecture
WO1986000435A1 (en) * 1984-06-27 1986-01-16 Motorola, Inc. Three word instruction pipeline

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3609700A (en) * 1970-02-24 1971-09-28 Burroughs Corp Data processing system having an improved fetch overlap feature
US3771138A (en) * 1971-08-31 1973-11-06 Ibm Apparatus and method for serializing instructions from two independent instruction streams
US3717850A (en) * 1972-03-17 1973-02-20 Bell Telephone Labor Inc Programmed data processing with facilitated transfers
US4025771A (en) * 1974-03-25 1977-05-24 Hughes Aircraft Company Pipe line high speed signal processor

Also Published As

Publication number Publication date
YU97378A (en) 1982-06-30
FR2389174B1 (de) 1983-04-01
EG13628A (en) 1982-03-31
AU3514578A (en) 1979-10-25
DE2815623A1 (de) 1978-11-02
DK179178A (da) 1978-10-27
NL190250B (nl) 1993-07-16
FI781080A (fi) 1978-10-27
DE2815623C2 (de) 1985-01-10
PL206372A1 (pl) 1979-01-15
JPS62537B2 (de) 1987-01-08
IN148648B (de) 1981-05-02
SE7704787L (sv) 1978-10-27
SE435429B (sv) 1984-09-24
FR2389174A1 (fr) 1978-11-24
FI71205B (fi) 1986-08-14
NO150535C (no) 1984-10-31
US4222101A (en) 1980-09-09
NO781389L (no) 1978-10-27
AR224498A1 (es) 1981-12-15
CS266578A2 (en) 1987-06-11
CA1112748A (en) 1981-11-17
DD135555A5 (de) 1979-05-09
NO150535B (no) 1984-07-23
JPS53133337A (en) 1978-11-21
BR7802540A (pt) 1978-12-12
NL190250C (nl) 1993-12-16
GB1586647A (en) 1981-03-25
FI71205C (fi) 1986-11-24
NL7804004A (nl) 1978-10-30
AU516503B2 (en) 1981-06-04
CS254304B2 (en) 1988-01-15
YU39840B (en) 1985-04-30
MX148120A (es) 1983-03-16
BE866417A (fr) 1978-08-14
ES469109A1 (es) 1979-01-16
HU177091B (en) 1981-07-28
PL113683B1 (en) 1980-12-31

Similar Documents

Publication Publication Date Title
DE3126878C2 (de) Mikroprogramm-Steuerschaltung zum Ausführen eines aus einem Steuerspeicher in einem Quellenregister aufgenommenen Mikrobefehls
DE3237225C2 (de) Vorrichtung zum Prüfen elektrischer Schaltungsanordnungen
DE3015992A1 (de) Programmierbare logische anordnung
DE2847575A1 (de) Schablonen-mikrospeicher
DE4206286C2 (de) Speicherzugriffssystem und Verfahren zum Ausgeben eines digitalen Datenstromes
DE2451982A1 (de) Signalverarbeitungseinrichtung, insbesondere fuer digitale datenverarbeitungssysteme
EP0048767A1 (de) Prioritätsstufengesteuerte Unterbrechungseinrichtung
DE2406740A1 (de) System zur regelung von verfahrensausruestungen
DE2223196A1 (de) Verfahren und Anordnung zur Impulsbreitensteuerung
DE2617485A1 (de) Verfahren und schaltungsanordnung zur abarbeitung von mikrobefehlsfolgen in datenverarbeitungsanlagen
DE1180171B (de) Zahlenrechner
DE60221515T2 (de) Speichersystem für schleifenbeschleunigung nach wunsch
CH632861A5 (de) Anordnung zur aufzweigung eines informationsflusses.
DE10105627B4 (de) Mehrfachanschlussspeichereinrichtung, Verfahren und System zum Betrieb einer Mehrfachanschlussspeichereinrichtung
DE69921150T2 (de) Speicherüberwachung
DE4303428C2 (de) Anordnung zur Abwicklung des Datenverkehrs
DE19748675A1 (de) Vorausleseverfahren für ein Speicherbauelement und einen Speicheraufbau unter Verwendung des Vorausleseverfahrens
DE2527236C3 (de) Anordnung zum Einsetzen von Daten in ein Register
DE2519195A1 (de) Assoziativspeicher
DE3123379C2 (de)
DE2116784B2 (de) Programmgesteuerte Schrittspeicher-Vorrichtung
DE3843638A1 (de) Informationsverarbeitungsgeraet mit adressenerweiterungsfunktion
DE2204680A1 (de) Mikroprogramm-steuereinrichtung
DE10223167A1 (de) Verfahren und Vorrichtung zum Testen von Speichereinheiten in einer digitalen Schaltung
DE10262424B3 (de) Verfahren zum Testen einer digitalen Schaltung

Legal Events

Date Code Title Description
PL Patent ceased