HU177091B - Device for branching digital signal flow - Google Patents

Description

Berendezés digitális jelfolyam elágaztatására

A találmány berendezés digitális jelfolyam elágaztatására, melynek digitális jeleket órajelforrás ütemezésére egymás után előállító jelforrása és ennek kimenetére csatlakoztatott, az órajelfonás által ütemezett regiszterei vannak.

Egy ilyen elrendezésben a jelátvitel irányában egymás után elhelyezett regiszterek egyszerre aktiválódnak annak érdekében, hogy vegyék a jelfolyamban egymás után következő digitális jeleket. Ez a jelátviteli elv ismert pl. J. R. Douglas „Large Scale Systems Architectures” (Nagyméretű rendszerek felépítése) c. cikkéből, amelyet Angliában jelentetett meg 1975-ben az Infotech kiadó a „Report 23” c. kiadványban. Ezt az elvet „pipeline-elv”-nek nevezik.

Ha pl. egy véletlen hozzáférésű, csak olvasható memóriát tartalmazó elrendezést, amely tartalmaz még egy címregisztert egyidejűleg egyetlen cím tárolására és egy szóregisztert annak a szónak a jelzésére, amit a hozzá tartozó cím segítségével olvastak ki a memóriából, az említett pipeline-elv szerint működtetnek, a következő állapotot nyerik röviddel azelőtt, hogy egy óraimpulzus aktiválja a címregiszter és a szóregiszter aktiváló bemenetét. Egy bejövő cím várakozik a címregiszter jelbementén. A címregiszterben éppen az a cím van, amelyik röviddel az előző óraimpulzus előtt várakozott a jelbemeneten. Ez a cím olvasásra aktiválta a memória hozzá tartozó helyét, úgyhogy a megfelelő digitális szó már várakozik a szóregiszter jelbeme netén. A szóregiszter pedig azt a szót mutatja, ami az utoljára kiolvasott szó volt röviddel az említett előző órajel előtt. A memóriából kiolvasott szó aktiválja a szóregiszter jelbemenetét. A pipeline-elv· 5 nek megfelelően, minden egyes órajellel egy új cím „pumpálódik” be a címregiszterbe és egy új szó a szóregiszterbe. Minden olyan adatfeldolgozás (az említett példának megfelelően címsorozat átalakítása szósorozattá), mely egy jelfolyamban áramló 10 adatokra vonatkozik, és amely két, az átvitel irányában egymás után elhelyezkedő memória egység között történik (a kiviteli alak szerint ezek a címregiszter és a szóregiszter), és amelyet az órajelgenerátor vezérel, egy időzítési periódust igényel 15 két egymást követő óraimpulzus között. Szükség van egy ilyen időzítési periódusra akkor is, ha a feldolgozás csak abból áll, hogy valamilyen adatot átalakítás nélkül visznek át az egyik memória egységtől a másikhoz.

Digitális adatok számítógépes feldolgozásánál - ha pl. a számítógép egy távközlő' rendszert vezérel - előfordul mindkét eset, azaz hogy egy jelfolyamot többfelé el kell ágaztatni, vagy pedig több jelfolyamból kell egyet származtatni. Jelfolya25 mok elosztására illetve összefogására példaként említhetjük utasítások illetve aritmetikai műveletek végrehajtását. A találmány azonban csak pipelineelv szerint szervezett memória elrendezésekben történő jelfolyam elágaztatásokkal foglalkozik. Az 30 órajel frekvenciát a vezetékek átviteli időinek, vala177091 mint a memória egységek és az együttműködő adatfeldolgozó egységek reakcióidőinek figyelembevételével állapítottuk meg, így a jelek megbízhatóan haladnak át a tarolt-program vezérlésű rendszer részein. Hatásos, pipeline-elv szerinti vezérlés- ⁵ hez olyan számítógépre van szükség, amelyben az áramlási sebesség, a digitális szavak hossza (azaz a digitális szó bitjeinek száma) és az elágazási rendszer jól illeszkednek egymáshoz.

Utasítás memóriából kiolvasott utasítássorozat ⁾⁰ végrehajtásánál ismert módszer az egyes utasítás szavak felosztása műveleti, állandó és változó mezőre. A műveleti mező dekódolásával közvetlen parancsot kapnak arra, hogyan kell a változó mezőt felhasználni attól függően, hogy egy vagy több 15 jelág van kiosztva a dekódoló folyamat mellé. Ha a pipeline-elvet alkalmazzák, a már fentebb leírtak szerint, a pipeline mentén elhelyezkedő két aktivációs pont közötti minden adatfeldolgozás egy időzítési periódust igényel, és így nem célszerű 20 hosszú utasítás szavakat használni, amelyek sok információt tartalmaznak. Ezt ugyanis időzítési periódusonként egyszer olvassák ki az utasítás memóriából s így az elágazási folyamat kettő vagy több periódust használ el, ami alatt a következő 25 digitális jel nem vihető át az elosztó berendezéshez. Az ilyen adatfeldolgozási problémák egyik ismert megoldása szerint az egymás után kiolvasott utasításoknak vagy egy utasítás részeinek a végrehajtása átlapolódik (ha maga a vezérlési folyamat 30 megenged ilyen átlapolási), egy másik megoldásban a végrehajtás során nyert jeleket átmenetileg tárolják (ha a vezérlési folyamat nem enged meg közvetlen átlapolódást). A pipeline-elv alkalmazásával kapcsolatosan az említett problémát tárgyalja J. 35 Sell a „Microprogramming in the Hewlett-Packard 3000” c. cikkében, amely az említett Infotech-Report 23. egyik része. Ebben a cikkben egy elosztási technikát is ismertetnek utasítás végrehajtással kapcsolatban, amely két, a pipeline-elvnek megfe- 40 lelően egymás után elhelyezett utasítás szó regiszteren alapszik.

A találmány szerinti megoldással olyan elágaztató berendezést javasolunk, amely párhuzamosan elrendezett szó- illetve bitcsoport regisztereken 45 alapszik, és melynek segítségével megvalósítjuk az említett végrehajtási átlapolódásokat és átmeneti információ tárolásokat hatékony jelfolyam elágaztatás mellett anélkül, hogy túl sok időzítési periódust, túl hosszú szavakat és felesleges hardware-t 50 használnánk.

A találmány tehát berendezés digitális jelfolyam elágaztatására, melynek digitális jeleket órajelforrás ütemezésére egymás után előállító jelforrása és ennek kimenetére csatlakoztatott, az órajelforrás által 55 ütemezett regiszterei vannak, és amelyet az jellemez, hogy tartalmaz elágazási vezérlőjeleket az órajelforrás ütemezésére egymás után előállító további jelforrást és egyik bemenetével a további jelforrás kimenetére csatlakoztatott legalább egy gg kapuáramkört, amely kapuáramkör másik bemenete az órajelforráshoz, kimenete pedig az egyik regiszter aktiváló bemenetére van csatlakoztatva, amely egyik regiszter kimenete képezi az egyik kimenő jelágat. ₆₅

Egy előnyös kiviteli alakban a legalább egy kapuáramkör elágazási regiszteren keresztül van a további jelforrás kimenetére csatlakoztatva. Ebben az esetben célszerű, ha legalább az egyik elágazási regiszter aktiváló bemenete egy másik elágazási regiszter kimenetére kapcsolódó kapuáramkör kimenetére van csatlakoztatva.

A találmány egy további előnyös kiviteli alakjában a jelforrást és a további jelforrást véletlen hozzáférésű memória alkotja, amelyhez címzőegység van csatlakoztatva, és az egyik kimenő jelág a címzőegység egyik bemenetére van csatlakoztatva.

A találmányt részletesebben a rajzokon szemléltetett előnyös kiviteli alakok alapján ismertetjük, ahol az

1. ábra egy kiviteli alak tömbvázlatát, a

2. ábra az 1. ábra szerinti kivitel működését magyarázó táblázatot, a

3. ábra egy másik kiviteli alak tömbvázlatát, és a

4. ábra a 3. ábra szerinti kiviteli működését magyarázó táblázatot mutat.

Az 1. ábra egy első IFG1 jelforrást mutat, pl. egy mikroprogram generátort, amelyik a CL órajelforrástól származó óraimpulzusok által meghatározott sebességgel adja a jelfolyamot, ez digitális szavakból áll, melyek két bl—8 és b9-12 bitcsoportra vannak osztva. A jelfolyam négy kimenő B1-B4 jelágra oszlik négy BR1-BR4 regiszter segítségével, melyek mindegyike el van látva egy A aktiváló bemenettel. Feltételezzük, hogy a Bl jelág csak a bl-8 bitcsoportot kapja meg, a BR1 regiszteren át, a B2-B4 jelágak viszont a teljes digitális jelet megkapják a BR2-BR4 regiszteren át. Az átvitelek a pipeline-elvnek megfelelően történnek az említett CL órajelforrástól származó óraimpulzusok révén, azaz az elágazta tások egy-egy időzítési periódust igényelnek. A CL órajelforrás azonban közvetlenül csak a BR1 regisztert aktiválja úgy, hogy valamennyi bl-8 bitcsoport eljut a Bl jelágba. A BR2—BR4 regisztere A aktiváló bemenete egy-egy AND1-AND3 kapuáramkörhöz, az ábrán ÉS-kapuhoz, csatlakozik, amely logikai ÉS-kapcsolatba hozza az óraimpulzusokat egy-egy bil—bi3 elágazási vezérlőjellel, amit egy második IFG2 jelforrás állít elő a CL órajelforrás által megszabott sebességgel, Ha pl. a bi3 elágazási vezérlőjel „O” állapotú, ami az AND3 kapuáramkörnél várakozik ugyanabban az időzítési periódusban, amelyikben a jelfolyam egyik szava a BR4 regiszter bemenetén várakozik, először is ez a szó ki van zárva a B4 jelágba való beáramlásból, másodszor pedig a BR4 regiszterben előzőleg tárolt szó tartózkodási ideje a B4 jelágon meghosszabbodik. Egyedül az AND3 kapuáramkör csatlakozik közvetlenül a második IFG2 jelforráshoz, az ANDI és AND2 kapuáramkörök egy-egy A aktiváló bemenetű B1R1 illetve BIR2 elágazási regiszteren keresztül kapják a bil illetve bi2 elágazási vezérlőjelet. A BIR1 elágazási regisztert minden óraimpulzus aktiválja, a BIR2 elágazási regiszter A aktiváló bemenete viszont ugyanúgy kap vezérlést, mint ahogy azt a BR2-BR4 regisztereknél említettük, azaz egy ka puáramkörön keresztül. Itt természetesen nem használhatjuk az AND2 kapuáramkört, mert az a BIR2 elágazási regiszter kimenetéhez csatlakozik. Az 1. ábrának megfelelően az ANDI kapuáramkört arra használjuk, hogy egyrészt meghosszabbítsuk a B2 jelágba küldött szó időtartamát, másrészt meghosszabbítsunk a bi2 elágazási vezérlőjelet a B3 jelág vezérlésére. Szerkezetileg lehetséges a BR1 regiszternek és a BIR1 elágazási regiszternek, valamint a BR2 regiszternek és a BIR2 elágazási regiszternek az egyesítése, mivel megfelelő A aktiváló bemenetűk közvetlenül össze van kapcsolva.

A találmány szerinti berendezés funkcionálisan számos olyan lehetőséget kínál a jelfolyam elágaztatására, melyek az ismert elágaztatási elveket tekintve több időt és hardware-t igényelnének. A pipeline-elvnek megfelelően az elágazási regiszterek késleltetést okoznak mielőtt egy, a második IFG2 jelforrás által keltett elágazási vezérlőjel eléri a hozzá tartozó kapuáramkört. Ez az egy időzítési periódusnyi késleltetés számos esetben előnyösen kiigazítja az elágazási vezérlőjel idejét az első IFG1 jelforrástól származó jelfolyamhoz képest, mint azt majd később leírjuk.

Az 1. ábrának megfelelő berendezés segítségével : nyerhető elágaztatási lehetőségeket az alábbiakban a 2. ábra alapján íquk le. A 2. ábra egy táblázatot tartalmaz, melynek az egymás után következő sorai egymást követő időzítési periódusokhoz tartozó állapotokat mutatnak. Feltételezzük, hogy az első ; IFG1 jelforrás egymás után állítja elő a 10-19 szavakat, és hogy a második IFG2 jelforrás ezzel szinkronban bil, bi2 és bi3 elágazási vezérlőjelként logikai „0” és „1” állapotokat generál. Az x állapot lehet „0” vagy „1”, mert nem befolyásolja < az elágaztatás eredményét. Azt kapjuk, hogy a BIR1, illetve BIR2 elágazási regiszterben az a bil illetve bi2 elágazási vezérlőjel jelenik meg, amit a második IFG2 jelforrás az előző időzítési periódusban generált, de ha a BIR1 elágazási regiszter 4 tartalma „0”, a BIR2 elágazási regiszter megtartja előző állapotát. A 2. ábra azt nem mutatja, hogy az 1. ábra szerinti BR1 regiszter csak a bl—8 bitcsoportot viszi át, de azt mutatja, hogy a Bl jelágba való elágazás folytonos számsorozattal 4 történik a pipeline-elvnek megfelelően. Továbbá azt kapjuk, hogy a szavak időtartama a B2, B3 és B4 jelágban meghosszabbodik a BIR1 illetve BIR2 elágazási regisztertől érkező bil illetve bi2, és a második IFG2 jelforrástól közvetlenül érkező bi3 5 elágazási vezérlőjel „O” állapotából kifolyólag. Az elágaztatás vezérlésének könnyebb megértése érdekében a 2. ábra tartalmazza néhány kapcsolat jelölését. Jelöltük pl. azt, hogy a szó időtartama a B2 jelágban a BIR1 elágazási regiszter „0” állapota 5 miatt hosszabbodik meg.

A 3. ábra a találmány szerinti elágaztató berendezés egy kiviteli alakját mutatja. A berendezés egy tárolt programmal vezérelt rendszer egyik számítógépéhez tartozik. A tárolt programú vezérlés egy utasítás sorozat végrehajtásából áll, amely egy utasítás memóriában van tárolva. Fő- és alsorozatok vannak ugró és visszatérési utasításokkal. Az 1. ábra IFG1 és IFG2 jelfonását itt egy MEG memória alkotja, amely tárolja az említett utasítás sorozatot és az utasításokhoz tartozó elágazási információt. A MEG memóriát olvasásra egy AU címzőegység címzi meg, melynek AR címregisztere aktiváló bemenetével a CL órajelforrásra csatla5 kozik. A címeket, melyek DEC dekóderen és a MEG memórián átjutva pipeline időzítéssel utasítás sorozattá és elágazási jelsorozattá alakulnak át, az AR címregiszter veszi GL kapulogikán keresztül vagy egy CP1 egységtől - mely a számítógépben 0 van, pl. egy adatmemória —, hogy megkeresse egy fősorozat elejét, vagy egy ADD +l-es összeadóból— melynek a bemenete az AR címregiszter kimenetére csatlakozik — abból a célból, hogy egymás után következő címeket kapjon, vagy egy BA 5 jelágból, hogy kiválassza egy alsorozat elejét és azt az utasítást, amellyel a fősorozat folytatódik az alsorozat végrehajtása után. A GL kapulogika Cl és C2 vezérlő bemenetel a B2B bitfolyam ágakhoz csatlakoznak. Ha „1” állapot jut a Cl illetve C2 0 vezérlő bemenetre az AR címregiszter a számítógép

CP1 egységéhez illetve a BA jelághoz csatlakozik. Ha mindkét Cl és C2 vezérlő bemenet „0” állapotba kerül, az AR címregiszter az ADD +l-es összeadóhoz kapcsolódik. A MEG memóriából kiol5 vásott utasítás sorozatok elágaznak az említett BA jelág és B2B bitfolyam ágak mellett két másik B5 és B6 jelágon át további, a számítógépben található CP2 és CP3 egységekhez.

A 3. ábrán látható elágaztató berendezés tartal0 máz még első BGR1 bitcsoport regisztert, melynek aktiváló bemenete AND4 kapuáramkörhöz, az ábrán ÉS-kapuhoz csatlakozik, kimenete pedig a BA jelághoz, második BGR2 bitcsoport regisztert, amelynek aktiváló bemenete közvetlenül a CL óra5 jelforráshoz, kimenetei pedig a B2B bitfolyam ágakhoz és a B5 jelághoz csatlakoznak, IR utasításregisztert, melynek aktiváló bemenete AND5 kapuáramkörhöz, az ábrán ÉS-kapuhoz kimenete pedig a B6 jelághoz van kötve. A BGR2 bitcsoport 0 regiszter tartalmaz egy BIP1 helyet, amely a MEG memóriától egy első elágazási vezérlőjelet fogad és átküldi azt az AND5 kapuáramkörnek. Az IR utasításregiszter tartalmaz egy BIP2 helyet, amely fogad a MEG memóriától egy második elágazási 5 vezérlőjelet és elküldi azt az AND4 kapuáramkörnek. Az 1. és 3. ábra összehasonlításával funkcionális összefüggést láthatunk az 1. ábra BIR2 elágazási regisztere és BR2 regisztere valamint a 3. ábra IR utasításregisztere, az 1. ábra BR3 regisztere és a j 3. ábra BGR1 bitcsoport regisztere, továbbá az 1. ábra ANDI illetve AND2 kapuáramköre és a 3. ábra AND5 illetve AND4 kapuáramköre között.

A 4. ábra egy táblázat, mely azt mutatja, hogyan lehet a 3. ábra szerinti kiviteli alakkal egy ₅ olyan tárolt programú vezérlést megvalósítani, amelyik az alábbi címzési sorozatot tartalmazza. Egy első fősorozat befejeződik a 46 és 47 cím segítségével, melyekhez (46) és (47) utasítások tartoznak. Egy második fősorozat, mely a (20)-(29) utasítá_} sokat tartalmazza, beindul a 20 cím révén és jön néhány soronkövetkező cím. A 23 cím egy ugró (23) utasításhoz tartozik, mely az ugrási 90 címet tartalmazza annak érdekében, hogy megkeresse a 90—95 című (90)-(95) utasításokból álló alsorozat _; elejét. A 24 cím egy visszatérési (24) utasításhoz tartozik, mely a visszatérési 26 címet tartalmazza a (26) utasítás kiválasztására, mellyel a második fősorozatnak folytatódnia kell az alsorozat végrehajtása után. A második fősorozat teljesen lezajlik a 29 címig növekvő címek segítségével. Egy indító 50 cím révén megindul egy harmadik fősorozat.

A címzésre, valamint egy utasításnak és egy kijelölt elágazási vezérlőjelnek tárolására vonatkozó kapcsolatokra a következő érvényes. Egy „0” állapot, amelyik az elágazási vezérlőjel BIP1 helyén jelenik meg, azt eredményezi, hogy a pipeline-elv szerint az IR utasításregiszterben vele egyidejűleg tárolt és a B6 jelágba küldött utasítás ideje meghosszabbodik, és a BIP2 helyen az AND4 kapuáramkör vezérlésére tárolt logikai állapot is meghosszabbodik. Hogy a fősorozatok között időzítési periódus veszteség nélkül kapjunk átmeneteket, „1” állapotot adunk az AU címzőegység Cl vezérlő bemenetére a íősorozatok utolsó előtti (46) illetve (28) utasítása segítségével. Továbbá az említett kapcsolatok olyanok, hogy a BIP2 hely az ugró (23) utasítással és az azt megelőző (22) utasítással „1” állapotot kap, hogy a 90 és 26 címeket beküldje a BA jelágba, és olyanok, hogy a BIP2 hely a vissaztérési (24) utasítással és az alsorozat (90)-(95) utasításaival „O” állapotot kap, hogy átmenetileg tárolja a visszatérési 26 címet. Annak érdekében, hogy az ugrási 90 címet illetve a visszatérési 26 címet időzítési periódus veszteség nélkül eljuttassuk az AR címregiszterhez, „1” állapot kerül a C2 vezérlő bemenetre az ugró (23) utasítás illetve az alsorozat utolsó előtti (94) utasítása révén. A- 3. ábra kiviteli alakja által végrehajtott elágaztatások könnyebb megértése érdekében a 4. ábra tartalmazza néhány kapcsolatnak a jelölését, pl. meg van jelölve, hogyan kapja meg az AR címregiszter a visszatérési 26 címet a BA jelágból a C2 vezérlő bemenet „1” állapota révén.

Claims (4)

1. Szabadalmi igénypontok:

   1. Berendezés digitális jelfolyam elágaztatására, melynek digitális jeleket órajelforrás ütemezésére 5 egymás után előállító jelforrása és ennek kimenetére csatlakoztatott, az órajelforrás által ütemezett regiszterei vannak, azzal jellemezve, hogy tartalmaz elágazási vezérlőjeleket (bil, bi
2. 2, bi3) az órajelforrás (CL) ütemezésére egymás után előállító további 10 jelfonást (IFG2) és egyik bemenetével a további jelfonás (IFG2) kimenetére csatlakoztatott legalább egy kapuáramkört (ANDI, AND2, AND3), amely kapuáramkör (ANDI, AND2, AND3) másik bemeneté az órajelforráshoz (CL), kimenete pedig az 15 egyik regiszter (BR2, BR3, BR4) aktiváló bemenetére (A) van csatlakoztatva, amely egyik regiszter (BR2, BR3, BR4) kimenete képezi az egyik kimenő jelágat (B2, B3, B4).

   20 2. Az 1. igénypont szerinti berendezés kiviteli alakja, azzal jellemezve, hogy a legalább egy kapuáramkör (ANDI, AND2) elágazási regiszteren (BIR1, BIR2), keresztül van a további jelforrás (IFG2) kimenetére csatlakoztatva.
3. 3. A 2. igénypont szerinti berendezés kiviteli alakja, azzal jellemezve, hogy legalább az egyik elágazási regiszter (BIR2) aktiváló bemenete (A) egy másik elágazási regiszter (BIR1) kimenetére

   30 kapcsolódó kapuáramkör (ANDI) kimenetére van csatlakoztatva.
4. 4. Az 1-3. igénypontok bármelyike szerinti berendezés kiviteli alakja, azzal jellemezve, hogy a

   35 jelforrást (IFG1) és a további jelforrást (IFG2) véletlen hozzáférésű memória (MEG) alkotja, amelyhez címzőegység (AU) van csatlakoztatva, és az egyik kimenő jelág (BA) a címzőegység (AU) egyik bemenetére van csatlakoztatva.

   3 rajz, 4 ábra

   A kiadásért felel: a Közgazdasági és Jogi Könyvkiadó igazgatója