DE2815623A1 - Anordnung zur aufzweigung eines informationsflusses - Google Patents
Anordnung zur aufzweigung eines informationsflussesInfo
- Publication number
- DE2815623A1 DE2815623A1 DE19782815623 DE2815623A DE2815623A1 DE 2815623 A1 DE2815623 A1 DE 2815623A1 DE 19782815623 DE19782815623 DE 19782815623 DE 2815623 A DE2815623 A DE 2815623A DE 2815623 A1 DE2815623 A1 DE 2815623A1
- Authority
- DE
- Germany
- Prior art keywords
- information
- flow
- branch
- register
- information flow
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000000903 blocking effect Effects 0.000 claims description 22
- 230000004913 activation Effects 0.000 claims description 16
- 230000015654 memory Effects 0.000 claims description 11
- TUMCWFMHZOUPDA-UHFFFAOYSA-N 2-ethylsulfanyl-1,3-benzothiazol-6-amine Chemical compound C1=C(N)C=C2SC(SCC)=NC2=C1 TUMCWFMHZOUPDA-UHFFFAOYSA-N 0.000 claims description 9
- 101100111638 Arabidopsis thaliana BIR2 gene Proteins 0.000 claims description 9
- JZPGURKWXUBQLP-UHFFFAOYSA-N 2-[[2-(2-methylpropylsulfanyl)-1,3-benzothiazol-6-yl]iminomethyl]phenol Chemical compound CC(C)CSC1=NC2=C(S1)C=C(C=C2)N=CC3=CC=CC=C3O JZPGURKWXUBQLP-UHFFFAOYSA-N 0.000 claims description 8
- 102100021239 G protein-activated inward rectifier potassium channel 2 Human genes 0.000 claims description 8
- 101710158550 G protein-activated inward rectifier potassium channel 2 Proteins 0.000 claims description 8
- 230000005540 biological transmission Effects 0.000 claims description 5
- 230000006870 function Effects 0.000 claims description 2
- 238000000034 method Methods 0.000 description 5
- 238000012546 transfer Methods 0.000 description 5
- 101150031017 BIP2 gene Proteins 0.000 description 4
- 230000008569 process Effects 0.000 description 4
- 102100029469 WD repeat and HMG-box DNA-binding protein 1 Human genes 0.000 description 3
- 101710097421 WD repeat and HMG-box DNA-binding protein 1 Proteins 0.000 description 3
- 102100021971 Bcl-2-interacting killer Human genes 0.000 description 2
- 101000970576 Homo sapiens Bcl-2-interacting killer Proteins 0.000 description 2
- 230000003139 buffering effect Effects 0.000 description 2
- 230000010365 information processing Effects 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 102100038804 FK506-binding protein-like Human genes 0.000 description 1
- 101001031402 Homo sapiens FK506-binding protein-like Proteins 0.000 description 1
- 101100328463 Mus musculus Cmya5 gene Proteins 0.000 description 1
- 235000008331 Pinus X rigitaeda Nutrition 0.000 description 1
- 235000011613 Pinus brutia Nutrition 0.000 description 1
- 241000018646 Pinus brutia Species 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000000872 buffer Substances 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000005111 flow chemistry technique Methods 0.000 description 1
- 230000004907 flux Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/22—Microcontrol or microprogram arrangements
- G06F9/28—Enhancement of operational speed, e.g. by using several microcontrol devices operating in parallel
Landscapes
- Engineering & Computer Science (AREA)
- Software Systems (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Executing Machine-Instructions (AREA)
- Advance Control (AREA)
- Computer And Data Communications (AREA)
- Use Of Switch Circuits For Exchanges And Methods Of Control Of Multiplex Exchanges (AREA)
- Complex Calculations (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
- Train Traffic Observation, Control, And Security (AREA)
- Electric Propulsion And Braking For Vehicles (AREA)
Description
ßeischreibunq
Die Erfindung betrifft eine Anordnung zur Aufzweigung eines ankommenden
Inf ormationsf lufsses zu auslaufenden Informationsflußaufzweigungen,
wobei der ankommende Informationsfluß Digitalwörter
enthült, die zur Steuerung eines speicherprogrammgesteuerten Nachrieht
pnvermit tlungssyst tims verwendet werden, wobei die Wörter in
Bitgruppen unterteilt, sind und durch einen ersten Informationsfluflgenerator
mit einer Frerunnz erzeugt werden, die durch Taktimpulse
erhalttm wird, die aus einer Taktimpulsciuelle übertragen werden,
wobei der Informationsfluß zwischen Speichereinrichtungen übertragen
wird, deren Aktivierungseingiinge von den Taktimpulsen gesteuert,
werden, und u-obei aufeinanderfolgend angeordnete Speichereinrichtungen
in der Übertragungsrichtung gleichzeitig aktiviert werden zum Empfang von aufeinanderfolgender Information, die in dem jeweiligen
Fluß enthalten ist. Ein derartiges Informationsübertragungsprinzip
ist allgemein bekannt, beispielsweise aus dem Artikel "Large Scale Systems Architectures" (Aufbau von in großem maßstab angelegten
Systemen) von 3.R. Douglas, veröffentlicht, in "Report 23" 1975 von
Infotech, England; dieses Prinzip wird als "pipeline"-Prinzip bezeichnet.
8O9844/O7ÖÖ
-A-
iJJp.nn beispielsweise ein Nur-Lnecu.peicher mit u<i llkürlichem Zugriff
nsch dem "pi pel ine"-tJiinzip betrieben wird, wobei dieser Speicher
ein Adressenreqister zum Speichern jeweils einer Adresse, eine
Anzahl von aclrfifsierbia ί·η jpeicherelemrntgruppen zum Speichern von
Digitalwürtern und ein Wort register zum Speichern eines iüortes,
das aus den Speichere 1 pmt.?ntgruppejn mittels der zugehörigen Adresse
ausgelesen wiro, so wird kurz bevor einer der Taktimpulse die
Aktivierungseingänge dos Ariresspnregisteis und des Wortregisters
aktiviert, der folgende Zustand erhalten: eine ankommende Adresse wartet am Informationseingang des Adressenregisters, In dem Adres—
S£?nregif.ter uiiid diejenige Adresse gespeichert, die kurz vor dem
vorhergehenden Taktimpuls am Informationseingang wartend bereitstand.
Die registrierte Adresse hat die zugehörige Speicherelementgruppe zum Auslesen aktiviert, so daU das zugehörige Digitalwort
am I nformationseinganq des Wortregisters u/artend bereitsteht. In
dem lüort regist er iwird detsJEinige iliort gespeichert, das kurz vor
dem vorhergehenden Taktimpuls das zuvor ausgelesene Wort uiar.
Das registriert, lüort aktiviert den Informationsausgang des Wortregisters.
Aufgrund des "pipeline"—Prinzips uiird mittels jedes
Taktimpulses eine neue Adresse in das Adressenregister "gepumpt", und ein neu ausgelesenes Uort wird in das liiortregister "gepumpt".
Jede Informationsverarbeitung (bei dem Beispiel eine Änderung eines
Adressenflusses in einen liiort fluU), die in einem Informationsfluß
enthalten ist, wobei diese Verarbeitung zwischen zu;ei Speichereinrichtungen
durchgeführt wird, die nacheinander in der übertragungsrichtung
angeordnet sind (bei dieser Ausführungsform das Adressenregister
und das iLortregister) und durch eine Taktimpulscmelle gesteuert
werden, benötigt eine Periode zwischen zwei aufeinanderfolgenden
Taktimpulsen. Line solche Taktperiode wird auch dann benötigt, wenn die Datc-nfluüverarbeitung nur eine übertragung einer
sonst unverarbeiteten Information aus einer Speichereinrichtung in pine rindere* beinhnl t<-t .
Bei der l'ere-rbi'itung von Digitalinformationen mittels eines Recnners,
dei bfiispieliu1 ei t'ti tun Ncichrichteinvermittlungssystem bzw. Fernsprechsystem
steuert, treten sowohl Fin« /'.ufzweigung eines Informa—
8098U/07Ö8
tionsflusses in eine Anzahl υοη Aufzweigungsflüssen als auch Informationsflüsse
auf, die aus de;r Konvergenz einer Anzahl von Aufzweigungsflüssen
resultieren. Die Ausführung von Befahlen bzw. arithmetischen Rachenvorgangen können als Beispiele für Datenfluöaufzuieigung
bztu. Datenflußzusammenführung ermähnt uierden. Die
Erfindung befaßt sich jedoch nur mit Flußaufzweigungen mittels
einer "pipeline"—organisierten Speichereinrichtung. Die Taktimpuls—
frequenz uiird unter Berücksichtigung der Durchgangszeiten der
Drähte und der Ansprechzeiten der Speichereinrichtung sowie der ziuischengeschalteten Informationsverarbeitungsvorrichtungen bestimmt,
so daß die Information zuverlässig durch die Aufziueigungen
des nach einem gespeicherten Programm gesteuerten Systems "gepumpt" wird. Für eine wirkungsvolle "pipelin8"-Steuerung wird ein Rechner
benötigt, bei dem die Durchlaufgeschwindigkeit, die Lange der In~
formationswörter (d.h. die Anzahl von Bits in den Digitalwörtern)
und die Aufzweigungsstruktur richtig aufeinander abgestimmt sind.
Bei der Durchführung einer üefehlssequenz, die aus einem Befehlsspeicher ausgelesen wird, ist es bekannt, jedes Befehlswort, in
ein Operationsfeld bzw. ein Formatfeld und ein variables Feld zu
unterteilen. Durch Dekodieren des Operationsfeldes werden direkte
Befehle erhalten, auf welche UJeise das variable Feld verwendet werden soll, wobei eine oder mehrere FlußaufzwBigungen neben dam
Dekoderzweig zur Uerfügung gestellt sind. Wenn das "pipeline"-Prinzip
angewandt wird, so benötigt jede Information, die zwischen zwei
"pipeline"-Aktivierungspunkten voranschreitet., eine Taktperiode, wie bereits erwähnt, und bs ist nichts dadurch zu gewinnen, daß
lange Befehlswörter verwendet werden, die eine reichhaltige Information
enthalten und die aus dom Befehlsspaicher jeweils einzeln
pro TaktperiodB ausgelesen werden, wenn der AufZweigungsvorgang
dann bis zu zwei oder mohr Perioden benötigt, während deren der darauffolgende bnfehl nicht zu der Aufzwaigungsanordnung übertragen
werden kann. Es ist bekannt, derartige Datenverarbeitungsprobleme
entweder dadurch zu losen, daß eine Überlappung bei der Durchführung
von nacheinander ausgeleseinen Befehlen oder Teilen eines
Befenlcs vorgesehen wird (wenn dar Steuervorgang selbst eine derar—
8098U/07ÖÖ
tiga Überlappung zulüut), oder aber durch Pufferspaicherung von
Informationen, die bei der Ausführung erhalten werden (wenn der
Steuervorgang eine sofortige Überlappung nicht zuläßt). Das erläuterte
Problem im Zusammenhang mit der Anwendung des "pipeline"-Prinzips
ist van J0 Ιιε<11 in dem Artikel "Microprogramming
in the Hewlett-Packard 3000" (Mikroprogrammierung mit dem Hewlett-Packard
3000) beschrieben, der ebenfalls in dem genannten Infotech-Report 23 enthalten ist. In diesem Artikel ist auch eine Aufzweigungstechnik
im Zusammenhang mit der Befehlsdurchführung beschrieben,
die auf zwei nacheinander angeordneten Befehlsiuortregistern
nach dem "pipeline"-Prinzip basiert.
Aufgabe der Erfindung ist es, ainß Aufzu/eigungsanordnung zu schaffen,
bei der die oben beschriebenen Schwierigkeiten nicht auftreten.
Diese Aufgabe ujird durch eine Aufzweigungsanordnung dBr eingangs
beschriebenen Art gelöst, die gemäU der Erfindung gekennzeichnet
ist durch einen zuzeiten Informationsfluügenerator, der von der
Taktimpulsauelle gesteuert mird zur Erzeugung einer digitalen Auf—
zujeigungsinformation, die für jedes Digitaltuort und jede Bitgruppe,
bestimmt, in weiche Inf ormationsf luüauf zuieigung dieses bort und diese
EJitgruppe aufgezeigt worden soll, und durch in den Speichereinrichtungen
enthaltene Wortregister bzw. Bitgruppenregister deren Informationseingänge mit dom ersten Informationsfluügenerator verbunden
sind und deren Informationsausgänge jeweils den Punkt bilden,
wo ein Aufzweigungsflutf seinen Ursprung nimmt, wobei die lüort- bzw.
Bitgruppenregister, zu denen nur ein Teil des ankommenden Informationsflusses
aufgezweigt wird, Aktivierungseingänge aufweisen, die mit einer Blockierungseinrichtung verbunden sind, und zwar jeweils zum
Blockieren der Taktimpulse in Abhängigkeit von der zu dem jeweiligen AufzweigungsfIuU gehörenden Aufzweigungsinformation.
Durch die Erfindung wird also eine Aufzweigungsanordnung geschaffen,
die auf parallel angeordneten Wortregistern bzw. Bitgruppenregistern beruht und durch die die oben beschriebenen Überlappungen bsi der
809844/0700
Ausführung und Pufferspeicherungen von Information neben einer
wirkungsvollen Aufzu/eigung nines Informationsflusses erreicht
werden, ohne zu νίειίε; Taktperioden und zu lange Wörter zu benutzen
und ohne überflüssigen Einsatz υοη Bauteilen.
Weitere Merkmale und Zweckmäßigkeiten der Erfindung ergeben sich
aus der Beschreibung uon AusfiJhrungsbeispielen anhand der Figuren.
Von den Figuren zeigen:
Fig. 1 eine Darstellung des Hauptprinzips der Anordnung in Form eines Diagramms;
Fig. 2 eine Tabelle;
Fig. 3 eine Ausführungsfarm der Anordnung; und
Fig. 4 eine Tabelle, die eine üefehlssequenz mit einem angeknüpften
Sprung betrifft.
In Fig. 1 ist ein erster I nformationsfluß—Generator IFG1 gezeigt,
beispielsweise εϊίη fnikroprugrammgenerator, der einen Informationsfluß
mit einer Frequenz erzeugt, die aus einer Taktimpulsciuelle CL
erhalten wird, iuobei dieser Fluß aus üigitalwörtern besteht, die
in üitgruppen b1-8 und b9-12 unterteilt sind. Der Informationsfluß
ist aufgezweigt in vier auslaufende Informationsfluflaufzuieigungen
B1-B4, und zmar mittels vier Wortregistern bzw. Bitgruppenregistern
BR1-ÜR4, die jeweils mit einem Aktivierungseingang A versehen sind.
Ls wird angenommen, daß die Aufzumigung B1 nur die Bitgruppe B1-8
über das Bitgruppenregister BR1 überträgt, und daß die Aufzu/eigungen
B2-B4 ganze Wörter über die Wortregister BR2-BR4 übertragen. Die Übertragungen u'erdon fU'ch dom "pipeline"-Prinzip mittels Taktimpulser,
öus der Taktirnpulsauelle CL durchgeführt, d.h. die Aufzweigungen
benötigen jeweils nine Taktperiode. Es wird jedoch nur das
Ditgruppenregister BR1 direkt durch die Taktipmulsauelle aktiviert,
so den alle üityruppen b1-8 dos Informationsflusses an der Aufzwei-
80984A/0700
gung B1 ankommen. Die Aktivierungseingänge dieser Wortregister BR2
bis BR4 sind jeweils mit. einer Blockierungseinrichtung AND1-AND3
verbunden, uielche ainelogische UND-Funktion zwischen den Taktimpulsen
und einer Aufzuieigungsinformation bi1—bi3 ausführen, die
von einem zweiten Informationsfluügenerator IFG2 mit einer Freciuenz
erzeugt wird, die aus dei Tsktimpulsciuelle erhalten wird, ll/enn beispielsweise
die Aufzweigungsinformation bi3 durch einen logischen
"O"-Zustand gebildet ist, die an der Blockiereinrichtung AND3
während derselben Taktperiode wartet, während der ein Uort des Informationsflusses am Eingang des Wortregisters BR4 u/artet, so
wird dieses LUort zunächst aus der Aufzweigung in den Flußzweig B4
ausgeschlossen, und ferner erhält dasjenige UJort, das zuv/or in dem
Wortregister BR4 gespeichert, wurde, eine verlängerte Dauer in der
Flußaufzweigung B4. Nur die Blockiervorrichtung AND3 ist direkt
mit dem zweiten Informationsfluügenerator verbunden, während die
BlocKiereinrichtungen AND1 und AND2 die Aufzweigungsinformation
bi1 und bi? über Aufzweigungsinformationsregister BIR1 und BIR2
empfangen, die jeweils mit einem Aktivierungseingang A versehen sind. Das erwähnte Aufzweigungsinformationsregister BIR1 wird
durch alle Taktimpulse aktiviert, während der Aktivierungseingang des Aufzweigungsinformationsregisters BIR2 in derselben Weise gesteuert
wird wie die erwähnten Wortregister BR2—BR4, d.h. über eine zugeordnete Blockiarungseinrichtung. Die Verwendung der
Blockierungsvorrichtung AND2, die mit dem Ausgang des Aufzweigungsinf
ormationsregisters niR2 verbunden ist, wird dann natürlich nicht
zugelassen. Entsprechend Fig. 1 wird die Blockierungseinrichtung AND1 gleichzeitig dazu verwendet, die Dauer eines Wortes zu verlängern,
das in den Fluüzweig B2 abgezweigt wird, und ebenfalls um eine Aufziueigungsinformation bi2 zu verlängern, um die Aufzweigung
B3 zu steuern. KonstruktionssmäfJig ist es möglich, das Bitgruppenregister
BR1 mit dem Aufzweigungsinformationsregister BIR1
zu kombinieren und das Wortregister BR2 mit dem Aufzweigungsinformationsregister
BIR2 zu kombinieren, weil deren jeweilige Aktivierungseingänge direkt untereinander verbunden sind.
8098U/0709
Funktionsmäßig ermöglicht dia erfindungsgemäße Anordnung eine
große Anzahl von IHlöglichkeitön zur Informationsaufzweigung, die
nach herkömmlichen Aufzweigungsprinzipien mehr Zeit und mehr Bauelemente
erfordern würden. Nach dam "pipalina"-Prinzip verursacht
ein Aufzweigungsinformationsregister eine Verzögerung, bevor eine
von dem anderen Informationsflußgenerator erzeugte Aufzweigungsinformation
die zugeordnete Blockiereinrichtung erreicht. Diese Uerzugerung von einer Taktperiode ermöglicht manchmal eine vorteilhafte
Zeitanpassung der Aufzuieigungsinformation an den Informationsfluß,
der aus dam ersten Informationsflußgenerator stammt, wie
nachstehend beschrieben u/ird.
Die Aufziueigungsmöglichkeitan, die durch die in Fig. 1 gezeigte
Anordnung geschaffen werden, werden unter Bezugnahme auf Fig. 2
weiter erläutert, die eine Tabelle zeigt, deren aufeinanderfolgende
Zeilen Zustande während aufeinanderfolgender Taktperioden wiedergeben.
Es wird angenommen, daß der erste Informationsflußgenerator
IFG1 aufeinanderfolgende Worte erzeugt, die mit 10, 11, 12
usw. bezeichnet sind, und daß der zweite Informationsflußgenerator
synchron dazu logische "0"- und "!"-Zustände als Aufzweigungsinformation
bi1, bi2 und bi3 erzeugt. Das Zeichen "x" bedeutet, daß der jeweilige Zustand "0" oder "1" sein kann, ohne das Aufzwei—
gungsergebnis zu beeinflussen. Es wird erreicht, daß in dem Aufzweigungsinformationsregistar
DIR1 bzw. BIR2 die Aufzweigungsinformation
bi1 bzw. bi2 gespeichert wird, die von dem zweiten Flußgenerator während der vorhergehenden Taktperiode erzeugt wurde,
wenn jedoch das Aufzweigungsinformationsregister BIR1 eine "0" enthält,
so behält das Aufzweigungsinformationsregister BIR2 seinen
Zustand bei. Fig. 2 zeigt nicht, daß das Bitgruppenregister BR1 nach Fig. 1 nur die Bitgruppe bi1—8 überträgt, sondern zeigt, daß
die Aufzweigung in den Flußzweig B1 in einer kontinuierlichen Aufeinanderfolge
von Zahlen entsprechend dem "pipeline"-Prinzip fortgeführt wird. Ferner wird erreicht, daß die Dauer der Wärter in den
Auf zweigungen B2, B3 bzw. 64 jeuieils verlängert wird aufgrund eines
80984A/0700
"O"-Zustandes in dem Aufzweigungsinformationsregister BIR1 bzuj.
BIR2 bzw. der Aufzujeigungsinformation bi3, die direkt aus dem
zweiten Flußgenerator herrührt. Um die AufzuieigungsstBuerung
leichter verständlich zu machen, enthält Fig. 2 einige Zuordnungssymbole. Beispielsweise ist angegeben, daü die Dauer des mit 12
bezeichneten Wortes der Aufzweigung B2 aufgrund eines "O"-Zustandes
des Aufzweigungsinformationsregisters BIR1 verlängert wird.
Fig. 3 zeigt eine Aueführungsform der erfindungsgemäßen Aufzwei—
gungsanordnung, die zu dem Rechner eines durch ein gespeiphertes
Programm gesteuerten Systems gehört. Die Speicherprogrammsteuerung
enthält die Ausführung einer Befehlssequenz, die in einer Befehlsspeicheranordnung
gespeichert, ist. Es treten Haupt- und Unterse-Quenzen
mit Sprung— und liiiedorholungssprungbefehlen auf. Der erwähnte
erste und zweite Fluügenerator ist gebildet aus Speicher—
elementgruppen fiiEG zur Speicherung der genannten Befehlsseciuenz
und der Aufzweigungsinformation, die jedem Befehl zugeordnet ist.
Die Speicherelementgruppen worden jeweils einzeln zum Auslesen mittels einer Adressierungseinheit AU adressiert, deren Adressenregister
AR einen Aktiuierungseingang aufweist, der mit einer Taktimpulsnuelle
CL verbunden ist. Die Adressen, die über einen Dekoder DEC und die Speicherelementgruppen durch "pipeline"-Taktsteuerung
in die Befehlsseauenz und die Aufzu/eigungsinformationsseauenz umgesetzt
uierden, werden von dem Adressenregister über eine Gatterlogik
GL empfangen, und zwar entweder aus einer ersten Einheit CP1, die in dem Rechner enthalten ist, beispielsweise ein Datenspeicher,
zur Auswahl des Anfangs einer Hauptseciuenz, oder aus einem
+!-Addierer ADD, dessen Eingang mit dem Ausgang des Adressenregisters verbunden ist, um aufeinanderfolgende Adressen zu erreichen, oder
aus einer Adressenfluüaufzweigung BA zur Auswahl des Anfangs einer
Untersenuenz und desjenigen Befehls, mit dem die Hauptsenuenz nach
Durchführung der Untersenuenz fortfährt. Die Steuereingänge C1 und
C2 der erwähnten Gatterlogik sind mit einer Ztueibit-Aufzweigung
B2B verbunden. Wenn ein Zustand "1" dem Steuereingang C1 bzw. C2 zugeführt uärcJ, so wird das Adressenreujister mit dem erwähnten
8098U/070Ö
Rechnerteil CP1 bzui. der Adressenflußaufzweigung BA verbunden.
Uienn beide Eingänge C1 und C2 einen "O"-Zustand erhalten, so
wird das Adressenregister mit. dem erwähnten +1-Addierer ADD verbunden.
Die aus den Speicherelementgruppen ausgelesenen BefehlsBQuenzen
u/erden aufgezweigt, und zwar neben den Aufzweigungen
BA und B2.B über weitere zwei Aufzuueigungen B5 und B6, ferner zu
weiteren Einheiten CP2 und CP3, die in dem Rechner enthalten sind.
Die in Fig. 3 gezeigte Aufzweigungsanordnung enthält ein erstes
Bitgruppenregister BGR1, dessen Aktiuierungseingang verbunden ist
mit einer Blockiereinrichtung AI\ID4, deren Ausgang mit der Adressenflußaufzweigung
BA verbunden ist, mit einem Bitgruppenregister BGR2, dessen Aktivierungseingang direkt mit der Taktimpulsquelle
CL verbunden ist und dessen Ausgänge mit den Flußaufzweigungen B2B und B5 verbunden sind, und mit einem Befehlsregister IR, dessen
Aktivierungseingang mit. einer Blockiereinrichtung AIMD5 und dessen
Ausgang mit der Flußaufzweigung B6 verbunden ist. Das erwähnte
zweite Bitgruppenregister BGR2 enthält, eine Position BIP1, die eine
erste Aufzweigungsinformation aus den Speicherelementgruppen MEG
empfängt und sie zu der Blockiereinrichtung AND5 sendet. Das erwähnte
Befehlsregister IR enthält eine Position BIP2, die eine zweite AufzuiBigungsinformation aus den Speicherelementgruppen MEG
empfängt und sie zu der Blockiereinrichtung AND4 sendet. Ein Vergleich
zwischen Fig. 1 und Fig. 3 zeigt eine funktionsmäßige Entsprechung
zwischen den Registern BIR1+BR1 und BGR2 in Fig. 3, zwischen Registern BIR2+BR2 in Fig. 1 und IR in Fig. 3, zwischen
Registern BR3 in Fig. 1 und BGR1 in Fig. 3 und zwischen den Blockiereinrichtungen
AND1 bzw. AND2 in Fig. 1 und AND5 bzw. AND4 in Fig.3.
Fig. 4 zeigt, eine Tabelle, die anhand der Ausführungsform nach
Fig. 3 zeigt, wie eine Speicherprogrammsteuerung erreicht, wird, die die folgende Adressierungsseauenz enthält:· eine erste Hauptseauenz,
deren zwei letzte Befehle mit (46) und (47) bezeichnet sind, wird durch zugeordnete Adressen 46 und 47 beendet. Eine zweite
Hauptsenuenz mit den Befehlen (20) bis (29) wird durch eine zuge-
8098A4/0700
ordnete Anfangsadresse 20 und einige darauffolgende Adressenerhöhungen
begonnen. Adresse 23 gehört, zu einem Sprungbefehl (23), der eine Sprungadresse 90 enthält, zur Auswahl des Beginns einer
Unterseauenz, die die Befehle (90) bis (95) mit den zugeordneten
Adressen 90-95 enthält. Die Adresse 24 gehört zu einem Rückkehrbefehl
(24), der eine Rückkehradresse 26 zur Auswahl des Befehls (26) enthält, mit dem die zweite Hauptsequenz nach der Ausführung
der Untersequenz fortgeführt werden soll. Die zweite Hauptsequenz wird vollständig durchgeführt mittels aufeinanderfolgender Adressenerhöhungen
bis Adresse 29. Eine dritte Hauptsequenz wird mittels einer zugeordneten Anfangsadresse 50 begonnen.
Für die Zuordnungen bezüglich der Adressierung und der Speicherung
eines Befehls und einer zugehörigen Aufzu/eigungsinformation gilt
das folgende: ein Zustand "0", der in der Aufzweigungsinformationposition
BIP1 gespeichert wird, ergibt eine Verlängerung des Befehls, der gleichzeitig nach dem "pipeline"-Prinzip in dem Befehlsregister
IR gespeichert wird und zu der Aufzweigung B6 aufgezweigt
wird, und eine Verlängerung des Logikzustandes, der in der Aufzweigungsinformationsposition BIP2 zur Steuerung der Blockier—
einrichtung AND4 gespeichert wird. Um einen Übergang zwischen den Hauptsequenzen ohne Taktperiodenverlust, zu erreichen, wird ein
Zustand "1" dem Steuereingang C1 der Adressierungseinheit mittels des vorletzten Befehls (46) bzw. (28) der Hauptsequenzen zugeführt.
Ferner sind diese Verbindungen derart getroffen, daß die Aufzweigungsinformationsposition
BIP2 gemeinsam mit dem Sprungbefehl (23) und deren vorhergehendem Befehl (22) einen Zustand "1" erhält,
damit die erwähnten Adressen 90 und 26 zu der Adressenflußaufzweigung
BA aufzweigen, und derart, daß die Position BIP2 gemeinsam mit dem Rückkehrbefehl (24) und den Befehlen (90) bis (95) der
Untersequenz einen Zustand "0" erhält, damit die Rückkehradresse 26 pufferweise gespeichert wird. Um das Adressenregister mit der
Sprungadresse 90 bzw. mit der Rückkehradresse 26 ohne Taktperiodenverlust
zu speisen, u'ird ein Zustand "1" dem Steuereingang C2 der
Adressierungseinneit mittels des Sprungbefehls (23) bzw. mittels
8098U/0700
des vorletzten Befehls (94) der Untersenuenz zugeführt. Zum
leichteren Verständnis der Auf zu/eigungen, die durch die Ausführungsform
nach Fig. 3 durchgeführt, iuerden, enthält Fig.
einige Zuordnungssymbole; beispielsweise ist angegeben, wie das Adressenregister die Rückkehradresse 26 auf der Adressenflußaufztueigung
BA mittels eines Zustandes "1" des Steuereingangs C2 erhält.
809844/0700
, 4M
Leerseite
Claims (1)
- TELEFONAKTIEBÜLAGET L »I ERICSSON, STOCKHOLM/SCHWEDENAnordnung zur Aufzmeiqunq eirms InformationsfIussbsPatentanspruchs1 J Anordnung zur Aufzuieigung eines ankommenden Informationsflusses zu auslaufenden Inf ormationsf luüaufzweigungen, luobei der ankommende Informationsfluß Digitalwörter enthält, die zur Steuerung eines speicherprogrammgesteuerten Nachrichtenvermittlungssystems verwendet werden, wobei die UJörter in Bitgruppen unterteilt sind und durch einen ersten Informationsfluögenerator mit einer Frequenz erzeugt werden, die durch Taktimpulse erhalten wird, die aus einer Taktimpulsauelle übertragen werden, uiobei der Informationsfluß zwischen Speichereinricntungen übertragen wird, deren Aktivierungseingänge von den Taktimpulsen gesteuert werden^ und wobei aufeinanderfolgend angeordnete Speichereinrichtungen in der übertragungsrichtung gleichzeitig aktiviert werden zum Empfang von aufeinanderfolgender Information, die in dem jeweiligen Fluß enthalten ist, gekennzeichnet durch einen zweiten Informationsflußgenerator (IFG2), der von der Taktimpulsauelle (CL) gesteuert wird zur Erzeugung einer digitalen Aufzweigungsinformation (bi1-bi3), die für jedes Üigitalwort und jede Bitgruppe (b1-Bs b9-12) bestimmt, in welche Informationsflußaufzweigung (81-B4) dieses 'JJort und diese Bitgruppe aufgezweigt werden soll, und durch in den Speichereinrichtungon enthaltene Wortregister bzw. Bitgruppen— register (8R1-0R4) deren Inforrnytionsaingange mit dem ersten In— format ionsf luügunery tor (IFtil) verbunden sünd und deren Inf ormationsH0 9RAA/0700ausgange jeweils den Punkt bilden, wo ein AufzweigungsfIuQ seinen Ursprung nimmt, wobei die Uort- bzw. Bitgruppenregister, zu denen nur ein Teil des ankommenden Informationsflusses aufgezeigt wird, Aktivierungseingänge (A) aufweisen, die mit einer Blockierungsainrichtung (AND1-AMD3) verbunden sind, und zwar jeweils zum Blockieren der Taktimpulse in Abhängigkeit von der zu dem jeweiligen AufzweigungsfluG gehörenden Aufzwaigungsinformation.2 „ Anordnung nach Anspruch 1, dadurch gekennzeichnet, daß die Speichereinrichtung eine Anzahl von Aufzwaigungsinformationsragistern (BIR1, BIR2) enthalt, deren Informationseingänge mit dem zuzeiten Informationsfluügenarator (IFG2) verbunden sind und deren Informationsausgänge jeweils mit einer der Blockierungseinrichtungen verounden sind, zur Übertragung der Aufzweigungsinformation, mittels der die zugehörige Blockierungseinrichtung gesteuert wird.3. Anordnung nach Anspruch 2, dadurch gekennzeichnet; daß der Aktivierungseingang wenigstens eines (BIR2) der Aufzweigungsinfcrmationsregisfcar von einer anderen (AfJDI) Blockierungseinrichtung als Blockierungseinrichtung (AND2) gesteuert wird, mit. der ihr Ausgang verbunden ist.4. Anordnung nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß die InformationsFluÜgensratoran aus Speichern mit willkürlichem Zugriff (MEG) gebildst sind, aus densn die Digitaluzörfcer und die Aufzmeigungsinformation mittels Adressen ausgelesen werden, die durch eine Adresseneinheit (AU) erzeugt werden, und daß einer der Aufzuzeigungsflüsse (BA) zu einem Eingang der Adressierungseinheit geführt ist.8098 4 A/0700
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| SE7704787A SE435429B (sv) | 1977-04-26 | 1977-04-26 | Anordning for att mot utgaende informationsflodesgrenar forgrena ett inkommande "pipeline"-informationsflode |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| DE2815623A1 true DE2815623A1 (de) | 1978-11-02 |
| DE2815623C2 DE2815623C2 (de) | 1985-01-10 |
Family
ID=20331126
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DE2815623A Expired DE2815623C2 (de) | 1977-04-26 | 1978-04-11 | Anordnung zur Aufzweigung eines Befehlsinformationsflusses |
Country Status (25)
| Country | Link |
|---|---|
| US (1) | US4222101A (de) |
| JP (1) | JPS53133337A (de) |
| AR (1) | AR224498A1 (de) |
| AU (1) | AU516503B2 (de) |
| BE (1) | BE866417A (de) |
| BR (1) | BR7802540A (de) |
| CA (1) | CA1112748A (de) |
| CH (1) | CH632861A5 (de) |
| CS (1) | CS254304B2 (de) |
| DD (1) | DD135555A5 (de) |
| DE (1) | DE2815623C2 (de) |
| DK (1) | DK179178A (de) |
| EG (1) | EG13628A (de) |
| ES (1) | ES469109A1 (de) |
| FI (1) | FI71205C (de) |
| FR (1) | FR2389174A1 (de) |
| GB (1) | GB1586647A (de) |
| HU (1) | HU177091B (de) |
| IN (1) | IN148648B (de) |
| MX (1) | MX148120A (de) |
| NL (1) | NL190250C (de) |
| NO (1) | NO150535C (de) |
| PL (1) | PL113683B1 (de) |
| SE (1) | SE435429B (de) |
| YU (1) | YU39840B (de) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5621242A (en) * | 1979-07-28 | 1981-02-27 | Fujitsu Ltd | Pipeline control method for computer operation |
| US4571673A (en) * | 1983-09-29 | 1986-02-18 | Tandem Computers Incorporated | Enhanced CPU microbranching architecture |
| EP0186668A1 (de) * | 1984-06-27 | 1986-07-09 | Motorola, Inc. | Fliessbandausführung von dreiwortbefehlen |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3717850A (en) * | 1972-03-17 | 1973-02-20 | Bell Telephone Labor Inc | Programmed data processing with facilitated transfers |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3609700A (en) * | 1970-02-24 | 1971-09-28 | Burroughs Corp | Data processing system having an improved fetch overlap feature |
| US3771138A (en) * | 1971-08-31 | 1973-11-06 | Ibm | Apparatus and method for serializing instructions from two independent instruction streams |
| US4025771A (en) * | 1974-03-25 | 1977-05-24 | Hughes Aircraft Company | Pipe line high speed signal processor |
-
1977
- 1977-04-26 SE SE7704787A patent/SE435429B/xx not_active IP Right Cessation
-
1978
- 1978-04-03 US US05/892,494 patent/US4222101A/en not_active Expired - Lifetime
- 1978-04-05 IN IN249/DEL/78A patent/IN148648B/en unknown
- 1978-04-10 FI FI781080A patent/FI71205C/sv not_active IP Right Cessation
- 1978-04-11 DE DE2815623A patent/DE2815623C2/de not_active Expired
- 1978-04-14 NL NLAANVRAGE7804004,A patent/NL190250C/xx not_active IP Right Cessation
- 1978-04-14 FR FR7811080A patent/FR2389174A1/fr active Granted
- 1978-04-17 AU AU35145/78A patent/AU516503B2/en not_active Expired
- 1978-04-18 CH CH411378A patent/CH632861A5/de not_active IP Right Cessation
- 1978-04-20 NO NO781389A patent/NO150535C/no unknown
- 1978-04-21 GB GB15969/78A patent/GB1586647A/en not_active Expired
- 1978-04-24 JP JP4866878A patent/JPS53133337A/ja active Granted
- 1978-04-24 YU YU973/78A patent/YU39840B/xx unknown
- 1978-04-24 EG EG271/78A patent/EG13628A/xx active
- 1978-04-25 PL PL1978206372A patent/PL113683B1/pl unknown
- 1978-04-25 DK DK179178A patent/DK179178A/da not_active Application Discontinuation
- 1978-04-25 DD DD78204991A patent/DD135555A5/de unknown
- 1978-04-25 CS CS782665A patent/CS254304B2/cs unknown
- 1978-04-25 HU HU78EI791A patent/HU177091B/hu unknown
- 1978-04-25 ES ES469109A patent/ES469109A1/es not_active Expired
- 1978-04-25 BR BR7802540A patent/BR7802540A/pt unknown
- 1978-04-25 CA CA301,974A patent/CA1112748A/en not_active Expired
- 1978-04-26 AR AR271913A patent/AR224498A1/es active
- 1978-04-26 BE BE187141A patent/BE866417A/xx not_active IP Right Cessation
- 1978-05-12 MX MX173085A patent/MX148120A/es unknown
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3717850A (en) * | 1972-03-17 | 1973-02-20 | Bell Telephone Labor Inc | Programmed data processing with facilitated transfers |
Also Published As
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE4320681C2 (de) | Schieberegisterzelle | |
| DE2753063A1 (de) | Speicherwerk | |
| DE3015992A1 (de) | Programmierbare logische anordnung | |
| DE2117936B2 (de) | Mikroprogrammgesteuerte Zentraleinheit eines elektronischen Datenverarbeitungssystems | |
| DE2451982A1 (de) | Signalverarbeitungseinrichtung, insbesondere fuer digitale datenverarbeitungssysteme | |
| EP0048767A1 (de) | Prioritätsstufengesteuerte Unterbrechungseinrichtung | |
| DE2406740A1 (de) | System zur regelung von verfahrensausruestungen | |
| DE2212373A1 (de) | Schnelles Sperrgatter | |
| DE2223196A1 (de) | Verfahren und Anordnung zur Impulsbreitensteuerung | |
| DE1925427A1 (de) | Datenuebertragungsvorrichtung zum UEbertragen von Daten zwischen Informationsspeichern | |
| DE2617485A1 (de) | Verfahren und schaltungsanordnung zur abarbeitung von mikrobefehlsfolgen in datenverarbeitungsanlagen | |
| DE1180171B (de) | Zahlenrechner | |
| DE60221515T2 (de) | Speichersystem für schleifenbeschleunigung nach wunsch | |
| EP0309888B1 (de) | Verfahren und Schaltungsanordnung zur Erzeugung von Filtersignalen | |
| DE2037811C3 (de) | Anlage zur Verarbeitung numerischer Informationen mit einem zentralen Spei eher großen Fassungsvermögens | |
| DE2815623A1 (de) | Anordnung zur aufzweigung eines informationsflusses | |
| DE2461651A1 (de) | System zur zaehlung von mustern | |
| DE2908776A1 (de) | Speicheradressen-bezeichnungseinheit und datenverarbeitungsvorrichtung | |
| DE19818430B4 (de) | Bidirektionelle Datenein/Ausgabeschaltung eines Synchronspeicherelements und Verfahren zum Steuern derselben | |
| DE2619661A1 (de) | Verfahren und anordnung zum aufeinanderfolgenden ausfuehren von datenverarbeitungsinstruktionen in funktionseinheiten eines rechners | |
| DE4101413A1 (de) | Schaltung zur zeitkorrektur zeitlich unterschiedlicher digitaler signale | |
| DE19748675A1 (de) | Vorausleseverfahren für ein Speicherbauelement und einen Speicheraufbau unter Verwendung des Vorausleseverfahrens | |
| DE2163312A1 (de) | Zeitschalter für gesteuerte Übertragung | |
| DE2527236C3 (de) | Anordnung zum Einsetzen von Daten in ein Register | |
| DE3123379C2 (de) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| OD | Request for examination | ||
| D2 | Grant after examination | ||
| 8364 | No opposition during term of opposition |