DE2908776A1 - Speicheradressen-bezeichnungseinheit und datenverarbeitungsvorrichtung - Google Patents

Description

— f· — European Patent Office

Tokyo Shibaura Denki Kabushiki Kaisha, Möhlstraee37

D-8000 München 80

Kawasaki-shi, Japan

Tel.: 089/982085^7

Telex: 0529802 hnkl d

Telegramme: ellipsoid

53P884-2

- 8, Man 1375J

Speicheradressen-Bezeichnungseinheit und Datenverarbeitungsvorrichtung

Beschreibung

Die Erfindung betrifft eine Speicheradressen-Bezeichnungseinheit für eine Datenverarbeitungsvorrichtung.

Bei der Datenverarbeitung ist es manchmal wünschenswert, eine Ausleseoperation aus einem Speicher, etwa einem Festwertspeicher (ROM), durch abwechselnde Adressenbezeichnung eines Befehlswortbereichs und eines Datenbereichs des Speichers durchzuführen. Wenn beispielsweise die grundsätzliche Bitkonfiguration einer Befehlswortgruppe 8 Bits (1 Byte) umfaßt und die zu verarbeitenden Daten 4 Bits umfassen, können in einem Speicherplatz des FestSpeichers, der durch dieselbe Adresse dieses Speichers bestimmt wird, zwei Datenarten gespeichert werden. Im folgenden sei angenommen, daß die folgenden Befehle zum Auslesen von Festspeicherdaten aus dem Festwertspeicher ausgelesen werden:

I) LRIi-Befehl (Niedrigeren ROM-Datenbefehl eingeben) (AOv-(ROM L [DC I )

909837/074 1 ORIGINAL INSPECTIÖ

II) LRH-Befehl (Höheren ROM-Datenbefehl eingeben) (AC) <r (ROM H

+ 1

Eine Adresse zur Bezeichnung des Datenbereichs des Festwertspeichers (ROM) ist in einem Datenzähler (DC) gespeichert. Der niedrigere 4-Bit-Teil der Daten, die in dem durch eine Adresse bestimmten Speicherplatz des Festwertspeichers gespeichert sind, wird durch den genannten LRL-Befehl in einen Akkumulator (ACC) geladen. Nach der Ausführung des LRL-Befehls wird der höhere 4-Bit-Teil der Daten in dem Speicherplatz des Festwertspeichers, der durch dieselbe Adresse wie die bestimmt ^: wird, welche durch den Datenzähler (DC) angegeben wird, gemäß dem LRH-Befehl im Akkumulator gespeichert. Nach Ausführung des LRH-Befehls wird der Inhalt des Datenzählers (DC) um einen Schritt erhöht (d.h. eine Adresse zur Bezeichnung des Datenbereichs des Festwertspeichers wird erhöht), woraufhin eine Datentafel im Festwertspeicher kontinuierlich ausgelesen werden kann. Der Datenbereich des Festwertspeichers kann unter Benutzung der genannten Befehle wirksam ausgenutzt werden. Diese Befehle werden normalerweise derart ausgeführt, daß in einem Maschinenzyklus das Befehlswort durch die Adresse des Programmbereichs (in einem Programmzähler gespeichert) abgerufen wird, während im nächsten Maschinenzyklus Daten durch die Adresse des in einem Datenzähler gespeicherten Datenbereichs abgerufen werden. Zur Durchführung dieser Operation benötigt eine bisherige Anlage einen Schaltkreis zum Umschalten zwischen dem Datenzähler und dem Programmzähler zwecks Bezeichnung der (betreffenden) Speicheradresse. Weiterhin ist auch eine UND-NICHT- bzw. Sperrschaltung (INHIBIT circuit) zur Verhinderung eines Hochzählens des P/rogrammzählers erforderlich, weil sich beim zweiten Maschinenzyklus Schwierigkeiten durch das Hochzählen des Programmzählers ergeben. Beispielsweise kann ein 8-Bit-Mikroprozessor (Typ 8O8OA, Intel Corporation) verwendet werden. Bei diesem Mikroprozessor wird

909837/0741 ORIGINAL INSPECTED

— Q —

ein Befehl der Adresse PCi zum selben Zeitpunkt (timing) abgerufen wie dann, wenn der Inhalt PCi des Programmzählers auf PCi + 1 erhöht wird. Zur Lieferung der Ädressen-PCi-Daten zu einer Adressen Csammel) leitung ist daher eine Adressenverriegelungsschaltung erforderlich. Weiterhin ist ein kompliziertes Steuersignal zur Abnahme eines Zeitsteuersignals erforderlich, um in den Programmzähler erneut die Adressendaten PCi + 1 einzugeben, die durch eine Inkrement/Dekrement-Schaltung inkrementiert werden.

Aufgabe der Erfindung ist damit insbesondere die Schaffung einer verbesserten Speicheradressen-Beseichnungseinheiti. welcher die vorstehend geschilderten Mangel nicht anhaften.

Die Erfindung bezweckt auch die Schaffung einer Datenverarbeitungsvorrichtuiig unter Verwendung einer solchen Speicheradressen-Beseicfarrangseinheit. ..

Diese Aufgabe wird bei einer Speicheradressen-Bezeichnungseinheit, bestehend aus einem Speicher für ein Programm oder für Datenγ einem damit verbundenen ersten Register zur Bezeichnung eines durch eine erste Adresse bestimmten Speicherplatzes des Speichers, einem mit dem ersten Register verbundenen zweiten Register zur Bezeichnung eines durch eine zweite Adresse bestimmten Speicherplatzes, einer an die beiden Register angeschlossenen Adressenmodifizierschaltung zum Modifizieren der im ersten Register gesetzten Adresse, zwischen die beiden Register sowie zwischen die Adressenmodifizierschaltung einerseits und die beiden Register andererseits eingeschalteten Torschaltungen und einer Einrichtung zur Lieferung von Steuersignalen zu den beiden Registern und zur Adressenmodif izierschaltung, erfindungsgemäß gelöst durch eine erste Schleife bzw. einen Regelkreis (loop) zum Modifizieren der ersten Speicheradresse vom ersten Register durch die Adressenmodif izierschaltung, zur überführung dieser Adresse zum ersten

S09837/0741

2908176

Register über die Torschaltung und zur Bezeichnung eines Speicherplatzes des Speichers,der durch die erste Speicheradresse bestimmt wird, und durch eine zweite Schleife bzw. einen Regelkreis zum Modifizieren der ersten Adresse des ersten Registers durch die Adressenmodifizierschaltung, zur Lieferung dieser Adresse zum zweiten Register über die Torschaltung, während die zweite Speicheradresse des zweiten Registers zum ersten Register geliefert wird, und zur abwechselnden Bezeichnung, mittels des ersten Registers, des durch die erste Adresse bestimmten Speicherplatzes sowie des durch die zweite Adresse bestimmten Speicherplatzes.

Im folgenden ist eine bevorzugte Ausführungsform der Erfindung anhand der beigefügten Zeichnung näher erläutert. Es zeigen:

Fig. 1 ein Blockschaltbild einer Datenverarbeitungsvorrichtung mit einer Speicheradressen-Bezeichnungseinheit gemäß der Erfindung,

Fig. 2 ein Blockschaltbild zur Veranschaulichung des Aufbaus der Speicheradressen-Bezeichnungseinheit nach Fig.2,

Fig. 3 ein detailliertes Blockschaltbild eines Inkrement/-Dekrement-J(I/D-) bzw. Auf/Abwärts-Zählers nach Fig. 2 und

Fig. 4A bis 4F ein Zeitsteuerdiagramm zur Veranschaulichung der Arbeitsweise der Einheit nach Fig. 2.

Fig. 1 veranschaulicht ^ine Datenverarbeitungsvorrichtung, für welche die erfindungsgemäße Speicheradressen-Bezeichnungseinheit vorgesehen Ist. Gemäß Fig. 1 ist ein Speicher 11 vorgesehen, der zur Speicherung eines Programms und von Daten dient, der beispielsweise aus einem Festwertspeicher (ROM) bestehen kann

909837/0741

PEGTf

29Of776

und dessen Ausgang über eine Torschaltung 12 mit einem Befehlsregister (IR) 13 verbunden ist. Der Ausgang des Speichers 11 ist auf noch zu beschreibende Weise über eine Torschaltung 41 mit einer Sammelleitung SD verbunden. Das Befehlsregister 13, das die vom Speicher 11 ausgegebenen Befehlsdaten enthält, ist über eine Torschaltung 14 mit einem Befehlsdekodierer 16 und über eine Torschaltung 15 mit einer Sammelleitung 17 (S₂(S₂-BUS)) verbunden. Der Befehlsdekodierer 16 entschlüsselt die vom Befehlsregister 13 ausgegebenen Befehlsdaten zwecks Lieferung verschiedener Steuersignale zu entsprechenden, noch zu erläuternden Torschaltungen (gates). Ein mit einer Sammelleitung 19 (S₁(S₁-BUS)) und einer Sammelleitung 2O (D(D-BUS)) verbundener Akkumulator 18 hält die von der Sammelleitung 20 gelieferten Daten und liefert ein Ausgangssignal zur Sammelleitung 19.

Eine arithmetische Logikeinheit (ALU) 21 ist über Torschaltungen 24, 25 und 26 mit den Sammelleitungen 19, 17 bzw. 20 verbunden, um eine arithmetische oder logische Berechnung durchzuführen, deren Daten auf den Sammelleitungen 19 und geliefert werden. Das Rechenergebnis wird der Sammelleitung 20 aufgeprägt. Der Eingang eines Datenzählers (DC) 31 ist über eine Torschaltung 32 mit der durch die Sammelleitungen 19, und 20 gebildeten Sammelleitung 30 (SD-BUS) und über eine Torschaltung 34 mit einem Inkrement/Dekrement-!(I/D-) bzw. Auf/-Abwärtszähler 33 verbunden. Der Ausgang des Datenzählers 31 ist über eine Torschaltung 35 an die Sammelleitung 30 und über eine Torschaltung 36 an einen noch zu beschreibenden Programmzähler (PC) 37 angeschlossen.

Der Datenzähler 31 hält die vom Zähler 33 ausgegebenen Daten oder die über die Sammelleitung 30 eingegebenen Daten, und er liefert ein Ausgangssignal zum Programmzähler 37. Der Eingang des Auf/Abwärtszählers 33 ist mit dem Ausgang des Programmzählers 37 verbunden, während sein Ausgang über eine Torschal-

909837/0741

2906776

tung 39 mit dem Eingang des Programmzählers 37 verbunden ist. Der Zähler 33 erhöht oder erniedrigt einen vom Programmzähler 37 ausgegebenen Zählwert. Der Programmzähler 37, der über eine Torschaltung 40 an die Sammelleitung 30 angeschlossen ist, hält die Adresse jedes Ädressenplatzes des Speichers 11.

Fig. 2 veranschaulicht einen wesentlichen Teil der Datenverarbeitungsvorrichtung mit der erfindungsgemäßen Speicheradressen-Bezeichnungseinheit .

Der Ausgang des Speichers 11 liegt an Torschaltungen 12 und Wenn der zur Torschaltung 12 gelieferte Inhalt ein Befehlswort ist, wird diese Torschaltung 12 durch ein ihr zugeführtes Steuersignal G1 geöffnet bzw. durchgeschaltet, um das Befehlswort zum Befehlsregister 13 zu liefern. Das Steuersignal GI ist ein Takt- oder Zeitsteuersigna-1 P₁ {vgl. Fig. 4A) , das der Torschaltung 12 zugeführt wird.

Wenn der zur Torschaltung 41 gelieferte (Speicher-)Inhalt aus Daten besteht, wird die Torschaltung 41 durch ein Steuersignal G2 geöffnet bzw. durchgeschaltet, um die Daten zur Sammelleitung 30 durchzulassen. Das Steuersignal G2 ist gemäß Fig. 4A ein Takt- oder Zeitsteuersignal φ., das an die Torschaltung 41 angelegt wird.

Der Ausgang des Programmzählers 37 ist mit der Eingangsseite des Speichers 11 verbunden. Die Eingänge des Programmzählers 37 sind über Torschaltungen 39, 36 und 40 mit dem Auf/Abwärts- bzw. I/D-Zähler 33, dem Datenzähler 31 bzw. der Sammelleitung 30 verbunden (vgl. Fig. 1). Der Programmzähler 37 empfängt in Abhängigkeit von einem Taktimpuls φ₂ gemäß Fig. 4B Adressendaten vom I/D-Zähler 33, vom Datenzähler 31 und von der Sammelleitung 30, um die Adresse des Speichers 11 aufgrund dieser Adressendaten zu bezeichnen. Das Durchschalten und Sperren der Torschaltung 36 wird durch ein Steuersignal G3 gesteuert, das

909837/0741

ORIGINAL INSPECTED

2903776

durch einen Taktimpuls φ. erzeugt wird, wenn ein Torschaltung-Durchschaltbefehl ausgeführt wird. Das Durchschalten und Sperren der Torschaltung 39 wird durch ein Steuersignal G4 gesteuert, das durch ein Taktsignal φ* bei Ausführung eines Torschaltung-Durchschaltbefehls erzeugt wird. Das Durchschalten und Sperren der Torschaltung 40 erfolgt unter einem Steuersignal G5, das dann erzeugt wird, wenn ein Befehl, wie ein Sprungbefehl oder ein Rufbefehl, zur Ermöglichung der Eingabe einer vorgegebenen Speicheradresse in den Programmzähler 37 ausgeführt wird. Der andere Ausgang des Programmzählers 37 ist mit dem I/D-Zähler 33 verbunden, welcher eine vom Programmsähler 37 gelieferte Ausgangsgröße um ^Eins erhöht oder erniedrigt.

Fig. 3 veranschaulicht ein Detail des I/D-Zählers 33, der einen Inkresientierer {incrementer) 51 zur Erhöhung einer vom Programmzähler 37 gelieferten Ausgangsgröße um einen Schritt, einenDekrementierer fdecrementer) 52 zur Erniedrigung einer vom Programmsähler 37 gelieferten Ausgangsgröße um einen Schritt und eine überbrückung 53 aufweist, um die Ausgangsgröße vom Programmzähler durchzulassen. Die Ausgangssignale von Inkrementierer 51, Dekrementierer 52 und überbrückung 53 werden einem Multiplexer 54 eingegeben, welcher an einem seiner drei Eingänge ein Steuersignal G8 vom Befehlsdekodierer 16 empfängt, um ein entsprechendes Ausgangssignal zu den Torschaltungen 34 und 39 zu liefern. Das Steuersignal G8 wird durch den Taktimpuls φ₂ erzeugt, und das Ausgangssignal des Inkrementieres 51 wird normalerweise als Ausgangssignal des Multiplexers 54 gewählt. Die zwischen den I/D-Zähler 33 und den Datenzähler 31 eingeschaltete Torschaltung 34 wird durch das Steuersignal G7 durchgeschaltet./ um ein Ausgangs signal vom Zähler 33 zum DatenzShl-er 31 zu übertragen. Das Steuersignal G7 wird bei Ausführung des Torschaltungs-Durchschaltbefehls durch den Taktimpuls jzi^ erzeugt.

Der Datenzähler 31 nimmt in Abhängigkeit vom Taktimpuls φ_ζ

903837/0741 ORIGINAL JNSPECTgß

Ädressendaten von der Torschaltung 34 ab, um sie zur Torschaltung 36 zu leiten. Der andere Eingang des Datenzählers 31 ist über die Torschaltung 32 mit der Sammelleitung 30 verbunden, und die Torschaltung 32 wird durch das Steuersignal G6 geöffnet bzw. durchgeschaltet, um die auf der Sammelleitung 30 liegenden Daten^um Datenzähler 31 zu leiten.

Das Steuersignal G6 wird durch einen Taktimpuls φ ₁ erzeugt, wenn ein Setzbefehl des Datenzählers 31 ausgeführt wird. Somit kann eine beliebige Datengröße im Datenzähler 31 gesetzt werden. Der Programmzähler 37, der I/D-Zähler 33 und die Torschaltung 39 bilden einen ersten Regelkreis L₁ (loop), während der Programmzähler 37, der Zähler 33, die Torschaltung 34, der Datenzähler 31 und die Torschaltung 36 einen zweiten Regelkreis L₂ bilden.

Im folgenden ist die Adressenbezeichnung anhand des Diagramms von Fig. 4 erläutert. Zunächst sei dabei der Fall beschrieben, in welchem Adressendaten die Schleife bzw. den Regelkreis L.. durchlaufen. Als Befehl sei beispielsweise ein logischer Operationsbefehl, ein Bitverarbeitungsbefehl, ein Verzweigungsbefehl, ein Sprungbefehl und dgl. vorausgesetzt, der nach der folgenden grundsätzlichen Operation ausgeführt wird. Wenn im Programmzähler 37 durch einen Taktimpuls φ₂ der Phase 1 gemäß Fig. 4-B eine Adresse gespeichert wird (wobei angenommen sei, jäaß die Größe des Programmzählers 37 an diesem Punkt gleich PCi ist), wird der Inhalt des Programmzählers 37 dem I/D-Zähler 33 eingegeben^ dessen Inhalt durch den Inkrementierer 51 Jim Eins erhöht wird, um PCi + 1 zu erhalten. An diesem Punkt wird ein ^Befehl Wer Inhalt PCi des Festspeichers) durch den Taktimpuls φ der Phase 1 gemäß Fig. 4A abgerufen und in das Befehlsregister 13 geladen. Der geladene Befehl wird durch den Befehlsdekodierer 16 entschlüsselt. Infolgedessen werden Steuersignale t34 usw. erzeugt und eine dem Befehl zugewiesene Operation durchgeführt. Die erhöhte Größe PCi + 1 wird der

909837/0741

Torschaltung 39 eingegeben. Da die Torschaltung 39 durch ein Steuersignal G4 durchgeschaltet wird, wird ihre Größe PCi + 1 zum Programmzähler 37 geliefert. Auf diese Weise wird eine der Phase 1 entsprechende Operation abgeschlossen.

Durch den der nächsten Phase entsprechenden Taktimpuls φ₂ werden die Größe PCi + 1 in den Programmzähler 37 eingegeben, die Adresse des Speichers 11 bezeichnet und der nächste Befehl ausgelesen. Auf diese Weise werden die Befehle im Regelkreis L1 sequentiell ausgelesen und ausgeführt.

Die Ausführung beispielsweise eines Sprungbefehls geschieht wie folgt: Die Operation in Phase 1 ist dieselbe wie bei der Grundoperation, nur mit dem Unterschied, daß bei der Entschlüsselung eines Sprungbefehls durch den Befehlsdekodierer 16 Steuersignale G4, G5 und G2 erzeugt werden. An diesem Punkt wird das Steuersignal G4 durch den Taktimpuls φ. der Phase 1 geliefert, während die Steuersignale G5 und G2 durch den Taktimpuls φ* der Phase 2 erzeugt werden.

Nachstehend ist Phase 2 erläutert. Wenn die Daten PCi + 1 durch den Taktimpuls φ der Phase 2 (Fig. 4B) über die Torschaltung 39 in den Programmzähler 37 geladen werden, werden sie zum I/D-Zähler 33 geliefert und durch diesen um +1 erhöht, so daß der Inhalt dieses Zählers 33 zu PCi + 2 wird. Zu diesem Zeitpunkt werden die Adressendaten (Inhalt der durch die Adresse PCi +1 bestimmten Speicherstelle des Festspeichers), die eine Sprungadresse darstellen, zur Torschaltung 41 abgerufen. Gleichzeitig werden durch den Taktimpuls φ Steuersignale G2 und G5 erzeugt, durch welche die Torschaltungen 41 bzw. 40 durchgeschaltet werden. Die für die Sprungadresse stehenden Adressendaten werden über die Sammelleitung 30 (SD-BUS) zum Programmzähler 37 geleitet. Aus diesem Grund wird die erhöhte Größe PCi + 2 nicht benutzt. Daraufhin sind die Operationen der Phasen 1 und 2 abgeschlossen.

Mittels des Taktimpulses φ₂ der nächsten Phase wird die

9 098 37/0741

Sprungadresse in den Programmzähler 37 geladen, und die Adresse des Speichers 11 wird bezeichnet. Infolgedessen wird ein neuer Befehl ausgelesen und ausgeführt.

Beim vorstehend beschriebenen Beispiel durchläuft die Befehlsadresse während Phase 1 und 2 je einmal den Regelkreis L,, wodurch der Befehl ausgeführt wird.

Im folgenden ist nun der Fall erläutert, in welchem die Adressendaten den Regelkreis L~ durchlaufen. In diesem Fall können z.B. die Festspeicher-Datenauslesebefehle LRL, LRH usw. als Befehle vorliegen. Der LRL-Befehl kann beispielsweise wie folgt ausgeführt werden: Wenn eine Adresse durch den Taktimpuls φ₂ der Phase 1 (Fig. 4B) in den Programmzähler 37 eingegeben wird (wobei abgenommen sei, daß der Inhalt des Programmzählers 37 gleich PCi ist), wird die Größe PCi dem I/D-Zähler 33 eingegeben, um diese Größe durch den Inkrementierer 51 um Eins zu erhöhen, wobei PCi + 1 erhalten wird (vgl. Fig. 4D). Zu diesem Zeitpunkt wird der Befehl (Inhalt PCi des Festspeichers) durch das,- Taktsignal φ* der Phase 1 (Fig. 4A) zum Befehlsregister 13 abgerufen. Der abgerufene Befehl wird durch den Befehlsdekodierer 16 entschlüsselt, und die Steuersignale G3, G7_f G8 und G2 werden erzeugt. Dabei werden die Steuersignale G3 und G7 durch den Taktimpuls φ. der Phase 1 und das Steuersignal G8 durch den Taktimpuls φ₂ der Phase 2 geliefert, während das Steuersignal G2 durch den Taktimpuls φ* der Phase 2 erzeugt wird. Die erhöhte Größe PCi + 1 wird zur Torschaltung 34 und zum Datenzähler 31 geleitet, wenn die Torschaltung 34 durch das Steuersignal G7 geöffnet bzw. durchgeschaltet wird. Nunmehr sei angenommen, daß in Phase 1 der Inhalt des Datenzählers 31 gleich DCi ist. Dabei wird die Größe DCi zur Torschaltung 36 geleitet. Wenn letztere durch das Steuersignal G3 durchgeschaltet wird, wird die ihr zugeleitete Größe DCi zum Programmzähler 37 übertragen.

909837/0741

Original'inspect

Hierauf ist die Operation der Phase 1 beendet, und die Operation der Phase 2 setzt ein. Durch den Taktimpuls φ₂ der Phase 2 wird die Größe DCi über die Torschaltung 36 in den Programmzähler 37 geladen, während durch denselben Taktimpuls Φ₂ die Größe PCi + 1 über die Torschaltung 34 in den Datenzähler 31 eingegeben wird. Dies bedeutet, daß durch den Taktimpuls ?$₂ ^der Phase 2 die Größe PCi in den Programmzähler 37 und die Daten PCi + 1 in den Datenzähler 31 geladen werden (vgl. Fig. 4C, 4D und 4E). Die Adresse DCi vom Programmzähler 37 wird zum I/D-Zähler 33 geleitet. Zu diesem Zeitpunkt wird das Steuersignal G8 auf der Grundlage des LRL-Befehls durch den Zeitsteuerimpuls φ₂ der Phase 2 erzeugt, und die Größe der Überbrückung 53 wird durch das Steuersignal G8 am Multiplexer 54 gewählt. Dies bedeutet, daß die im Programmzähler 37 gespeicherte Adresse DCi dem I/D-Zähler 33 und dann der Torschaltung 34 in Form von DCi eingegeben wird« An diesem Punkt werden die Daten {Inhalt des durch die Adresse DCi bestimmten Speicherplatzes des FestspeichersI durch den Taktimpuls φ^ der Phase 2 (Fig. 4A) zur Übertragung zur Torschaltung 41 abgerufen. Gleichzeitig wird das Steuersignal G2 durch den Taktimpuls φ\ erzeugt und von der Sammelleitung (SD) 30 zur Sammelleitung (D-BüS) 20 geliefert. Daraufhin ist die Operation der Phase 2 abgeschlossen, worauf die Operation der Phase 3 einsetzt. Durch den Taktimpuls $₂ ^von Phase 3 wird der Inhalt PCi + des Datenzählers 31 über die Torschaltung 36 in den Programmzähler 37 geladen. Durch denselben Taktimpuls $₂ ^wi^rd die Dateneinheit DCi nach dem Durchgang durch die Torschaltung 34 in denDatenzähler 31 geladen. Genauer gesagt: die Größe PCi + 1 wird durch den Taktimpuls φ^ von Phase 3 in den Programmzähler 37 geladen, während DCi in den Datenzähler geladen wird (vgl. Fig. 4C bis 4Ej. Der Inhalt PCi + 1 des Programmzählers 37 wird dem Auf /Abwärts- bzwu I/D-Zähl-er eingegeben,. Zu diesem Zeitpunkt wird die Größe des Inkrementierers 51 durch das Steuersignal -G8 am Multiplexer 54 gewählt,

909837/0741 ORIGINAL

Io

so daß eine normale Operation durchgeführt wird. Aus diesem Grund wird PCi + 2 zu den Torschaltungen 34 und 39 geleitet. Die genannten, zur Sammelleitung 20 gelieferten Daten (Inhalt des durch die Adresse DCi bestimmten Speicherplatzes des Festwertspeichers) durchlaufen die Torschaltung 32 und werden durch den Zeitsteuerimpuls φ₂ im Akkumulator 18 gespeichert. Die Adresse des Speichers 11 wird durch den Inhalt PCi + 1 des Programmzählers 37 bezeichnet, und der nächste Befehl wird ausgelesen. Wie im vorher beschriebenen Fall durchlaufen die Programmdaten des Programmzählers 37 und des Datenzählers 31 während der Phasen 2 und 3 den Regelkreis 2 ,Dabei wird DCi während der Phase 2 in den Programmzähler 33 und PCi + 1 während der Phase 3 in den Zähler 33 geladen, und während der Phasen 2 und 3 werden PCi + 1 bzw. DCi in den Datenzähler 31 eingegeben. Daraufhin ist eine Festspeicher-Ausleseoperation abgeschlossen.

Obgleich die Größe (value) der überbrückung 53 am Multiplexer durch den Taktimpuls φ₂ der Phase 2 gewählt wird, so daß ein Ausgangssignal des I/D-Zählers 33 erhalten wird, kann die Größe von inkrementierer 51 und Dekrementierer 52 ebenfalls gewählt werden. Wenn beispielsweise die Größe DCi + 1 des Inkrementierers 51 durch das Steuersignal G8 der Phase 2 gewählt wird, um ein Ausgangssignal des I/D-Zählers zu erhalten, kann eine Festspeicher-Ausleseoperation auf der Grundlage des LRH-Befehls durchgeführt werden, was auf dieselbe Weise wie die Durchführung des LRH-Befehls erfolgt. Die Anordnung des genannten Regelkreises (Schleife) ermöglicht eine Darstellungsoperation (featuring operation), wenn der genannte Befehl ausgeführt wird. Auch beim folgenden Beispiel kann der Regelkreis wirksam benutzt werden.

Im folgenden ist nunmehr die Ausfuhrung eines Rufbeiehls beispielhaft erläutert. Dabei «ei angenommen, daß PCi eine Adresse darstellt, die durch den Taktimpuls φ₂ der Phase 1 in den Programmzähl-er 37 geladen worden ist. Die GröBe PCi wird zum I/D-

90 9 837/0741

Zähler 33 geliefert, um PCi + 1 zu erhalten. Durch den Taktimpuls φ« wird ein Befehl abgerufen, der in das Befehlsregister 13 eingegeben wird. Der geladene Befehl wird durch den Befehlsdekodierer 16 entschlüsselt, woraufhin verschiedene Steuersignale erzeugt werden. Die Größe PCi + 1 wird durch den Taktimpuls 0„ der Phase 2 durch die Τοχ-schaltung 39 geleitet und daraufhin in den ProgrammzähTer 37 und sodann in den I/D-Zähler geladen. Infolgedessen wird PCi + erhalten.

Adressendaten, die eine Startadresse eines Unterprogramms angeben, werden durch den Taktimpuls φ. abgerufen und über die Torschaltungen 41 und 40 in den Programmzähler eingegeben. Die Größe PCi + 2 durchläuft unter dem Taktimpuls φ der Phase 3 die Torschaltung 34, um in den Datenzähler 31 geladen zu werden, d.h. eine Rückkehr- oder Rücksprungadresse PCi + 2 eines HauptProgramms wird in den Datenzähler 31 geladen. Durch den Taktimpuls φ<\ wird ein Befehl der Startadresse des Unterprogramms abgerufen und ausgeführt. Wenn nach der Verschiebung einer Ausführung des Befehls vom Hauptprogramm auf das Unterprogramm ein Befehl vom Unterprogramm zum Hauptprogramm zurück verschoben wird, wird die den Inhalt des Datenzählers darstellende Rückkehradresse in den Programmzähler 37 geladen. Auf diese Weise werden die Befehle sequentiell ausgeführt.

In den LRL- und LRH-Befehlsbetriebsarten werden der Befehlsbereich und der Datenbereich des Festspeichers abwechselnd einer Adressenbezeichnung unterworfen. Dabei macht die Adresse des Datenbereichs, die zuerst in den Programmzähler geladen wird, einen Umlauf, während sie im Regelkreis modifiziert wird, Darin liegt ein ganz besonderes Merkmal der Erfindung. In der Rufbefehisbetriebsart kann der Datenzähler als Speicher zur Zwischenspeicherung der Rückkehradresse des Hauptprogramms benutzt werden, während die Schleife bzw. der Regelkreis L2

909837/0741

benutzt wird.

Bei der erfindungsgemäßen Speicheradressen-Bezeichnungseinheit ist eine Schaltung vorgesehen, die beim Auslesen eines Befehls und von Daten aus dem Festwertspeicher durch zweckmäßige Ausnutzung des Regelkreises L1 der beiden Regelkreise L1 und L2 sehr wirksam ist. Hierdurch wird die Notwendigkeit für die Anordnung eines Schalt- oder ümschaltkreises für den Regelkreis zum Umschalten zwischen dem Programm- und dem Datenzähler sowie einer Sperrschaltung zum Sperren des Inhalts des Programmzählers gegen eine Erhöhung während der Datenabrufphase 2 vermieden. Das Erhöhen, Erniedrigen und Nichtmodifizieren der Speicheradresse läßt sich ohne weiteres durch das Steuersignal G8 steuern.

Obgleich sich die vorstehende Beschreibung auf einen Festspeicher (ROM) bezieht, kann auch ein anderer Speicher, etwa ein Randomspeicher (RAM) o. dgl. verwendet werden. Bei der beschriebenen Ausführungsform ist der I/D-Zähler in die Datenausgangsstrecke des Programmzählers 37 eingeschaltet, doch kann er auch in dessen Dateneingangsstrecke eingeschaltet sein. In diesem Fall ist selbstverständlich ein der Schleife bzw. dem Regelkreis L1 entsprechender Regelkreis zwischen dem I/D-Zähler 33 und dem Programmzähler 37 vorgesehen.

909837/0741

Claims (10)

1. Henkel, Kern, Feuer & Hänzel Patentanwälte

   Registered Representatives

   before the

   European Patent Office

   Tokyo Shibaura Denki Kabushiki Kaisha, olooOMÜnchen80

   Kawasaki-shi, Japan Tel, 089/982085-87

   Telex: 05 29 802 hnkl d

   Telegramme: ellipsoid

   53P884-2 " ß₍ WfI 1?//

   Speicheradressen-Bezeichnungseinheit und Datenverarbeitungsvorrichtung

   Patentansprüche

   f 1.) Speicheradressen-Bezeichnungseinheit, bestehend aus einem Speicher für ein Programm oder für Daten, einem damit verbundenen ersten Register zur Bezeichnung eines durch eine erste Adresse bestimmten Speicherplatzes des Speichers, einem mit dem ersten Register verbundenen zweiten Register zur Bezeichnung eines durch eine zweite Adresse bestimmten Speicherplatzes, einer an die beiden Register angeschlossenen Adressenmodifizierschaltung zum Modifizieren der im ersten Register gesetzten Adresse, zwischen die beiden Register sowie zwischen die Adressenmodifizierschaltung einerseits und die beiden Register andererseits eingeschalteten Torschaltungen und einer Einrichtung zur Lieferung von Steuersignalen zu den beiden Registern und zur Adressenmodifizierschaltung, gekennzeichnet durch eine erste Schleife bzw. einen Regelkreis (loop) zum Modifizieren der ersten Speicheradresse vom ersten Register durch die Adressenmodifizierschaltung, zur überführung dieser Adresse zum ersten Register über die Torschaltung

   909837/0741 ORIGINAL INSPECTED

   2^ -"76

   und zur Bezeichnung eines Speicherplatzes des Speichers, der durch die erste Speicheradresse bestimmt wird, und durch eine zweite Schleife bzw. einen Regelkreis zum Modifizieren der ersten- Adresse des ersten Registers durch die Adressenmodifizierschaltung, zur Lieferung dieser Adresse zum zweiten Register über die Torschaltung, während die zweite Speicheradresse des zweiten Registers zum ersten Register geliefert wird, und zur abwechselnden Bezeichnung, mittels des ersten Registers, des durch die erste Adresse bestimmten Speicherplatzes sowie des durch die zweite Adresse bestimmten Speicherplatzes.
2. 2. Einheit nach Anspruch 1, dadurch gekennzeichnet, daß die Adressenmodifizierschaltung einen Inkrementierer zur Inkrementierung der Speicheradresse um Eins, einen Dekrementierer zur Dekrementierung der Speicheradresse um Eins, eine überbrückung zur Nichtmodifizierung der Speicheradresse und einen Multiplexer aufweist, der zwischen je einen Ausgang von Inkrementierer, Dekrementierer und überbrückung eingeschaltet ist und selektiv eines der von diesen Bauteilen erhaltenen Ausgangssignale erzeugt.
3. 3. Einheit nach Anspruch 1, dadurch gekennzeichnet, daß die erste Speicheradresse eine Adresse eines Speicherplatzes ist, in welchem ein Befehl gespeichert ist, und daß die zweite Speicheradresse eine Adresse eines Speicherplatzes darstellt, in welchem ein Datenwort gespeichert ist.
4. 4. Einheit nach Anspruch 1, dadurch gekennzeichnet, daß dann, wenn zum Speicher ein Zugriff nur durch eine Adresse eines Befehlswortbereichs des Speichers erfolgt, das Adressieren eines Speicherplatzes über den ersten Regelkreis geschieht, und daß die Adressierung des Speicherplatzes über den zweiten Regelkreis erfolgt, wenn ein Speicherzugriff durch ab-

   909837/07^1

   2SÜ-776

   wechselnde Bezeichnung der Adresse eines Befeiilswortbereichs des Speichers und der Adresse eines Datenbereichs desselben stattfindet.
5. 5. Datenverarbeitungsvorrichtung, gekennzeichnet durch eine Speichereinrichtung zur Speicherung eines Programms und von Daten, durch eine mit dem

   Speicher verbundene Befehlsregistereinrichtung _zur Aufnahme eines vom Speicher ausgegebenen Befehls oder von Daten, durch einen an die Befehlsregistereinrichtung angeschlossenen Befehlsdekodierer zur Erzeugung verschiedener Steuersignale, wie eines Torschaltung-Durchschalt- und -Sperrsignals„ durch einen mit einer Sammelleitung (bus) verbundenen Akkumulator zum Halten von Daten auf der Sammelleitung,, durch eine mit letzterer verbundene arithmetische Logikeinheit zur Durchführung einer arithmetischen und logischen Berechnung an den Daten auf der Sammelleitung auf der Grundlage eines vom Befehlsdekodierer ausgegebenen Steuersignals, durch eine mit dem Speicher verbundene Speicheradressiereinrichtung zur Speicherung (hold) der Adresse eines Speicherplatzes, durch eine mit dieser Einrichtung verbundene Ädressenmodifiziereinrichtung zum Modifizieren eines von der Adressiereinrichtung gelieferten Ausgangssignals, durch eine zwischen diese beiden Einrichtungen geschaltete erste Torschaltung zur Steuerung der Lieferung von Adressendaten von der Ädressenmodifiziereinrichtung zur Speicheradressiereinrichtung nach Maßgabe des Steuersignals des Befehlsdekodierers, durch ein zwischen diese beiden Einrichtungen eingeschaltetes Register zur Lieferung einer von der Modifiziereinrichtung ausgegebenen Adressengröße zur Adressiereinrichtung entsprechend einer vorbestimmten Takt- oder Zeitsteuerung, durch eine zwischen die Modifiziereinrichtung und das Register eingeschaltete zweite Torschaltung zur Steuerung der Lieferung von Adressen-

   9 0 9 8 3 7 / 0 7 L 1

   daten von der Modifiziereinrichtung zum Register entsprechend dem Steuersignal des Befehlsdekodierers und durch eine zwischen das Register und die Adressiereinrichtung eingeschaltete dritte Torschaltung zur Steuerung der Lieferung von Ädressendaten vom Register zur Adressiereinrichtung entsprechend dem Steuersignal des Befehlsdekodierers.
6. 6. Vorrichtung nach Anspruch 5, dadurch gekennzeichnet, daß die Speicheradressiereinrichtung ein Programmzähler ist, der Adressen eines Befehlswortspeicherbereichs und eines Datenspeicherbereichs des Speichers enthält.
7. 7. Vorrichtung nach Anspruch 5, dadurch gekennzeichnet, daß die Adressenmodifiziereinrichtung eine Inkrementier- bzw. Erhöhungsschaltung zur Erhöhung der Adressendaten, eine Dekrementier- bzw. Erniedrigungsschaltung zur Erniedrigung der Adressendaten, eine überbrückung zum Durchlassen der Adressendaten ohne Modifizierung und eine Multiplexschaltung zum Auswählen eines der Ausgangssignale aufweist, die von den beiden Schaltungen und von der überbrückung geliefert werden.
8. 8. Vorrichtung nach Anspruch 5, dadurch gekennzeichnet, daß das Register abwechselnd Adressendaten für einen Befehlsspeicherbereich und solche für einen Datenspeicherbereich des Speichers enthält.
9. 9. Vorrichtung nach Anspruch 5 bis 8, dadurch gekennzeichnet, daß sie eine Speicheradressen-Bezeichnungseinheit nach einem der Ansprüche 1 bis 4 enthält.
10. 10. Verfahren zur Speicheradressenbezeichnung, dadurch gekennzeichnet, daß in einer ersten Phase, wenn ein Speicherzu-

    909837/0741

    griff nur durch eine Adresse eines Befehlswortbereichs des Speichers erfolgt, eine in einem ersten Register gespeicherte Adresse durch eine Adressenmodifizierexnrichtung modifiziert wird, um ein Befehlswort abzurufen, das in einem durch eine zu modifizierende Adresse bestimmten Speicherplatz gespeichert ist, das Befehlswort durch eine Befehlswortdekodiereinrichtung zu entschlüsseln, eine zwischen das erste Register und die Modifiziereinrichtung eingeschaltete Torschaltung durch ein von der Befehlsdekodiereinrichtung ausgegebenes Steuersignal durchzuschalten und dem ersten Register eine modifizierte Adresse zu liefern, daß in einer zweiten Phase, wenn ein Speicherzugriff durch abwechselnde Bezeichnung einer ersten Adresse des Befehlswortbereichs und einer zweiten Adresse eines Datenbereichs des Speichers erfolgt, die im ersten Register gespeicherte erste Adresse durch die erste Adressenmodifizierexnrichtung modifiziert wird, um das Befehlswort, das in dem durch die zu modifizierende erste Adresse bestimmten Speicherplatz des Speichers gespeichert ist, abzurufen, das Befehlswort durch die Befehlswortdekodiereinrichtung zu entschlüsseln, eine zwischen die Adressenmodifizierexnrichtung und ein zweites Register eingeschaltete Torschaltung durch ein erstes Steuersignal von der Befehlsdekodiereinrichtung durchzuschalten und (dabei) die modifizierte erste Adresse zu liefern, während gleichzeitig eine Torschaltung zwischen zweitem und erstem Register durch ein zweites Steuersignal der Befehlsdekodiereinrichtung durchgeschaltet wird, um die im zweiten Register gespeicherte zweite Adresse zum ersten Register liefern zu lassen, die im ersten Register gespeicherte zweite Adresse zur Adressenmodifizierexnrichtung zu leiten, ein Datenwort eines durch die zweite Adresse vor deren Modifizierung bestimmten Speicherplatzes des Datenbereichs abzurufen, die durch die entsprechende Modifiziereinrichtung modifizierte zweite Adresse zum zweiten Register zu leiten und dem ersten

    909837/0741

    Register die erste Adresse zuzuführen, die dem zweiten Register zugeführt, modifiziert und in letzterem gespeichert wird.

    909837/0741