NO150535B - Anordning for aa forgrene en informasjonsstroemning - Google Patents
Anordning for aa forgrene en informasjonsstroemning Download PDFInfo
- Publication number
- NO150535B NO150535B NO781389A NO781389A NO150535B NO 150535 B NO150535 B NO 150535B NO 781389 A NO781389 A NO 781389A NO 781389 A NO781389 A NO 781389A NO 150535 B NO150535 B NO 150535B
- Authority
- NO
- Norway
- Prior art keywords
- information
- branching
- flow
- information flow
- word
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/22—Microcontrol or microprogram arrangements
- G06F9/28—Enhancement of operational speed, e.g. by using several microcontrol devices operating in parallel
Landscapes
- Engineering & Computer Science (AREA)
- Software Systems (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Executing Machine-Instructions (AREA)
- Advance Control (AREA)
- Use Of Switch Circuits For Exchanges And Methods Of Control Of Multiplex Exchanges (AREA)
- Computer And Data Communications (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
- Complex Calculations (AREA)
- Train Traffic Observation, Control, And Security (AREA)
- Electric Propulsion And Braking For Vehicles (AREA)
Description
Den foreliggende oppfinnelse vedrører en anordning for forgrening av en innkommende informasjonsstrømning til utgående informasjonsstrømningsforgreninger ifølge "pipeline"-prinsippet, idet den innkomne informasjonsstrømning inneholder digitalord som skal anvendes for styring av et programhukom-melsesstyrt telekommunikasjonssystem, og digitalordene er oppdelt i bitgrupper og frembragt ved hjelp av en informa-sjonsstrømningsgenerator med en frekvens som bestemmes ved hjelp av taktpulsene fra en taktpulskilde, og idet informa-sjonsstrømningen overføres mellom hukommelsesanordninger hvis aktiveringsinnganger styres av taktpulsene, og de etter hverandre følgende anordnede hukommelsesinnretninger er samtidig aktiverbare i overføringsretningen og for mottagelse av de etter hverandre følgende informasjoner finnes i den respektive informasjonsstrømning. Et slikt informasjonsoverføringsprin-sipp er ålment kjent, f.eks. gjennom en artikkel "Large Scale Systems Architectures" av J.R. Douglas, hvilken i en "Report
23" er publisert i 1975 av Infotech, England, og betegnes "pipeline"-prinsippet.
Hvis man ifølge nevnte pipeline-prinsipp driver f.eks. en lesedirekte-tilgangs-hukommelse (RORAM), som omfatter et adresseregister for å registrere en adresse om gangen, et antall adresserbare hukommelseselementgrupper for å lagre digitale, ord og et ordregister for å registrere et ved hjelp av den tilhørende adressen fra hukommelseselementgruppene utlest ord, oppnås straks innen en av taktpulsene aktiverer adresse-
og ordregisterets aktiveringsinnganger følgende tilstand:
På adresseregisterets informasjonsinngang venter en innkommende adresse. I adresseregisteret er den adresse registrert,
hvilken straks før den foregående taktpulsen hadde stått på informasjonsinngangen. Den registrerte adressen har aktivert den tilhørende hukommelseselementgruppen for lesning, slik at det tilhørende digitale ordet står på ordreregisterets informasjonsinngang. I ordregisteret er det ord registrert, hvilket straks før nevnte taktpuls var det foregående utleste ordet. Det registrerte ordet aktiverer ordregisterets informa-sjonsutgang. Ifølge pipeline-prinsippet "pumpes" ved hjelp av hver taktpuls en ny adresse i adresseregisteret og et|
nytt utlest ord i ordregisteret.
Hver behandling av en i en informasjonsstrømning inngående informasjon (ifølge nevnte eksempel en omdannelse av en adres-sestrømning til en ordstrømning), hvilken behandling gjennom-føres mellom to i strømningsretningen suksessivt anordnede
og ved hjelp av klokkepulskilden styrte hukommelsesanordninger (ifølge eksemplet adresseregisteret og ordregisteret), krever en periode mellom to suksessive taktpulser. En slik periode behøves selv om strømningsbehandlingen kun omfatter en transport av en ellers ubehandlet informasjon fra den ene til den andre hukommelsesanordningen.
Ved behandling av digital informasjon ved hjelp av en datamaskin/ som styrer f.eks. et telekommunikasjonssystem, forekommer både forgrening av en informasjonsstrømning mot et antall strømningsgrener og informasjonsstrømningene som resulterer fra en forening av et antalll strømningsgrener. Instruksjonstil-virkninger resp. aritmetiske operasjoner kan nevnes som eksempel for strømningsforgreninger resp. -foreninger. Foreliggende oppfinnelse behandler imidlertid kun strømningsforgreninger ved hjelp av "pipeline"-organiserte hukommeIsesanordninger, idet taktpulsfrekvensen fastlegges med hensyn til ledningenes løpe-tider og til reaksjonstidene hos hukommelsesanordningene og hos de derimellom anordnede informasjonsbehandlingsorgan, slik at informasjonen, fremmates driftssikkert gjennom det program-hukommelsesstyrte systemets strømningsgrener. Et effektiv "pipeline"-styring krever en datamaskin, hos hvilken strømnings-hastighetene, lengden av informasjonsordene (dvs. bitantallet hos de digitale ordene) og forgreningenes struktur er vel til-passet hverandre.
Det er kjent, ved eksekvering av en instruksjonssekvens, hvilken leses ut av en instruksjonshukommelse, å oppdele hvert instruksjonsord i en operator- respektive formatdel og en variabeldel. Ved å dekode operatordelen oppnås direkte ordre å hvilken måte variabeldelen skal anvendes, idet foruten de-kodingsgrenen en eller flere strømningsgrener belegges. Hvis pipeline-prinsippet anvendes, krever som det er forklart, hver informasjonsbehandling mellom to pipeline-aktivéringspunkter en taktperiode o,g det tjener til ingen nytte å anvende lange innholdsrike instruksjonsord, hvilke leses fra instruksjons-hukommelsen en per taktperiode, hvis forgreningsprosessen siden forbruker to eller flere taktperioder under hvilke ingen suksessiv instruksjon får overføres til forgrenings-anordningen. Det er kjent å løse slike databehandlingsproblem-er dels ved å la eksekveringen av suksessivt leste instruksjoner eller deler av en instruksjon overlappe hverandre hvis selve styreprosessen tillater slike overlapninger, og dels ved å unnalagre ved eksekvering oppnådd informasjon hvis styreprosessen ikke tillater en umiddelbar overlapping. Nevnte problem i samband med anvendelse av pipeline-prinsippet be-handles av J.' Seil i en artikkel "Microprogrammering in the Hewlett-Packard 3000", hvilken også inngår i nevnte Infotéch-Report 23. Nevnte artikkel beskriver også en forgrenings-téknikk i samband med instruksjonseksekveririg, hvilken er basert på to ifølge pipeline-prinsippet suksessivt anordnede instruksjonsordreregistre.
Ifølge foreliggende op<p>finnelse kjennetegnes anordningen ved en forgreningsinformasjonsgenerator som styres av taktpulskilden for å frembringe en digital forgreningsinformasjon som er lik i prinsippet og således sykron med informasjons-strømningen som skal forgrenes og som bestemmer for hvert digitalord og hver bitgrup<p>e i hvilken informasjonsstrømnings-forgrening dette ord og denne bitgruppe skal forgrenes og ordregisteret henholdsvis bitgrupperegisteret i hukommelsesinnretningene hvis informasjonsinnganger ér tilkoplet informa-sjonsstrømningsgeneratoren og hvis informasjonsutganger utgjør punktene hvor en forgreningsstrømning har sin opprinnelse, idet de ord- henholdsvis bitgrupperegistere mot hvilke kun en del av den innkomne informasjonsstrømning forgrenes, har aktiveringsinnganger for mottagelse av taktpulser, og ved hver taktpuls på aktiveringsinngangen mottar, mellomlagrer og videresender aktuelle ord henholdsvis bitgrupper av informa-f
i (
sjonsstrømningen som skal forgrenés, og taktpulsblokkeringsinnretninger (ANDI), hvis innganger er forbundet med forgren-ingsinf ormas jonsgeneratoren og med taktpulskilden og hvis utganger hver er forbundet med en tilordnet aktiveringsinngang av et av ordre.gstrene henholdsvis bitgrupperegisrene.
Ytterligere trekk ved oppfinnelsen vil fremgå av de etter-følgende patentkrav samt av etterfølgende beskrivelse under henvisning til de vedlagte tegninger. Fig. 1 og 2 viser anordningens hovedprinsipp, i et blokk-skjerna respektive en tabell. Fig. 3 og 4 viser en utførelsesform av anordningen respektive en tabell med en instruksjonssekvens omfattende et leddet hopp. Fig. 1 viser en første informasjonsstrømningsgenerator IFG1, f.eks. en mikroprogramgenerator, hvilken i en fra en klokkepulskilde CL mottatt takt frembringer en informasjonsstrøm-ning, som består av i bitgrupper bl-8 og b9-12 oppdelte digitale ord.
Informasjonsstrømningen forgrenes mot 4 utgående informasjons-strømningsgrener Bl til B4 ved hjelp av 4 ord- respektive bit-grunperegistre BR1 til BR4 forsynt med hver sin aktiveringsinngang A. Det antas at strømningsgrenen Bl overfører via bitgrupperegisteret BR1 kun bitgruppe bl-8 og at strømnings-grenene B2 til B4 overfører via ordreregister BR2 til BR4 hele ord. Overføringene gjennomføres ifølge pipeline-prinsippet ved hjelp av taktpulser fra nevnte klokkepulskilde CL, dvs. at forgreningene krever hver sin taktperiode. Imidlertid aktiveres kun bitgrupperegister BR1 direkte av klokkepulskilden, slik at informasjonsstrømningens samtlige bitgrupper bl-8 kommer frem til strømningsgren Bl. Nevnte ordregister BR2 til BR4 har sine aktiveringsinnganger tilkoblet hver sin sperreanordning ANDI til AND3,. som utfører en logisk OG-funksion mellom taktpulserte og en forgreningsinformasjon bil til bi3, hvilken frembringes av en andre informasjonsstromningsgenerator, IFG2 i den fra klokkepulskiIden mottatte takten. Hvis f.eks. forgreningsinformasjonen bi3 litgjbres av en logisk "0"-tilstand, hvilken står på sperreanordningen AND3 under samme taktperiode under hvilken et ord av informasjonsstromningen står på ordregisteret BR4, utelukkes i forste rekke dette ord fra en forgrening mot stromningsgren B4 og i andre rekke får det forut i ordregister BR4 registrerte ordet en forlenget varighet på stromningsgren B4. Direkte tilkoblet nevnte andre informasjonsstromningsgenerator er kun sperreanordning AND3, mens sperreanordningene ANDI og AND2 mottar forgreningsinformasjonen bil og bi2 via hvert sitt med en aktiverihgsinngang A forsynt tor-greningsinformasjonsregister BIRI og BIR2. Nevnte forgreningsinformasjonsregister BIRI aktiveres av samtlige taktpulser, mens aktiveringsinngangen hos forgreningsinformasjonsregister BIR2 styres på samme måte som nevnte ordregister BR2 til BR4 via en tilordnet sperreanordning. Naturligvis får herved den egne til forgreningsinformasjonsregisterets BIR2 utgang tilkoblede sperreanordningen AND2 ikke anvendes. Ifolge fig. 1 anvendes sperreanordningen ANDI for samtidig å forlenge varigheten av både et mot stromningsgren B2 forgrenet ord og en forgren-ingsinformas jon bi2 for å styre stromningsgren B3. Konstruk-tivt får bitgrupperegister BR1 kombineres med forgreningsinformasjonsregister BIRI og ordregister BR2 får kombineres med forgreningsinformasjonsregister BIR2, ettersom deres respektive aktiveringsinnganger ér direkte forbundet med hverandre.
Funksjonelt tilbyr den ifølge oppfinnelsen foreslåtte anordningen en mengde muligheter for informasjonsforgreninger, hvilke ifølge kjente forgreningsprinsipper skulle være mer tid- og maskinvare-krévende. Et forgreningsinformasjorisregister fremkaller ifølge pipeline-prinsippet en forsinelse innen en av den andre informa-sjonsstrømningsgeneratoren frembragt forgreningsinformasjon når den tilordnede sperreanordningen. Denne forsinkelse som utgjør en taktperiode gir iblant en fordelaktig tidsmessig tilpasning av forgreningsinformasjonen til den fra den første informasjons-strømningsgeneratoren kommende informasjonsstrømning slik somj det kommer til å bli beskrevet lengre nede. _| _j Nevnte ved hjelp av en anordning ifølge fig. 1 tilbudte for-greningsmuligheter skal ytterligere forklares under henvisning til fig. 2 som omfatter en tabell, hvis suksessive rekker an-gir tilstand under suksessive taktperioder. Det antas at den første informasjonsstrømningsgeneratoren IFG1 frembringer suksessive ord symbolisert ved hjelp av numre 10, 11, 12 osv.
og at den andre informasjonsstrømningsgeneratoren synkront dertil frembringer logiske "O"- og "l"-tilstander som forgreningsinformasjon bil, bi2 og bi3. Med "x" utrykkes at respektive tilstand kan være "0" eller "1" uten å påvirke forgreningsresultatet. Man oppnår at i forgreningsinformasjonsregisteret BIRI respektive BIR 2 registreres den forgreningsinformasjon bil 'respektive bi2 som under den foregående takt-perioden var blitt frambragt av den andre strømningsgenera-toren, men hvis forgreningsinformasjonsregisteret BIRI inneholder "0" bibeholder forgreningsinformasjonsregisteret BIR2 sin tilstand. Fig. 2 viser ikke at bitgrupperegisteret
BR1 ifølge fig. 1 overfører kun bitgruppe bl-8, men viser at forgreningen mot strømningsgrenen Bl pågår i kontinuerlig nummerrekkefølge ifølge pipeline-prinsippet. Man oppnår videre at varigheten av ordene i strømningsgrenen B2 respektive B3 respektive B4 forlenges på grunn av en "0"-tilstand hos forgreningsinformasjonsregisteret BIRI respektive BIR2 respektive hos den direkte fra den andre strømningsgeneratoren kommende forgreningsinformasjonen bi3. For en lettere forståelse av. for-greningsstyringen inneholder fig. 2 noen sambandssymboler. F.eks. indikeres at varigheten av ordet med nummer 12 hos strøm-ningsgrenen B2 forlenges på grunn av en "0"-tilstand hos forgreningsinformasjonsregisteret BIRI.
Fig. 3 viser en utførelsesform av den foreslåtte forgrenings-anordningen, hvilken tilhører en datamaskin i et programhukom-melsesstyrt system. Programhukommelsesstyringen omfatter å eksekvere en instruksjonssekvens, hvilken er lagret i en in-struks jonshukommelsesanordning , idet hoved- og subsekvenser med hopp- og tilbakehoppinstruksjoner forekommer. Nevnte første og andre strømningsgenerator utgjøres herved av hukommelseselementgrupper MEG for å lagre nevnte instruksjonssekvens, samt
j den til hver instruksjon ordnede forgreningsinformasjon. Hukommelseselementgruppene adresseres en om gangen for lesning ved hjelp av en adresseringsenhet AU, hvis adresseregister AR har sin aktiveringsinngang tilkoblet en klokkepulskilde CL. Adressene, hvilke via en dekoder DEC og hukommelseselementgruppene omdannes i pipeline-takten til instruksjons- og for-greningsinf ormasjonssekvensen, mottas av adresseregisteret via en portlogikk GL enten fra en første i datamaskinen inngående enhet CP1, f.eks. en datahukommelse, for å utpeke begynnelsen av en hovedsekvens, eller fra en +l-adderer ADD, hvis inngang er tilkoblet adresseregisterets utgang, for å til-veiebringe suksessive adresser, eller fra en adressestrømnings-gren BA for å utpeke begynnelsen av en subsekvens og dens instruksjon, med hvilken hovedsekvensen fortsetter etter subsekvensens eksekvering. Nevnte portlogikk har sine styreinnganger ^Cl og C2 tilkoblet en tobitsstr-ømningsgren B2B. Til-føres styreinngangen Cl respektive C2 en "l"-tilstand, tilkobles adresseregisteret til nevnte datamaskindei GP1 respektive adressestrømningsgren BA. Oppnår begge styreinnganger Cl og C2 en "0"-tilstand tilkobles adresseregisteret til nevnte +l-adderer ADD. De fra hukommelseselementgruppene leste instruk-sjonssekvensene forgrenes foruten mot nevnte strømnings-grener BA og B2B også mot ytterligere i datamaskinen inngående enheter CP2 og CP3 via to ytterligere strømningsgrener B5 og B6.
Den i fig. 3 viste forgreningsanordning omfatter et første bitgrupperegister BGR1, hvis aktiveringsinngang er tilkoblet en sperreanordning AND4 og hvis utgang er tilkoblet nevnte adressestrømningsgren BA, et andre bitgru<p>peregister BGR2, hvis aktiveringsinngang er direkte tilkoblet klokkepulskilden CL og hvis utganger er tilkoblet nevnte strømningsgrener B2B og B5, samt et instruksjonsregister IR, hvis aktiveringsinngang er tilkoblet en sperreanordning AND5 og hvis utgang er tilkoblet nevnte strømningsgren B6. Nevnte andre bitgrupperegister BGR2 inkluderer en posisjon BIP1, som mottar en første forgreningsinformasjon fra hukommelseselementgruppene MEG og sender den til sperreanordning AND5.
Nevnte instruksjonsregister IR inkluderer en posisjon BIP2 som mottar en andre forgreningsinformasjon fra hukommelseselementgruppene MEG og sender den til sperreanordning AND4. En sammenligning mellom fig. 1 og fig. 3 viser en funksjo-nell overensstemmelse mellom registrene BIRI + BR1 i fig.
1 og BGR2 i fig. 3, mellom registrene BIR2 + BR2 i fig. 1
og IR i fig. 3, mellom registrene BR3 i fig. 1 og BGR1 i fig. 3, samt mellom sperreanordningene ANDI respektive AND2 i fig. 1 og AND5 respektive AND4 i fig. 3.
Fig. 4 er en tabell som ,viser hvordan man ved hjelp av ut-førelsesformen ifølge fig. 3 tilveiebringer en programhukbm-melsesstyring omfattende følgende adresseringssekvens: En første hovedsekvens, hvis to siste instruksjoner betegnes med (46) og (47) , avsluttes ved hjelp av tilhørende adresser' 46 dg 47. En andre hovedsekvens omfattende instruksjonene (20) til (29) innledes ved hjelp av en tilhørende startadresse 20 og noen suksessive adressesøkninger. Til adresse 23 hører en hoppinstruksjon (23), hvilken omfatter en hoppadresse 90 for å utpeke begynnelsen av en subsekvens omfattende instruksjonene (90)- til (95) med tilhørende adresser 90 og 95.
Til adresse 24 hører en tilbakehoppinstruksjon (24), hvilken omfatter en tilbakehoppadresse. 26 far å utpeke instruksjon (26) med hvilkerr den andre hovedsekvensen skal fortsette etter subsekvensens eksekvering. Den andre hovedsekvensen ferdigeksekveres ved hjelp av suksessive adressesøkninger til adresse 29. En tredje hovedsekvens innledes ved hjelp av en tilhørende startadresse 50.
For sambandene hva angår adressering og lagring av en instruksjon og tilhørende forgreningsinformasjon gjelder, at en i forgreningsinformasjonsposisjon BIP1 registrert "0"-tilstand resulterer i en forlengelse av den samtidig ifølge pipeline-prinsippet i instruksjonsregisteret IR registrerte og mot strømningsgrenen B6 forgrenede instruksjonen samt av den i forgreningsinformasjonsposisjon BIP2 registrerte logiske til-standen for å styre sperreanordning AND4-. For uten- taktperiodetap å oppnå én overgang mellom hovedsekvensehe». tilføres nevnte styreinngang Cl hos adresseringsenheten en "l"-tilstand ved hjelp av hovedsekvensens nest siste instruksjon (46) respektive (28). Videre er nevnte samband slik, at forgrenings-inf ormas jonsposis jon BIP2 oppnår sammen med hoppinstruksjonen (23) og dens foregående instruksjon (22) en "l"-tilstand for å få nevnte adresser 90 og 26 forgrenet mot adresséstrøm-ningsgrenen BA, samt at posisjon BIP2 oppnår sammen med til-bakehoppinstruksjonen (24) og subsekvensens instruksjoner (90) til (95) en "0"-tilstand for å få unnalagret tilbakehoppadressen 26. For å måle adresseregisteret med hoppadresse 90 respektive med tilbakehoppadresse 26 uten taktperiodetap, tilføres nevnte.styreinngang C2 hos adresseringsenheten én "l"-tilstand ved hjelp av hoppinstruksjon (23) respektive ved hjelp av subsekvensens nest siste instruksjon (94). For en lettere forståelse av de ved hjelp av utførelsesformen ifølge fig. 3 gjennomførte forgreningene inneholder fig. 4 noen sambandssymboler, f.eks. indikeres hvordan adresseregisteret oppnår tilbakehoppadressen 26 fra adressestrømningsgrenen BA ved hjelp av en "1"-tilstand hos styreinngangen.
Claims (4)
1. Anordning for forgrening av en innkommende informasjons-strømning til utgående informasjonsstrømningsforgreninger ifølge "Pipeline"-prinsippet, idet den innkomne informasjons-strømning inneholder digitalord som skal anvendes for styring av et programhukommelsestyrt telekommunikasjonssystem, og digitalordene er oppdelt i bitgrupper og frembragt ved hjelp av en informasjonsstrømningsgenerator med en frekvens som bestemmes ved hjelp av taktpulsene fra en taktpulskilde, og idet informasjonsstrømningen overføres mellom hukommelsesanordninger hvis aktiveringsinnganger styres av taktpulsene, og de etter hverandre følgende anordnede hukommelsesinnretninger er samtidig aktiverbare i overføringsretningen og for mottagelse av de etter hverandre følgende informasjoner som finnes i den respektive informas jonsstrømning, karakterisert ved en forgreningsinformasjonsgenerator (IFG2) som styres, av taktpulskilden (CL) for å frembringe en digital forgreningsinformasjon (bil-bi3) som er lik i prinsippet og således synkron med informasjonsstrømningen som skal forgrenes og som bestemmer for hvert digitalord og hver bitgruppe (bl-8, b9-12) i hvilken informasjonsstrømnings-forgrening (B1-B4) dette ord og denne bitgruppe skal forgrenes, og ordregisteret henholdsvis bitgrupperegisteret (BR1-BR4) i hukommelsesinnretningene hvis informasjonsinnganger er tilkoblet informasjonsstrømningsgeneratoren (IFGl) og hvis informasjonsutganger utgjør punktene hvor en for-greningsstrømning har sin opprinnelse, idet de ord- henholdsvis bitgrupperegister^ mot hvilke kun en del av den innkomne informasjonsstrømning forgrenes, har aktiveringsinnganger (A) for mottagelse av taktpulser, og ved hver taktpuls på aktiveringsinngangen (A) mottar, mellomlagrer og videresender aktuelle ord henholdsvis bitgrupper av informasjonsstrømningen som skal forgrenes, og taktpulsblokkeringsinnretninger (AND1-AHD3) hvis innganger er forbundet med forgreningsinformasjonsgeneratoren (IFG2) og med taktpulskilden "(CL) og hvis utganger hver er forbundet med en tilordnet aktiveringsinngang (A) av et av ordregisterene henholdsvis bitgrupperegisterene (BR1-BR4) .
2. Anordning som angitt i krav 1, karakterisert ved at hukommelsesinnretningen inneholder et antall for-greningsinformas jonsregistere (BIRI, BIR2), hvis informasjonsinnganger er tilkoblet den andre informasjonsgeneratoren (IFG2), og hvis informasjonsinnganger er tilkoblet hver sin ; av blokkeringsinnretningene, for overføring av forgreningsinformasjonen, ved hjelp av hvilken tilhørende blokkeringsinnretning kan styres.
3. Anordning som angitt i krav 2, karakterisert ved at aktiveringsinngangen hos minst et (BIR2) av for-greningsinformasjonsregisterene er styrbar av en andre blok-: keringsinnretning (ANDI) enn den blokkeringsinnretning (AND2i) , med hvilken dets utgang er tilkoblet.
4. Anordning som angitt i et av kravene 1-3, karajk-terisert ved at informasjonsstrømningsgeneratoren og forgreningsinformasjonsgeneratoren utgjøres av hukommelse^ med vilkårlig tilgang (MEG), fra hvilke digitalordene og;forgreningsinformasjonen leses ved hjelp av adresser frembragt j ved hjelp av en adresseringsenhet (AU), og at en av forgren-; ingsstrømningene (BA) er ført til en inngang hos adresseringsenheten.
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| SE7704787A SE435429B (sv) | 1977-04-26 | 1977-04-26 | Anordning for att mot utgaende informationsflodesgrenar forgrena ett inkommande "pipeline"-informationsflode |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| NO781389L NO781389L (no) | 1978-10-27 |
| NO150535B true NO150535B (no) | 1984-07-23 |
| NO150535C NO150535C (no) | 1984-10-31 |
Family
ID=20331126
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| NO781389A NO150535C (no) | 1977-04-26 | 1978-04-20 | Anordning for aa forgrene en informasjonsstroemning. |
Country Status (25)
| Country | Link |
|---|---|
| US (1) | US4222101A (no) |
| JP (1) | JPS53133337A (no) |
| AR (1) | AR224498A1 (no) |
| AU (1) | AU516503B2 (no) |
| BE (1) | BE866417A (no) |
| BR (1) | BR7802540A (no) |
| CA (1) | CA1112748A (no) |
| CH (1) | CH632861A5 (no) |
| CS (1) | CS254304B2 (no) |
| DD (1) | DD135555A5 (no) |
| DE (1) | DE2815623C2 (no) |
| DK (1) | DK179178A (no) |
| EG (1) | EG13628A (no) |
| ES (1) | ES469109A1 (no) |
| FI (1) | FI71205C (no) |
| FR (1) | FR2389174A1 (no) |
| GB (1) | GB1586647A (no) |
| HU (1) | HU177091B (no) |
| IN (1) | IN148648B (no) |
| MX (1) | MX148120A (no) |
| NL (1) | NL190250C (no) |
| NO (1) | NO150535C (no) |
| PL (1) | PL113683B1 (no) |
| SE (1) | SE435429B (no) |
| YU (1) | YU39840B (no) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5621242A (en) * | 1979-07-28 | 1981-02-27 | Fujitsu Ltd | Pipeline control method for computer operation |
| US4571673A (en) * | 1983-09-29 | 1986-02-18 | Tandem Computers Incorporated | Enhanced CPU microbranching architecture |
| WO1986000435A1 (en) * | 1984-06-27 | 1986-01-16 | Motorola, Inc. | Three word instruction pipeline |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3609700A (en) * | 1970-02-24 | 1971-09-28 | Burroughs Corp | Data processing system having an improved fetch overlap feature |
| US3771138A (en) * | 1971-08-31 | 1973-11-06 | Ibm | Apparatus and method for serializing instructions from two independent instruction streams |
| US3717850A (en) * | 1972-03-17 | 1973-02-20 | Bell Telephone Labor Inc | Programmed data processing with facilitated transfers |
| US4025771A (en) * | 1974-03-25 | 1977-05-24 | Hughes Aircraft Company | Pipe line high speed signal processor |
-
1977
- 1977-04-26 SE SE7704787A patent/SE435429B/xx not_active IP Right Cessation
-
1978
- 1978-04-03 US US05/892,494 patent/US4222101A/en not_active Expired - Lifetime
- 1978-04-05 IN IN249/DEL/78A patent/IN148648B/en unknown
- 1978-04-10 FI FI781080A patent/FI71205C/sv not_active IP Right Cessation
- 1978-04-11 DE DE2815623A patent/DE2815623C2/de not_active Expired
- 1978-04-14 NL NLAANVRAGE7804004,A patent/NL190250C/xx not_active IP Right Cessation
- 1978-04-14 FR FR7811080A patent/FR2389174A1/fr active Granted
- 1978-04-17 AU AU35145/78A patent/AU516503B2/en not_active Expired
- 1978-04-18 CH CH411378A patent/CH632861A5/de not_active IP Right Cessation
- 1978-04-20 NO NO781389A patent/NO150535C/no unknown
- 1978-04-21 GB GB15969/78A patent/GB1586647A/en not_active Expired
- 1978-04-24 EG EG271/78A patent/EG13628A/xx active
- 1978-04-24 YU YU973/78A patent/YU39840B/xx unknown
- 1978-04-24 JP JP4866878A patent/JPS53133337A/ja active Granted
- 1978-04-25 PL PL1978206372A patent/PL113683B1/pl unknown
- 1978-04-25 DK DK179178A patent/DK179178A/da not_active Application Discontinuation
- 1978-04-25 CS CS782665A patent/CS254304B2/cs unknown
- 1978-04-25 BR BR7802540A patent/BR7802540A/pt unknown
- 1978-04-25 DD DD78204991A patent/DD135555A5/xx unknown
- 1978-04-25 CA CA301,974A patent/CA1112748A/en not_active Expired
- 1978-04-25 ES ES469109A patent/ES469109A1/es not_active Expired
- 1978-04-25 HU HU78EI791A patent/HU177091B/hu unknown
- 1978-04-26 BE BE187141A patent/BE866417A/xx not_active IP Right Cessation
- 1978-04-26 AR AR271913A patent/AR224498A1/es active
- 1978-05-12 MX MX173085A patent/MX148120A/es unknown
Also Published As
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5010476A (en) | Time multiplexed system for tightly coupling pipelined processors to separate shared instruction and data storage units | |
| US5680631A (en) | Data processor with on-chip cache memory and purge controller responsive to external signal for controlling access to the cache memory | |
| US4298927A (en) | Computer instruction prefetch circuit | |
| US4574344A (en) | Entry control store for enhanced CPU pipeline performance | |
| JP2718254B2 (ja) | ベクトル処理装置 | |
| US4209841A (en) | Interface unit facilitating data exchange between central processor memory and high-speed peripheral unit | |
| JPS62111328A (ja) | デ−タ処理装置 | |
| EP0010197A1 (en) | Data processing system for interfacing a main store with a control sectron and a data processing section | |
| HU176777B (en) | Device for reducing instruction execution time in computer of indirect addressed data memory | |
| NO150535B (no) | Anordning for aa forgrene en informasjonsstroemning | |
| JPH0650863B2 (ja) | 直接データ転送のためのインターフエース | |
| EP0331191A2 (en) | Information processing system capable of carrying out advanced execution | |
| US3898626A (en) | Data processing apparatus | |
| US5349677A (en) | Apparatus for calculating delay when executing vector tailgating instructions and using delay to facilitate simultaneous reading of operands from and writing of results to same vector register | |
| US5526500A (en) | System for operand bypassing to allow a one and one-half cycle cache memory access time for sequential load and branch instructions | |
| US4053947A (en) | Method and apparatus for executing sequential data processing instructions in function units of a computer | |
| US4339796A (en) | System for generating a plurality of different addresses for a working memory of a microcontroller during execution of certain instructions | |
| EP0199757A1 (en) | COMMAND FLOW CALCULATOR. | |
| US4357679A (en) | Arrangement for branching an information flow | |
| US4803615A (en) | Microcode control of a parallel architecture microprocessor | |
| US5941986A (en) | Micro-code sequencer with branch-taken and branch-not-taken micro-code vectors sharing common address to eliminate taken branch penalties | |
| US4229788A (en) | Interface unit facilitating communication between data processor and program-interrupting peripheral unit | |
| CA1105149A (en) | Arrangement in a stored program controlled telecommunication equipment | |
| EP0290467A1 (en) | Apparatus and method for a microprogrammed data processing system having a plurality of control stores | |
| US3938187A (en) | System for putting an information record onto a magnetic substrate |